KR100238128B1 - 과전류 및 과전압 인가로부터 보호되는 구조의 플래너실리콘헤드 및 그 제조방법 - Google Patents

과전류 및 과전압 인가로부터 보호되는 구조의 플래너실리콘헤드 및 그 제조방법 Download PDF

Info

Publication number
KR100238128B1
KR100238128B1 KR1019970014747A KR19970014747A KR100238128B1 KR 100238128 B1 KR100238128 B1 KR 100238128B1 KR 1019970014747 A KR1019970014747 A KR 1019970014747A KR 19970014747 A KR19970014747 A KR 19970014747A KR 100238128 B1 KR100238128 B1 KR 100238128B1
Authority
KR
South Korea
Prior art keywords
head
conductive polymer
layer
polymer layer
overcurrent
Prior art date
Application number
KR1019970014747A
Other languages
English (en)
Other versions
KR19980077578A (ko
Inventor
윤우영
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970014747A priority Critical patent/KR100238128B1/ko
Priority to DE19812111A priority patent/DE19812111C2/de
Priority to US09/063,064 priority patent/US6091583A/en
Publication of KR19980077578A publication Critical patent/KR19980077578A/ko
Application granted granted Critical
Publication of KR100238128B1 publication Critical patent/KR100238128B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive
    • G11B5/31Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3176Structure of heads comprising at least in the transducing gap regions two magnetic thin films disposed respectively at both sides of the gaps
    • G11B5/3179Structure of heads comprising at least in the transducing gap regions two magnetic thin films disposed respectively at both sides of the gaps the films being mainly disposed in parallel planes
    • G11B5/3183Structure of heads comprising at least in the transducing gap regions two magnetic thin films disposed respectively at both sides of the gaps the films being mainly disposed in parallel planes intersecting the gap plane, e.g. "horizontal head structure"
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive
    • G11B5/31Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3103Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing
    • G11B5/3106Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing where the integrated or assembled structure comprises means for conditioning against physical detrimental influence, e.g. wear, contamination
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/40Protective measures on heads, e.g. against excessive temperature 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive
    • G11B5/31Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109Details
    • G11B5/313Disposition of layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127Structure or manufacture of heads, e.g. inductive
    • G11B5/31Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Magnetic Heads (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야:
플래너 실리콘 헤드에 관한 기술
나. 발명이 해결하려고 하는 기술적 과제:
과전압/과전류로부터 보호되는 플래너실리콘헤드 및 그 제조방법 제공
다. 그 발명의 해결방법의 요지:
플래너 실리콘 헤드의 범프공정에서 헤드의 전류 인입선 부분중 텅스텐 전극층과 Cr-Cu층 사이에, 정격전류 및 정격전압에 대해서는 우수한 전도성을 가지고 과전류 및 과전압에 대해서는 절연체로 변하는 특성을 가지는 폴리머 층을 형성시킨다.
라. 발명의 중요한 용도:
반도체 박막형 헤드

Description

과전류 및 과전압 인가로부터 보호되는 구조의 플래너실리콘헤드 및 그 제조방법{PLAMAR SILICON HEAD HAVING STRUCTURE TO PROTECT OVER CURRENT AND OVER VOLTAGE AND MANUFACTURING METHOD THEREFOR}
본 발명은 반도체 자기 기록독출 헤드에 관한 것으로, 특히 과전류 및 과전압의 인가로부터 보호되는 구조의 플래너 실리콘 헤드(Planar Silicon Head) 및 그 제조방법에 관한 것이다.
플래너 실리콘 헤드(Planar Silicon Head)는 인덕티브 헤드(inductive head)에 비하여 인덕턴스가 낮으므로 인해 거의 한계치에 와있는 인덕티브 헤드에 대체될 수 있는 차세대용 헤드이다. 기존의 보편적인 헤드의 경우는 요구하는 주파수를 만족시키기 위해 의사접촉(pseudo contact)에 대부분 의지하고 있으나 같은 수준의 플래너 실리콘 헤드는 상기 의사접촉보다는 휠씬 큰 1.8㎛정도의 부상높이(flying height)를 유지하면서도 기존 의사접촉을 가지는 보편적인 헤드와 같은 수준의 성능을 내고 있을 정도로 우수하다.
도 1은 플래너 실리콘 헤드의 구조를 예시적으로 보여주고 있다. 실리콘 기판 102상에는 UPP(Upper Pole Piece) 106, 기둥(pillar) 108, LPP(Lower Pole Piece) 110으로 이루어지는 요크(yoke) 104가 형성되어 있다. 요크 104의 재질은 통상 자성체인 퍼머로이(NiFe: permolloy)이다. 상기 요크 104의 기둥 108에는 코일들 112이 감겨져 있다. UPP 106의 폴팁(pole tip)에는 데이터 리드 라이트를 위한 리드 라이트 갭(gap) 114가 형성되어 있고, 그 위는 DLC(Diamond Like Carbon)코딩된 층 116이 있다. 실리콘 기판 102의 후면에는 헤드의 전기적인 연결을 위한 헤드 접속부 118, 120이 형성되어 있다. 요크 104의 LPP 110의 양측에 각각 위치한 접속부 118, 120은 다음과 같은 구조이다. 헤드의 코일과의 전기적 연결을 위해 실리콘기판 102에는 내부에 도전층이 삽입된 홀(hole) 122, 124가 형성되어 있으며, 액츄에이터의 셔스펜션(suspension)에 설치된 신호 전달을 위한 헤드 와이어와의 연결을 위해 홀 122,124의 외측부에는 전극층을 포함하고 있는 범프(bump) 126,128이 형성되어 있다. 또한 홀 122,124의 내측부에는 코일 108과의 전기적 연결을 위한 내부 접속부 130, 132가 형성되어 있다. 상기 내부 접속부 130, 132는 예컨데, 퍼머로이(NiFe)로 형성된다.
도 1과 같은 플래너 실리콘 헤드는 보편적으로 사용되는 인덕티브 헤드(inductive head)와는 다른 설계 및 공정을 거쳐서 제조된다. 플래너 실리콘 헤드의 주요 공정은, 예컨데, 전극을 형성시키기 위해 실리콘기판 102상에 홀(hole) 122, 124를 뚫는 드릴링 공정(drilling process), UPP 106, 기둥 108, LPP 110 등을 형성시키기 위해 일렉트로-플래팅을 수행하는 일렉트로-플래팅 공정(eletro-plating process), UPP 106에 있는 갭(gap) 114를 형성해 주기 위한 갭형성 공정(gap forming process), 헤드의 전기적인 연결을 위해 헤드 뒷면에 범프 126, 128을 형성해 주기 위한 범프 공정(bump process) 등으로 이루어진다. 플래너 실리콘 헤드의 제조공정(construction process)의 다른 일 예로는, 미합중국 특허번호 4,949,207호(1990년 8월 14일자로 발행)에 PLANAR STRUCTURE THIN FILM MAGNETIC HEAD라는 발명의 명칭으로 개시되어 있다.
그런데 이러한 일예의 공정들로 설계되는 플래너 실리콘 헤드는 내부 접속부의 물질(NiFe)이 표면 오염 등의 원인으로 균일하게 플래팅되지 못할 확률이 있다. 즉, 내부 접속부를 구성하는 물질이 균일한 플래팅 상태(plating condition)가 되지 못하는 경우가 있다. 이러한 경우 헤드 접속부를 통해 과도전압/과도전류가 가해지는 순간마다 그 부위에 금속성 스트레스 및 오염에 의해 부식이 발생되며, 전류가 지속적으로 가해지면서 그 부식이 가속화된다. 그렇게 되면 결국 내부 접속부가 절단되어 헤드의 기능을 상실하는 문제가 발생되게 된다.
따라서 본 발명의 목적은 과전압/과전류로부터 보호되는 반도체 플래너 실리콘 헤드 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 플래너 실리콘 헤드가 과전압/과전류로부터 보호되게 반도체의 범프 공정을 개선하는 방법을 제공하는데 있다.
도 1은 플래너 실리콘 헤드의 구조도.
도 2a 내지 도 2e는 드릴링 공정(drilling process)의 흐름을 설명하기 위한 수직 구조도.
도 3a 내지 도 3f는 일렉트로-플래팅 공정(eletro-plating process)의 흐름을 설명하기 위한 수직 구조도.
도 4a 내지 도 4e는 갭 형성 공정(gap forming process)의 흐름을 설명하기 위한 수직 구조도.
도 5a 내지 도 5f는 범프 공정(bump process)의 흐름을 설명하기 위한 수직 구조도.
도 6a 내지 도 6f는 본 발명의 실시예에 따른 범프 공정의 흐름을 설명하기 위한 수직 구조도.
이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1과 같은 플래너 실리콘 헤드를 제조하는 위한 4가지 주요 공정들, 즉 전극을 형성시키기 위해 실리콘기판 102상에 홀(hole) 122, 124를 뚫는 드릴링 공정(drilling process), UPP 106, 기둥 108, LPP 110등을 형성시키기 위해 일렉트로-플래팅을 수행하는 일렉트로-플래팅 공정(electro-plating process), UPP 106에 있는 갭(gap) 114를 형성해 주기 위한 갭형성 공정(gap forming process), 헤드의 전기적인 연결을 위해 헤드 뒷면에 범프 126, 128을 형성해 주기 위한 범프 공정(bump process)에 대한 상세 제조공정을 도 2 내지 도 5에 도시된 수직 구조도를 참조하여 설명한다.
4가지 주요공정중 먼저 드릴링공정(drilling process)의 흐름을 도 2a 내지 도 2e를 참조하여 설명한다. 먼저 도 2a에 도시한 바와 같이 실리콘 기판 22의 양면에 산화막 24와 26을 각각 침적시키고, 그후 도 2b에 도시한 바와 같이 레이저 비임을 이용하여 웨이퍼의 뒷면으로부터 실리콘 기판 22에 홀(hole) 28을 형성한다. 그 다음으로 도 2c에 도시한 바와 같이 KOH 실리콘 에칭을 이용하여 상기 홀 28을 크게 만든 다음 기판 22의 뒷면에 침척된 산화막 26을 제거한다. 그후 도 2d에 도시한 바와 같이 크게 만들어진 홀 30이 있는 기판 22의 뒷면에 다시 산화막 32를 침적시키고, 그후 도 2e에 도시 된 바와 산화막 32가 크게 만들어진 홀 30에 폴리 실리콘(Poly-Si) 34를 증착시키고 그 위에 텅스텐(W) 전극 36을 형성한다.
다음으로 일렉트로-플래팅 공정(eletro-plating process)의 흐름을 도 3a 내지 도 3f를 참조하여 설명한다. 도 1에 도시된 UPP(Upper Pole Piece), LPP(Lower Pole Piece), 기둥(pillar), 코일 등을 형성하기 위해, 먼저 도 3a에 도시된 바와 같이 기판 40 상에 산화막 42와 텅스텐(W)층 44를 차례로 침적시키고 통상의 리소그래피(lithography)로 윈도우를 오픈(open)시킨다. 그후 도 3b에 도시된 바와 같이 습식화학에칭으로 텡스텐 44과 산화막 42를 함께 에칭하고, 도 3c에 도시된 바와 같이 Cr-Cu층 48을 텅스텐(W)층 44 위에 증착시킨다. 그후 도 3d 내지 도 3e에 도시된 바와 같이 리소그래피를 하고 일렉트로-플래팅 방법을 이용하여 구리(CU) 50 또는 퍼머로이(permolloy: NiFe) 등을 성장시킨 뒤 이를 기계적인 폴리싱(mechanical polyshing)방법을 이용하여 플래팅한다. 그후 도 3f에 도시된 바와 같이 텅스텐(W)층 44를 선택적으로 에칭하고 산화막 52를 증착시킨다.
그 다음으로 갭 형성 공정(gap formming process)의 흐름을 도 4a 내지 도 3f를 참조하여 설명한다. 갭 형성 공정은, 도 1에 도시된 UPP 106의 폴 팁(pole tip) 사이의 갭 114를 형성하는 공정으로서, 도 4a 내지 도 4c에서 보여주는 바와 같이 통상의 반도체 공정에서 사용하는 스페이서 사이드 웰(spacer side well) 공정을 이용하여 두꺼운 감광막(thick photo-resist) 60의 측벽에 산화 스페이셔(oxide spacer) 62를 형성한 뒤, 도 4d 및 도 4e에 도시된 바와 같이 퍼머로이(NiFe) 일렉트로 플래팅 공정을 이용하여 도 1의 UPP 106인 퍼머로이(NiFe)층 64를 성장시킨 뒤 이를 평탄화한다.
다음으로 범프 공정(bump process)의 흐름을 도 5a 내지 도 5f를 참조하여 설명한다. 범프 공정은 반도체의 멀티-칩 모듈(multi-chip module) 기술과 동일하게 헤드의 전기적 연결을 위해, 헤드 뒷면에 니켈(Ni)범프(도 1의 126, 128)를 형성하고 저온 솔더링(soldering) 방법으로 배선이 이미 형성된 액츄에이터의 셔스펜션에 이를 접속시키는 것이다.
상기 범프 공정에서는 우선, 도 5a에 도시된 바와 같이 기판 70에 홀 72을 헤드의 앞면에서 뒷면으로 점차 좁게 되도록 낸후 홀 72의 내벽을 통해 텅스텐(W) 전극 74를 형성한 후 상기 텅스텐(W) 전극 74 위에 Cr-Cu를 증착하여 Cu-Cr층 76을 형성시킨다. 그후 도 5b에 도시된 바와 상기 Cu-Cr층 76 위에 감광막 78을 코팅한 후, 도 5c에 도시된 바와 같이 범프 리소그래피를 하고 그후 도 5d에 도시된 바와 같이 니켈(Ni) 일렉트로 플래팅(eletro plating)을 실시한다. 따라서 니켈층 82가 텅스텐(W) 전극 74 바로 위에 있는 Cu-Cr층 76 상에 형성된다. 그후 도 5e에 도시된 바와 같이 납 리드(Pb lead) 84를 상기 니켈층 82 위에 형성하고 코팅된 감광막 78을 제거한다. 마지막으로는 도 5f에 도시된 바와 같이 감광막 78에 아래 부분의 Cr-Cu층만을 에칭하여 전극형성을 마무리한다.
본 발명의 실시 예에서는, 코일과 연결되는 내부 접속부가 구조적으로 과전류/과전압 등에 약한 것에 대한 대책으로, 내부 접속부 또는 범프내에 전도성 폴리머층을 포함시킨다. 상기 전도성 폴리머는 정격전류 및 정격전압에 대해서는 우수한 전도성을 가지나 과전류 및 과전압에 대해서는 절연체로 변하는 특성을 가지고 있다. 이러한 전도성 폴리머의 일종으로는 널리 알려진 폴리 스위치가 있다. 폴리 스위치는 통상적으로 과전류 인가시 낮은 저항값 상태에서 높은 저항값 상태로 변하게 되어서 회로요소를 인가되는 과전류로부터 안전하게 보호한다.
본 발명의 실시예에 따른 전도성 폴리머는, 플래너 실리콘 헤드가 필요로 하는 정격전류 및 정격전압에 대해서는 우수한 전도성을 가지고 상기 정격전류 및 정격 전압 대비 과전류 및 과전압에 대해서는 절연체로 변하는 특성을 가지도록 구현된다. 그에 따라 헤드에 과전류/과전압 인가시 전도성 폴리머가 과전류/과전압을 차단하는 역할을 수행하여 헤드를 보호하게 된다. 이러한 특성을 가지는 전도성 폴리머에서의 전류 및 전압 대비 전도체 및 부도체가 되게 하는 성분 조성 구현은 각 헤드의 특성에 따라 달라지므로 그에 따른 실험에 의해 정해질 수 있다.
전도성 폴리머를 펌프에 포함시키는 본 발명의 실시 예에 따른 범프공정은 첨부된 도 6과 함께 설명될 것이다. 도 6은 본 발명의 실시 예에 따른 범프 공정의 흐름을 설명하기 위한 수직 구조도이다. 본 발명의 실시 예에 따른 범프 공정에서는 우선, 도 6a에 도시된 바와 같이 기판 70에 홀 72을 헤드의 앞면에서 뒷면으로 점차 좁게 되도록 낸후 홀 72의 내벽을 통해 텅스텐(W) 전극 74를 형성한다. 그후 종래의 펌프 공정과는 달리 상기 텅스텐(W)전극 74와 실리콘 기판 70 상에 전도성 폴리머층 90을 증착시킨다. 이때 전도성 폴리머 90의 두께는 10㎛∼18㎛정도가 바람직하다. 상기 전도성 폴리머층 90은 전술한 바와 같이 정격전류 및 정격전압에 대해서는 우수한 전도성을 가지나 과전류 및 과전압에 대해서는 절연체로 변하는 특성을 가지고 있다.
그후 도 6b에 도시된 바와 같이 상기 전도성 폴리머층 90 위에 Cr-Cu를 증착하여 Cu-Cr층 76을 형성시킨다. 따라서 전도성 폴리머층 90은 텡스턴 전극 74와 Cr-Cu층 76 사이에 형성된다. 그후 도 6c에 도시된 바와 상기 Cu-Cr층 76 위에 감광막 78을 코팅한 후, 도 6d에 도시된 바와 같이 범프 리소그래피를 하고 그후 도 6e에 도시된 바와 같이 니켈(Ni) 일렉트로 플래팅(eletro plating)을 실시한다. 따라서 니켈층 82가 텅스텐(W) 전극 74 바로 위에 있는 Cu-Cr층 76 상에 형성된다. 그후 도 6f에 도시된 바와 같이 납 리드(Pb lead) 84를 상기 니켈층 82 위에 형성하고 코팅된 감광막 78을 제거한다. 그후 마지막으로는 도 6g에 도시된 바와 같이, 도 6f의 과정에서 제거되었던 감광막 78의 아래 부분에 존재하는 Cr-Cu층 및 전도성 폴리머층을 에칭하여 전극형성을 마무리한다.
이러한 범프공정에 의해 범프에 전도성 폴리머층 90이 포함되면, 헤드에 과전류 및 과전압이 인가되더라도 전도성 폴리머층 90에서 상기 과전류 및 과전압을 차단하는 역할을 수행하여 헤드를 보호하게 된다. 또한 정격전류 및 정격 전압이 인가되면 상기 전도성 플러머층 90이 우수한 전도성을 유지하게 되므로 헤드로 전해진다. 상기 범프공정의 설명에서는 전도성 폴리머층 90이 텅스텐(W)전극 74와 Cu-Cr층 76사이에 삽입되게 하였지만 범프내 다른 층들 사이에 삽입되게 하여도 된다.
또한 본 발명의 실시 예에서는 드릴링공정에서 형성된 텡스턴(W)전극(도 2의 36)과 상기 텡스텐 전극상에 형성되는 퍼머로이(NiFe)층(도 2e에는 도시되지 않았지만, 텡스텐(W)전극 상에 있는 폴리실리콘층 34와 산화막 32는 제거되고 퍼머로이(NiFe) 등이 채워진다) 사이에 상기한 특성을 가지는 전도성 폴리머층을 형성시켜도 된다. 상기 퍼머로이 층은 헤드의 코일과 접속된다. 이때에는 일렉트로 플래팅공정에 의해서 전도성 폴리머층이 형성되는 것이 바람직하다.
상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구의 범위와 특허청구의 범위의 균등한 것에 의해 정해 져야 한다.
상술한 바와 같이 본 발명은 플레너 실리콘 헤드의 제조공정시 헤드의 전류 인입선 부분에 과전류 및 과전압의 인입시 부도체로 변화되는 특성을 가지는 전도성 폴리머 층을 형성하여 줌으로써 과도전류로부터 헤드를 보호하게 된다.

Claims (9)

  1. 디스크에 신호를 자기적으로 기록 및 독출하는 플래너 실리콘 헤드를 선단에 설치하고 있는 액츄에이터의 셔스펜션에 회로장치와 상기 헤드간의 신호 전달을 위해 헤드 와이어가 구비되며, 상기 헤드와이어와 상기 헤드의 코일을 전기적으로 접속하는 헤드 접속부에 구비된 범프에, 상기 헤드가 필요로 하는 정격전류 및 정격전압에 대해서는 우수한 전도성을 가지고 상기 정격전류 및 정격 전압에 대비한 과전류 및 과전압에 대해서는 절연체로 변하는 특성을 가지는 전도성 폴리머 층이 포함되게 형성하여 상기 헤드와이어를 통해 인가되는 과전압 및 과전류가 상기 헤드의 코일에 인가되지 않도록 함을 특징으로 하는 과전압 및 과전류로부터 보호되는 플래너 실리콘 헤드.
  2. 제1항에 있어서, 상기 전도성 폴리머 층은 수십 ㎛임을 특징으로 하는 과전압 및 과전류로부터 보호되는 플래너 실리콘 헤드.
  3. 제1항에 있어서, 상기 전도성 폴리머 층은 바람직하게 10㎛∼18㎛임을 특징으로 하는 과전압 및 과전류로부터 보호되는 플래너 실리콘 헤드.
  4. 제2항에 있어서, 상기 전도성 폴리머층은, 상기 헤드의 코일과 전기적 연결을 위해 구비된 헤드내 실리콘 기판의 홀의 내측부 사이에 위치하는 내부접속부에 형성됨을 특징으로 하는 과전압 및 과전류로부터 보호되는 플래너 실리콘 헤드.
  5. 제1항에 있어서, 상기 전도성 폴리머 층 형성은 플래너 실리콘 헤드 제조 반도체 공정중 헤드의 전기적인 연결을 위해 헤드 뒷면에 상기 범프를 형성해 주기 위한 범프공정에서 수행됨을 특징으로 하는 과전압 및 과전류로부터 보호되는 플래너 실리콘 헤드.
  6. 과전압 및 과전류로부터 보호되는 플래너 실리콘 헤드를 제조하기 위한 범프공정에 있어서,
    기판 70상에 홀 72를 헤드의 앞면에서 뒷면으로 점차 좁게 되도록 낸후 홀 72의 내벽을 통해 텅스텐(W) 전극 74를 형성시키고, 상기 텅스텐(W)전극 74와 실리콘 기판 70 상에 전도성 폴리머층 90을 증착시키는 과정과,
    상기 전도성 폴리머층 90 위에 Cr-Cu를 증착하여 Cu-Cr층 76을 형성시키고, 상기 Cu-Cr층 76 위에 감광막 78을 코팅한 후 범프 리소그래피를 하는 과정과,
    상기 범프 리소그래피후 니켈(Ni) 일렉트로 플래팅(electro plating)을 실시하여 니켈층 82를 형성하고 납 리드(Pb lead) 84를 상기 니켈층 82 위에 형성하고 남아 있는 감광막 78을 제거하는 과정과,
    제거되었던 상기 감광막 78의 아래 부분에 존재하는 Cr-Cu층 및 전도성 폴리머층을 에칭하여 전극형성을 마무리하는 과정으로 이루어짐을 특징으로 하는 제조방법.
  7. 제6항에 있어서, 상기 전도성 폴리머층 90은 정격전류 및 정격전압에 대해서는 우수한 전도성을 가지고 과전류 및 과전압에 대해서는 절연체로 변하는 특성을 가짐을 특징으로 하는 제조방법.
  8. 제7항에 있어서, 상기 전도성 폴리머 90의 두께는 수십 ㎛ 정도임을 특징으로 하는 제조방법.
  9. 제7항에 있어서, 상기 전도성 폴리머 90의 두께는 바람직하게 10㎛∼18㎛정도임을 특징으로 하는 제조방법.
KR1019970014747A 1997-04-21 1997-04-21 과전류 및 과전압 인가로부터 보호되는 구조의 플래너실리콘헤드 및 그 제조방법 KR100238128B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970014747A KR100238128B1 (ko) 1997-04-21 1997-04-21 과전류 및 과전압 인가로부터 보호되는 구조의 플래너실리콘헤드 및 그 제조방법
DE19812111A DE19812111C2 (de) 1997-04-21 1998-03-19 Planarer Siliziumkopf mit einer gegenüber Überstrom/Überspannung geschützten Struktur und Verfahren zur Herstellung desselben
US09/063,064 US6091583A (en) 1997-04-21 1998-04-21 Planar silicon head with structure protected from overcurrent/overvoltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014747A KR100238128B1 (ko) 1997-04-21 1997-04-21 과전류 및 과전압 인가로부터 보호되는 구조의 플래너실리콘헤드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980077578A KR19980077578A (ko) 1998-11-16
KR100238128B1 true KR100238128B1 (ko) 2000-01-15

Family

ID=19503442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014747A KR100238128B1 (ko) 1997-04-21 1997-04-21 과전류 및 과전압 인가로부터 보호되는 구조의 플래너실리콘헤드 및 그 제조방법

Country Status (3)

Country Link
US (1) US6091583A (ko)
KR (1) KR100238128B1 (ko)
DE (1) DE19812111C2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4411331B2 (ja) * 2007-03-19 2010-02-10 信越化学工業株式会社 磁気記録媒体用シリコン基板およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559297B1 (fr) * 1984-02-03 1990-01-12 Commissariat Energie Atomique Nouveau patin de vol pour tetes magnetiques d'enregistrement
DE3513431A1 (de) * 1985-04-15 1986-10-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung mindestens eines magnetkopfes in duennfilmtechnik
JPS6320079A (ja) * 1986-07-11 1988-01-27 ヤンマー農機株式会社 穀粒などの粒状体の感知センサ−装置
FR2604021B1 (fr) * 1986-09-17 1988-10-28 Commissariat Energie Atomique Procede de realisation de tetes magnetiques en couches minces et a structure planaire et tete obtenue par ce procede
JPS63109317U (ko) * 1987-01-06 1988-07-14
JPS63177311A (ja) * 1987-01-19 1988-07-21 Hitachi Ltd 薄膜磁気ヘツド
US4800454A (en) * 1987-08-10 1989-01-24 Magnetic Peripherals Inc. Static charge protection for magnetic thin film data transducers
FR2633429B1 (fr) * 1988-06-24 1990-08-24 Europ Composants Electron Procede de realisation de la planeite d'une face active pour tete magnetique d'enregistrement/lecture
DE68917875T2 (de) * 1988-12-06 1995-03-02 Ngk Insulators Ltd Aufzeichnungskopf, bestehend aus einem eine Elektrode tragenden Substrat mit einem dünnwandigen Kontaktendteil.
US5274521A (en) * 1990-08-23 1993-12-28 Sony Corporation Planar thin film magnetic head
EP0477941B1 (en) * 1990-09-28 1996-03-06 Sony Corporation Magneto-resistance effect type magnetic head
US5240740A (en) * 1990-11-26 1993-08-31 Digital Equipment Corporation Method of making a thin film head with minimized secondary pulses
JPH04192106A (ja) * 1990-11-27 1992-07-10 Mitsubishi Electric Corp 薄膜磁気ヘッドの製造方法
US5282308A (en) * 1992-12-29 1994-02-01 International Business Machines Corporation Thin film planarization process for fabricating magnetic heads employing a stitched pole structure
US5283942A (en) * 1992-12-29 1994-02-08 International Business Machines Corporation Sacrificial layer planarization process for fabricating a narrow thin film inductive head
US5452166A (en) * 1993-10-01 1995-09-19 Applied Magnetics Corporation Thin film magnetic recording head for minimizing undershoots and a method for manufacturing the same
US5434733A (en) * 1994-02-18 1995-07-18 Hewlett-Packard Company Planar head having separate read and write gaps
FR2726931B1 (fr) * 1994-11-16 1996-12-06 Commissariat Energie Atomique Tete magnetique verticale a bobinage integre et son procede de realisation
US5684660A (en) * 1995-02-17 1997-11-04 Aiwa Research And Development, Inc. Thin film coil head assembly with protective planarizing cocoon structure

Also Published As

Publication number Publication date
KR19980077578A (ko) 1998-11-16
US6091583A (en) 2000-07-18
DE19812111C2 (de) 2001-01-25
DE19812111A1 (de) 1998-11-12

Similar Documents

Publication Publication Date Title
US6268619B1 (en) Semiconductor device with high aspect ratio via hole including solder repelling coating
US6249039B1 (en) Integrated inductive components and method of fabricating such components
EP0753842A2 (en) Thin film magnetic head including vias formed in alumina layer and process for making the same
EP2100319B1 (en) Formation of vertical devices by electroplating
KR100428825B1 (ko) 반도체 집적회로 및 그의 제조 방법
US20030052765A1 (en) Inductance part and its manufacturing method
JP2001521620A (ja) 多数の接触端子を備える、半導体チップの試験用カードの製造方法
US4402801A (en) Method for manufacturing thin film magnetic head
US6724290B1 (en) Microcoil
US5815909A (en) Method of making a thin film magnetic head including protected via connections through an electrically insulative substrate
KR100238128B1 (ko) 과전류 및 과전압 인가로부터 보호되는 구조의 플래너실리콘헤드 및 그 제조방법
CA1134945A (en) Thin film magnetic recording heads
KR100842780B1 (ko) 자기 헤드 및 그 제조 방법
KR100264802B1 (ko) 플래너구조 박막자기헤드의 갭 형성방법
US6617665B2 (en) High-frequency integrated inductive winding
JP3519256B2 (ja) デバイスホール内ダミーパターンの改善
US7704868B2 (en) Fabrication of a micro-electromechanical system (MEMS) device from a complementary metal oxide semiconductor (CMOS)
US6532647B1 (en) Manufacturing method of composite type thin-film magnetic head
KR100465233B1 (ko) 저손실 인덕터소자 및 그의 제조방법
WO2001093268A2 (en) Magnetic recording head with dielectric layer
KR19990066915A (ko) 상호 접속 전도 경로에 대한 선택적 성능 향상
KR0171141B1 (ko) 박막 자기 헤드 제작 방법
WO1998034287A9 (en) Vialess integrated inductive elements for electromagnetic applications
AU6052498A (en) Vialess integrated inductive elements for electromagnetic applications
JP2006512014A (ja) エッジをメッキした伝送路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee