KR100237631B1 - 반도체 아이씨 구조 - Google Patents

반도체 아이씨 구조 Download PDF

Info

Publication number
KR100237631B1
KR100237631B1 KR1019970013373A KR19970013373A KR100237631B1 KR 100237631 B1 KR100237631 B1 KR 100237631B1 KR 1019970013373 A KR1019970013373 A KR 1019970013373A KR 19970013373 A KR19970013373 A KR 19970013373A KR 100237631 B1 KR100237631 B1 KR 100237631B1
Authority
KR
South Korea
Prior art keywords
pad
present
semiconductor
buffer
buffer pads
Prior art date
Application number
KR1019970013373A
Other languages
English (en)
Other versions
KR19980076593A (ko
Inventor
김영일
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970013373A priority Critical patent/KR100237631B1/ko
Publication of KR19980076593A publication Critical patent/KR19980076593A/ko
Application granted granted Critical
Publication of KR100237631B1 publication Critical patent/KR100237631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 아이씨 구조에 관한 것으로, 종래에는 아이씨의 각 코너에 버퍼 패드의 설치가 불가능한 문제점이 있었다. 본 발명 반도체 아이씨 구조는 버퍼 패드(12)를 PMOS 트랜지스터-패드-NMOS 트랜지스터의 순서로 형성하여 각 코너에도 버퍼 패드(12)를 설치할 수 있도록 함으로서, 패드 리미트인 경우에 베이스 어레이를 변경하지 않아도 되는 효과가 있다.

Description

반도체 아이씨 구조
본 발명은 반도체 아이씨(IC) 구조에 관한 것으로, 특히 코너(CORNER)에 버퍼 패드(BUFFER PAD)를 설치하여 패드 리미트(PAD LIMIT)인 경우에 베이스 어레이(BASE ARRAY)를 변경하지 않도록 하는데 적합한 반도체 아이씨 구조에 관한 것이다.
도 1은 종래 아이씨의 구조를 보인 평면도로서, 도시된 바와 같이, 종래 아이씨는 메모리 셀들이 존재하는 중앙의 코아부(1)와, 그 코아부(1)의 주변에 형성되어 메모리 셀들에 시그널을 보내기 위한 다수개의 버퍼 패드(2)가 형성되어 있는 패드형성부(3)로 구성되어 있다.
그리고, 상기 버퍼 패드는 도 2에 도시된 바와 같이, 패드(PAD)-PMOS 트랜지스터(P-TR)-NMOS 트랜지스터(N-TR)의 순서로 형성되어 있다.
그러나, 상기와 같은 종래 버퍼 패드(2)는 패드-PMOS 트랜지스터-NMOS 트랜지스터의 순서로 형성되어 있어서, 각 코너에 버퍼 패드(2)를 형성하는 것이 한계가 있는 문제점이 있었다. 이와 같은 문제점으로 인하여 베이스 어레이를 변경하여야 하는 경우가 종종 발생하여 그 문제점이 심각한 것이었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 각각의 코너에 버퍼 패드의 설치시 베이스 어레이를 변경하지 않도록 하는데 적합한 반도체 아이씨 구조를 제공함에 있다.
도 1은 종래 아이씨의 구조를 보인 평면도.
도 2는 종래 버퍼 패드의 구조를 보인 평면도.
도 3은 본 발명 아이씨의 구조를 보인 평면도.
도 4는 본 발명 버퍼 패드의 구조를 보인 평면도.
도 5는 본 발명의 다른 실시예를 보인 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 코아부 12 : 버퍼 패드
13 : 패드형성부
상기와 같은 본 발명의 목적을 달성하기 위하여 메모리 셀들이 존재하는 코아부와, 그 코아부의 주변에 형성되며 상기 메모리 셀에 시그널을 보내기 위한 다수개의 버퍼 패드들이 형성되어 있는 패드형성부로 구성되어 있는 아이씨에 있어서, 상기 버퍼 패드는 PMOS 트랜지스터-패드-NMOS 트랜지스터의 순서로 형성되는 것을 특징으로 하는 반도체 아이씨 구조가 제공된다.
이하, 상기와 같이 구성되는 본 발명 반도체 아이씨 구조를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명 아이씨의 구조를 보인 평면도이고, 도 4는 본 발명 버퍼 패드의 구조를 보인 평면도이다.
도시된 바와 같이, 본 발명 아이씨는 메모리 셀들이 형성되는 코아부(11)와, 그 코아부(11)에 형성되는 메모리 셀들에 시그널을 보내기 위한 다수개의 버퍼 패드(12)가 설치되는 패드형성부(13)로 구성된다.
그리고, 상기 버퍼 패드(12)는 도 4에 도시되어 있는 바와 같이, PMOS 트랜지스터-패드-NMOS 트랜지스터의 순서로 형성된다.
도 5는 본 발명의 다른 실시예를 보인 평면도로서, 도시된 바와 같이, 2배의 커런트 드라이브가 가능한 셀로 PMOS 트랜지스터와 NMOS 트랜지스터의 공간이 2배의 공간을 차지한다. 이와 같은 버퍼 패드 형태는 종래와 같은 패드-PMOS 트랜지스터-NMOS 트랜지스터의 순서로는 아이씨의 각 코너에 설치가 불가능한 구조로서 본 발명의 구조인 PMOS 트랜지스터-패드-NMOS 트랜지스터의 순서로 설치하는 경우에 설치가 가능한 것이다.
이상에서 상세히 설명한 바와 같이 본 발명 반도체 아이씨 구조는 버퍼 패드를 PMOS 트랜지스터-패드-NMOS 트랜지스터의 순서로 형성하여 각 코너에도 버퍼 패드를 설치할 수 있도록 함으로서, 패드 리미트인 경우에 베이스 어레이를 변경하지 않아도 되는 효과가 있다.

Claims (1)

  1. 메모리 셀들이 존재하는 코아부와, 그 코아부의 주변에 형성되며 상기 메모리 셀에 시그널을 보내기 위한 다수개의 버퍼 패드들이 형성되어 있는 패드형성부로 구성되어 있는 아이씨에 있어서,
    상기 버퍼 패드는 PMOS 트랜지스터-패드-NMOS 트랜지스터의 순서로 형성되는 것을 특징으로 하는 반도체 아이씨 구조.
KR1019970013373A 1997-04-11 1997-04-11 반도체 아이씨 구조 KR100237631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970013373A KR100237631B1 (ko) 1997-04-11 1997-04-11 반도체 아이씨 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970013373A KR100237631B1 (ko) 1997-04-11 1997-04-11 반도체 아이씨 구조

Publications (2)

Publication Number Publication Date
KR19980076593A KR19980076593A (ko) 1998-11-16
KR100237631B1 true KR100237631B1 (ko) 2000-01-15

Family

ID=19502529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970013373A KR100237631B1 (ko) 1997-04-11 1997-04-11 반도체 아이씨 구조

Country Status (1)

Country Link
KR (1) KR100237631B1 (ko)

Also Published As

Publication number Publication date
KR19980076593A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
US5422441A (en) Master slice integrated circuit having a reduced chip size and a reduced power supply noise
US4596003A (en) Semiconductor memory
KR100253988B1 (ko) 반도체 메모리
US5767720A (en) Clock signal supplying circuit
KR19990041456A (ko) 효율적으로 배치된 패드들을 갖는 반도체 메모리장치
KR960000719B1 (ko) 세미커스텀 반도체 집적회로의 매크로셀 설계법
KR20150046099A (ko) 반도체 장치
KR100237631B1 (ko) 반도체 아이씨 구조
US6029963A (en) Semiconductor memory device having novel layout pattern
KR100310116B1 (ko) 반도체집적회로장치
EP0475852B1 (en) Semiconductor memory device having word line driver
KR100359591B1 (ko) 반도체 장치
US6323526B1 (en) Semiconductor integrated circuit
US6933578B2 (en) Semiconductor storage device
JP2006041480A (ja) 半導体装置におけるパッド部の配線構造
KR100294961B1 (ko) 반도체 메모리 소자의 웰 구조
US6532179B2 (en) Input signal receiving circuit for semiconductor integrated circuit
KR930004297B1 (ko) Cmos 집적회로의 입출력 겸용 셀
KR19980065642A (ko) 반도체 메모리장치의 출력패드 배치방법
KR100232220B1 (ko) 핀 배치 구조
KR100243265B1 (ko) 클럭 라인을 구비하는 반도체 칩
KR100351780B1 (ko) 반도체집적회로장치
JPH09153551A (ja) 半導体装置
KR100207493B1 (ko) 메모리 셀 어레이 제어 회로의 배치 관계를 개선한 반도체 메모리 장치
JP2913766B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee