KR100237407B1 - 칩을 직접 패키징한 카드 구조 - Google Patents

칩을 직접 패키징한 카드 구조 Download PDF

Info

Publication number
KR100237407B1
KR100237407B1 KR1019970018554A KR19970018554A KR100237407B1 KR 100237407 B1 KR100237407 B1 KR 100237407B1 KR 1019970018554 A KR1019970018554 A KR 1019970018554A KR 19970018554 A KR19970018554 A KR 19970018554A KR 100237407 B1 KR100237407 B1 KR 100237407B1
Authority
KR
South Korea
Prior art keywords
chip
card
wire
lead pattern
card structure
Prior art date
Application number
KR1019970018554A
Other languages
English (en)
Other versions
KR19980083304A (ko
Inventor
이선구
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019970018554A priority Critical patent/KR100237407B1/ko
Publication of KR19980083304A publication Critical patent/KR19980083304A/ko
Application granted granted Critical
Publication of KR100237407B1 publication Critical patent/KR100237407B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

본 발명은 칩을 직접 패키징한 카드 구조에 관한 것으로, 카드상에 칩을 직접 부착하고, 칩단자와 리드패턴의 접속단자를 와이어로 본딩한 다음 이 칩 주변을 인캡슐레이션처리를 하여, 칩이 리드 패턴과 접속된 상태로 카드상에 일체로 제작함으로써, 기존의 패키지가 차지하는 면적을 줄여 카드의 전체 크기를 줄일 수 있는 칩을 직접 패키징한 카드 구조를 제공하는데 있다.

Description

칩을 직접 패키징한 카드 구조
본 발명은 칩을 직접 패키징한 카드 구조에 관한 것으로, 더욱 상세하게는 칩을 카드에 직접 부착시켜 칩단자와 리드 패턴을 와이어로 본딩한 다음, 그 주변을 인캡슐레이션처리함으로써, 패키지 상태로 실장하는 기존의 카드에 비해 카드가 갖는 실장밀도를 높일 수 있을 뿐만 아니라 작업공정을 줄여 불량률을 낮출 수 있는 칩을 직접 패키징한 카드 구조에 관한 것이다.
일반적으로 카드는 그 자체를 하나의 완전한 회로망으로 구성하여 기판 등에 끼우거나 납땜 등의 방법으로 접속시켜 이용하고 있다.
이러한 카드는 전기적으로 절연성을 갖는 재질를 이용하여 소정의 두께를 갖는 다층 형태로 제작하여 이용하게 되는데, 카드의 윗면에 설치된 칩의 단자가 리드 패턴의 접속단에 접속가능하도록 여러층의 리드 패턴이 평판과 같이 내설되어 있다.
즉, 상기 칩은 패키지 내부에 일체로 이루어져서 그 외부로 돌출된 리드를 이용하여 카드의 윗면에 끼워지거나 납땜 등으로 고정되며, 이때 상기 각 리드는 리드 패턴과 직접 접속되어서 완전한 하나의 회로망을 갖는 카드를 구성하게 되는 것이다.
그러나, 기존의 카드에는 칩이 하나의 패키지 상태로 제작되어 실장되기 때문에 실장밀도가 낮아 제품의 크기가 커지게 되고, 이로 인하여 원가가 높아질 뿐만 아니라 카드와 패키지를 별도의 공정을 거쳐서 제작한 다음 다시 하나로 조립하기 때문에 제작공정에 따른 불량률이 높아지게 되어, 이에 대한 개선이 필요하게 되었다.
본 발명은 이러한 문제점을 해결하기 위하여 안출한 것으로, 카드상에 칩을 직접 부착하고, 칩단자와 리드패턴의 접속단자를 와이어로 본딩한 다음 이 칩 주변을 인캡슐레이션처리를 하여, 칩이 리드 패턴과 접속된 상태로 카드상에 일체로 제작함으로써, 기존의 패키지가 차지하는 면적을 줄여 카드의 전체 크기를 줄일 수 있는 칩을 직접 패키징한 카드 구조를 제공하는데 그 목적이 있다.
도 1은 본 발명에 따라 칩을 직접 카드에 패키징한 구조를 나타내는 일부 단면사시도,
*도면의 주요 부분에 대한 부호의 설명*
10 : 카드면11 : 칩
12 : 칩단자13 : 리드 패턴
14 : 와이어15 : 설치자리면
이하, 첨부도면을 참조하여 본 발명의 구성에 대하여 살펴보면 다음과 같다.
본 발명은 칩(11)을 직접 카드면(10)에 부착하고, 이 칩(11)의 칩단자(12)를 리드 패턴(13)의 접속단에 접속가능하도록 와이어(14)로 본딩한 다음, 상기 칩(11) 및 와이어(14)를 포함하는 카드면(10)을 인캡슐레이션 처리하여서, 상기 칩(11)이 카드면(10) 상에 일체로 성형되게 한 구조로 이루어진 것을 특징으로 한다.
본 발명의 바람직한 구현예에서, 상기 카드면(10)에는 칩(11)과 와이어 본딩부위가 감싸질 수 있도록 요홈형상의 설치자리면(15)이 형성된 것을 특징으로 한다.
이를 첨부도면을 참조하여 보다 상세하게 설명하면 다음과 같다.
첨부도면 1은 본 발명에 따라 칩을 직접 카드에 패키징한 구조를 나타내는 일부 단면사시도로서, 도면부호 10과 11은 각각 카드면과 칩을 각각 나타낸다.
본 발명은 소정의 두께를 갖는 수지층의 내부에 여러층으로 배치된 리드 패턴(13)이 수직구멍을 통해 서로 연결접속되고, 윗면에는 상기 칩(11)을 부착하는 동시에 리드 패턴(13)과 와이어(14)로 본딩하여 하나의 완전한 회로망을 구성하는 카드 구조에 있어서, 상기 카드면(10)에 칩(11)을 부착시킨 다음 칩단자(12)와 리드 패턴(13)을 와이어(14)로 본딩한 다음, 상기 칩(11)과 이것과 관련된 리드 패턴(13)을 하나로 카드면(10)에 직접 인캡슐레이션 처리하여 칩(11)이 리드 패턴(13)과 연결접속된 상태에서 카드면(10)에 일체로 부착고정되게 함으로써, 상기 카드면(10)에 칩(11)이 차지하는 면적을 줄일 수 있도록 한 것이다.
특히, 상기 카드면(10)은 칩(11)이 부착되는 위치를 바닥면에 리드 패턴(13)의 접속단이 노출되도록 요홈형상의 설치자리면(15)을 형성하게 되는데, 이 설치자리면(15)에 상술한 것과 같이 칩(11)을 부착하여 와이어 본딩 한 다음 인캡슐레이션 처리함으로써, 상기 칩(11)이 카드면(10)보다 윗쪽으로 돌출되는 것을 방지할 수 있게 된다.
또한, 상기 카드면(10) 상에는 측벽을 설치하되 이 측벽 사이에 칩(11)과 관련된 모든 리드 패턴(13)을 감싸는 형태로 형성한 다음, 그 내부에 상기 칩(11)을 부착하여 와이어 본딩을 하고 인캡슐레이션 처리를 함으로써, 별도의 패키지로 제작하지 않고도 칩(11)을 직접 카드면(10)에 부착하여 완전한 하나의 회로망을 구성하게 되는 것이다.
여기서, 상기 설치자리면(15)이나 측벽의 크기 등은 카드면(10)에 부착설치되는 칩(11)의 크기에 맞도록 제작하게 되는데, 첨부도면 1은 서로 다른 여러개의 칩이 설치된 상태를 보여주고 있다.
즉, 상기 설치자리면(15)은 카드면(10) 상에 직접 요홈형상으로 제작함에 있어서 칩(11)이 리드 패턴(13)과 와이어 본딩된 상태에서 가장 작은 크기를 가지도록 형성하게 되며, 상기 측벽도 이 칩(11)이 설치되는 면적을 줄이기 위해 인접한 다른 칩(11)과 공유하여 이용하게 된다.
이러한 설치자리면(15)과 측벽은 칩(11)이 부착되어 와이어 본딩이 끝난 상태에서 그 사이에 일정한 크기의 공간부가 형성되는데, 이 공간부에 인캡슐레이션 처리를 하여 상기 칩(11)을 카드면(10)에 더욱 견고하게 부착고정시켜 주게 되는 것이다.
따라서, 상기 칩(11)은 그 자체가 카드면(10)에 부착된 상태에서 칩단자(12)가 신호제공을 할 수 있도록 리드 패턴(13)과 와이어 본딩된 형태를 유지할 수 있도록 인캡슐레이션 처리되어 설치면적을 줄일 수 있게 되는 것이다.
이상에서 본 바와 같이 본 발명은 칩 자체를 카드면에 부착시킨 다음 칩단자와 리드 패턴을 와이어 본딩하고, 이 카드면 전체 또는 칩이 설치된 일부구간만을 인캡슐레이션 처리함으로써, 카드면 상에서 칩이 차지하는 면적이 줄어 칩이 내장된 패키지를 실장할 때보다 카드의 크기를 약 1/2 정도로 줄일 수 있게 되며, 동일한 카드에 회로를 구성함에 있어 칩의 실장밀도를 높일 수 있을 뿐만 아니라, 칩이 내장된 패키지를 제작하는 공정을 없앨 수 있게 되어 제조상 발생되는 불량률과 원가를 낮출수 있는 효과가 있다.

Claims (2)

  1. 칩(11)을 직접 카드면(10)에 부착하고, 이 칩(11)의 칩단자(12)를 리드 패턴(13)의 접속단에 접속가능하도록 와이어(14)로 본딩한 다음 상기 칩(11) 및 와이어(14)를 포함하는 카드면(10)을 인캡슐레이션 처리하여서, 상기 칩(11)이 카드면(10) 상에 일체로 성형되게 한 구조로 이루어진 것을 특징으로 하는 칩을 직접 패키징한 카드 구조.
  2. 제 1 항에 있어서, 상기 카드면(10)에는 칩(11)과 와이어 본딩부위가 감싸질 수 있도록 요홈형상의 설치자리면(15)이 형성된 것을 특징으로 하는 칩을 직접 패키징한 카드 구조.
KR1019970018554A 1997-05-13 1997-05-13 칩을 직접 패키징한 카드 구조 KR100237407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018554A KR100237407B1 (ko) 1997-05-13 1997-05-13 칩을 직접 패키징한 카드 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018554A KR100237407B1 (ko) 1997-05-13 1997-05-13 칩을 직접 패키징한 카드 구조

Publications (2)

Publication Number Publication Date
KR19980083304A KR19980083304A (ko) 1998-12-05
KR100237407B1 true KR100237407B1 (ko) 2000-01-15

Family

ID=19505773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018554A KR100237407B1 (ko) 1997-05-13 1997-05-13 칩을 직접 패키징한 카드 구조

Country Status (1)

Country Link
KR (1) KR100237407B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100435210B1 (ko) * 1997-09-01 2004-07-16 삼성전자주식회사 칩 온 보드 패키지 및 그를 이용한 비접촉형 칩 카드

Also Published As

Publication number Publication date
KR19980083304A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
KR100214463B1 (ko) 클립형 리드프레임과 이를 사용한 패키지의 제조방법
US5689135A (en) Multi-chip device and method of fabrication employing leads over and under processes
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
KR100468365B1 (ko) 반도체장치
KR100477020B1 (ko) 멀티 칩 패키지
US5091772A (en) Semiconductor device and package
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH07273268A (ja) 半導体パッケージ及び半導体パッケージ用リードフレーム
US20080073779A1 (en) Stacked semiconductor package and method of manufacturing the same
US6927480B2 (en) Multi-chip package with electrical interconnection
KR100237407B1 (ko) 칩을 직접 패키징한 카드 구조
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
US20030038358A1 (en) Semiconductor package without outer leads
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
JPH0677392A (ja) 半導体装置とその製造方法
CN218160365U (zh) 封装结构
JP3710522B2 (ja) 光半導体装置およびその製造方法
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR100279252B1 (ko) 세라믹패키지
KR100687066B1 (ko) 멀티 칩 패키지 제조 방법
KR19990026232U (ko) 멀티 칩 세라믹 패키지
KR20000040218A (ko) 멀티 칩 패키지
KR100567045B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee