KR100236719B1 - 메모리 디바이스 - Google Patents
메모리 디바이스 Download PDFInfo
- Publication number
- KR100236719B1 KR100236719B1 KR1019960075712A KR19960075712A KR100236719B1 KR 100236719 B1 KR100236719 B1 KR 100236719B1 KR 1019960075712 A KR1019960075712 A KR 1019960075712A KR 19960075712 A KR19960075712 A KR 19960075712A KR 100236719 B1 KR100236719 B1 KR 100236719B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- sense amplifier
- address
- word
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 메모리 디바이스에 관한 것으로 특히, 센스 앰프 출력을 감지하여 래치 온/오프 타임을 설정하고 워드라인을 디세이블시켜 디바이스를 안전한 상태에서 동작시킬 수 있도록 센스 앰프 출력 감지 회로를 구비한 메모리 디바이스를 제공하면, 능동적으로 워드라인 디스에이블 시간과 센스 앰프 출력 래치시간이 결정되므로써 최적의 상태에서 디바이스를 동작시킬 수 있고, 제어전류도 줄일 수 있다는 효과가 있다.
Description
제1도는 일반적인 메모리 디바이스의 구성 예시도.
제2도는 제1도의 주요 부분에 대한 신호 파형 예시도.
제3도는 본 발명에 따른 메모리 디바이스의 구성 예시도.
제4도는 제3도의 주요 부분에 대한 신호 파형 예시도.
제5도는 제3도의 출력래치부와 센스앰프출력 감지회로의 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 어드레스 발생부 20 : 프리디코더
30 : 워드/비트라인 디코더 40 : 메모리셀
50 : 감지증폭기 60 : 출력래치부
70 : 센스 앰프 출력 감지 회로
본 발명은 메모리 디바이스에 관한 것으로 특히, 센스 앰프 출력을 감지하여 래치 온/오프 타임을 설정하고 워드라인을 디세이블시켜 디바이스를 안전한 상태에서 동작시킬 수 있도록 센스 앰프 출력 감지 회로를 구비한 메모리 디바이스에 관한 것이다.
일반적으로, 메모리 디바이스를 구성하는 구성은 첨부한 제1도에 도시되어 있는 바와 같이, 임의의 어드레스를 발생시키는 어드레스 발생부(10)와, 상기 어드레스 발생부(10)에서 발생되는 어드레스를 디코딩하는 프리디코더(20)와, 상기 프리디코더(20)에서 발생되는 어드레스 디코딩 신호에 의해 워드라인과 비트라인을 디코딩하는 워드/비트라인 디코더(30)와, 상기 워드/비트라인 디코더(30)에서 구동하는 워드라인(WL)에 의하여 억세스되는 메모리셀(40)과, 상기 메모리셀(40)에서 억세스되어진 데이터를 비트라인(BL)을 통해 입력받는 미약한 신호를 증폭하여 출력하는 감지증폭기(50), 및 상기 어드레스 발생부(10)에서 발생되는 어드레스 천이 검출신호(ATD)에 따라 상기 감지증폭기(50)에서 출력되는 신호를 래치하는 출력래치부(60)로 구성되어 있다.
상기와 같이 구성되는 종래 메모리 디바이스의 동작을 첨부한 제2도를 참조하여 살펴보면 다음과 같다.
어드레스 발생부(10)에서는 어드레스가 변화하면 어드레스 천이 검출신호(ATD)를 발생시키며 변화되는 어드레스를 출력한다.
상기 어드레스 발생부(10)에서 출력된 어드레스 데이터는 프리디코더(20)에서 디코딩되어진 후 워드/비트라인 디코더(30)를 통해 1개의 워드 라인(WL)과 1개의 비트라인(BL)을 인에이블시켜 원하는 메모리셀(40)을 선택한 다음 인에이블된 비트라인(BL)을 통해 전달되는 데이터를 감지증폭기(50)를 통해 증폭하는 것이다.
그러나, 상술한 종래의 기술에서 감지증폭기(50)의 출력을 래치하는 출력래치부(60)의 동작 시점과 워드 라인 디스에이블 시점을 상기 감지증폭기(50)의 데이터 출력 시간과 관계없이 어드레스 천이 검출신호(ATD)를 사용함에 따라 구동전압의 변화나 온도가 변화함에 따라 구동시간이 달라지는데, 출력래치부(60)의 동작 시점과 워드 라인 디스에이블 시점은 정해져 있으므로 동작시간의 매칭이 이루어지지 않아 디바이스가 정상 동작하지 못하는 문제점이 발생되었다.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 센스 앰프 출력을 감지하여 래치 온/오프 타임을 설정하고 워드라인을 디세이블시켜 디바이스를 안전한 상태에서 동작시킬 수 있도록 센스 앰프 출력 감지 회로를 구비한 메모리 디바이스를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 특징은, 임의의 어드레스를 발생시키며 어드레스의 천이상태를 알려주는 경고신호를 출력하는 어드레스 발생부와, 상기 어드레스 발생부에서 발생되는 어드레스를 디코딩하는 프리디코더와, 상기 프리디코더에서 발생되는 어드레스 디코딩 신호에 의해 워드라인과 비트라인을 디코딩하는 워드/비트라인 디코더와, 상기 워드/비트라인 디코더에서 구동하는 워드라인에 의하여 억세스되는 메모리셀과, 상기 메모리셀에서 억세스되어진 데이터를 비트라인을 통해 입력받는 미약한 신호를 증폭하여 출력하는 감지증폭기와, 입력되는 제어신호에 따라 상기 감지증폭기에서 출력되는 신호를 래치하는 출력래치부, 및 상기 감지증폭기에서 출력되는 데이터의 변화를 감지하여 상기 출력래치부에 제어신호를 입력하여 상기 출력래치부의 동작시간을 결정하고 상기 워드라인을 인에이블시키는 센스앰프 출력감지부를 포함하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 부가적인 특징은, 상기 센스앰프 출력 감지부에서 상기 감지증폭기에서 출력되는 데이터의 변화를 감지하여 출력하는 제어신호가 상기 워드라인을 인에이블시키는 기능을 하도록 구성되는 데 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
제3도는 본 발명에 따른 메모리 디바이스의 구성 예시도이며, 제4도는 제3도의 주요 부분에 대한 신호 파형 예시도이다.
상기 제3도에 도시되어 있는 메모리 디바이스는 임의의 어드레스를 발생시키며 어드레스의 천이상태를 알려주는 경고신호(ATD)를 출력하는 어드레스 발생부(10)와, 상기 어드레스 발생부(10)에서 발생되는 어드레스를 디코딩하는 프리디코더(20)와, 상기 프리디코더(20)에서 발생되는 어드레스 디코딩 신호에 의해 워드라인과 비트라인을 디코딩하는 워드/비트라인 디코더(30)와, 상기 워드/비트라인 디코더(30)에서 구동하는 워드라인(WL)에 의하여 억세스되는 메모리셀(40)과, 상기 메모리셀(40)에서 억세스되어진 데이터를 비트라인(BL)을 통해 입력받는 미약한 신호를 증폭하여 출력하는 감지증폭기(50)와, 입력되는 제어신호에 따라 상기 감지증폭기(50)에서 출력되는 신호를 래치하는 출력래치부(60), 및 상기 감지증폭기(50)에서 출력되는 데이터의 변화를 감지하여 상기 출력래치부(60)에 제어신호를 입력하여 상기 출력래치부(60)의 동작시간을 결정하고 상기 워드라인을 인에이블 시키는 센스앰프 출력감지부(70)로 구성되어 있다.
상기와 같이 구성되는 본 발명에 따른 메모리 디바이스는 기본적인 동작이 종래의 동작과 같지만 첨부한 제4도에 도시되어 있는 바와 같이, 센스앰프 출력 신호를 감지하여 그것을 이용하여 워드라인을 디세이블시키고, 센스 앰프 래치신호를 오프시키고, ATD에 의해서 워드 라인을 인에이블 시키고, 래치 온시키면, Vcc나 온도의 변화에 따라 센스 앰프의 출력시간이 변하면 능동적으로 워드라인을 디스에이블 시키고 센스 앰프 출력신호의 래치시간이 조정된다.
제5도는 제3도의 출력래치부(60)와 센스앰프출력 감지회로(70)의 구성을 나타낸 것이다.
먼저 노드 A의 전압레벨이 로우에서 하이로 천이하면 노드 B의 레벨은 하이에서 로우로 천이한다. 한편 인버터 체인 디레이를 거치는 동안 제1스위치(SW1)는 온 상태이고 제2스위치(SW2)는 오프 상태이므로 노드 B의 출력이 노드 E에 전달된다. 노드 B의 출력이 인버터 체인 디레이를 모두 거치면 제1스위치(SW1)는 오프되고 제2스위치(SW2)는 온된다. 따라서 노드 A의 출력이 노드 E에 전달된다.
다음, 노드 A의 전압레벨이 하이에서 로우로 천이할 경우 노드 B의 레벨은 로우에서 하이로 천이하고, 제1스위치(SW1)는 오프 상태, 제2스위치(SW2)는 온 상태가 된다. 그러므로 노드 A의 출력이 노드 E에 전달된다. 노드 A의 출력이 인버터 체인에 의해 디레이된 후에는 제1스위치(SW1)는 온되고 제2스위치(SW2)는 오프되므로 노드 B의 출력이 노드 E에 전달된다.
따라서, 상술한 바와 같이 동작하는 본 발명에 따른 메모리 디바이스를 제공하면, 능동적으로 워드라인 디스에이블 시간과 센스 앰프 출력 래치시간이 결정되므로써 최적의 상태에서 디바이스를 동작시킬 수 있고, 제어전류도 줄일 수 있다는 효과가 있다.
Claims (2)
- 임의의 어드레스를 발생시키며 어드레스의 천이상태를 알려주는 경고신호를 출력하는 어드레스 발생부와; 상기 어드레스 발생부에서 발생되는 어드레스를 디코딩하는 프리디코더와; 상기 프리디코더에서 발생되는 어드레스 디코딩 신호에 의해 워드라인과 비트라인을 디코딩하는 워드/비트라인 디코더와; 상기 워드/비트라인 디코더에서 구동하는 워드라인(WL)에 의하여 억세스되는 메모리셀과; 상기 메모리셀에서 억세스되어진 데이터를 비트라인을 통해 입력받는 미약한 신호를 증폭하여 출력하는 감지증폭기와; 입력되는 제어신호에 따라 상기 감지증폭기에서 출력되는 신호를 래치하는 출력래치부; 및 상기 감지증폭기에서 출력되는 데이터의 변화를 감지하여 상기 출력래치부에 제어신호를 입력하여 상기 출력래치부의 동작시간을 결정하고 상기 워드라인을 인에이블시키는 센스앰프 출력감지부를 포함하는 것을 특징으로 하는 메모리 디바이스.
- 제1항에 있어서, 상기 센스앰프 출력감지부에서 상기 감지증폭기에서 출력되는 데이터의 변화를 감지하여 출력하는 제어신호가 상기 워드라인을 인에이블시키는 기능을 하도록 구성되는 것을 특징으로 하는 메모리 디바이스.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075712A KR100236719B1 (ko) | 1996-12-28 | 1996-12-28 | 메모리 디바이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960075712A KR100236719B1 (ko) | 1996-12-28 | 1996-12-28 | 메모리 디바이스 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980056442A KR19980056442A (ko) | 1998-09-25 |
| KR100236719B1 true KR100236719B1 (ko) | 2000-01-15 |
Family
ID=19491995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960075712A KR100236719B1 (ko) | 1996-12-28 | 1996-12-28 | 메모리 디바이스 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100236719B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365429B1 (ko) * | 1999-06-30 | 2002-12-18 | 주식회사 하이닉스반도체 | 정적 전류를 감소시키는 반도체 메모리 장치 |
| KR101020285B1 (ko) * | 2008-12-05 | 2011-03-07 | 주식회사 하이닉스반도체 | 워드라인신호 생성회로 |
-
1996
- 1996-12-28 KR KR1019960075712A patent/KR100236719B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980056442A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100271626B1 (ko) | 비트라인 센스앰프의 오버드라이빙방법 | |
| US5646565A (en) | Pulse-width-extension circuit and electronic device including the circuit | |
| JP2740941B2 (ja) | スタティックランダムアクセスメモリ素子 | |
| KR950025786A (ko) | 반도체 기억 장치 | |
| KR100236719B1 (ko) | 메모리 디바이스 | |
| KR930001652B1 (ko) | 반도체 기억장치 | |
| KR950006858A (ko) | 반도체 기억회로 | |
| US6512718B2 (en) | Circuit for controlling wordline in SRAM | |
| US6005826A (en) | Address signal transition detecting circuit for semiconductor memory device | |
| KR950004283A (ko) | 반도체 메모리 장치 | |
| KR100431477B1 (ko) | 반도체메모리장치 | |
| US5781041A (en) | Sense amplifier with low power in a semiconductor device | |
| KR0136668B1 (ko) | 메모리의 펄스 발생회로 | |
| US20020081789A1 (en) | Sense amplifier circuit for semiconductor device | |
| US6990027B2 (en) | Semiconductor memory device having access time control circuit | |
| KR100734326B1 (ko) | 이븐 또는 오드 비트라인들을 선택적으로 플로팅시키는비트라인 브릿지 검출 방법 | |
| JP2000195285A (ja) | 半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路 | |
| KR100239882B1 (ko) | 기입 동작시 소모되는 전류를 줄이기 위한 워드라인 구동회로 및 이를 이용한 sram 장치 | |
| US6087858A (en) | Self-timed sense amplifier evaluation scheme | |
| KR100278265B1 (ko) | 스태틱 커런트 감소를 위한 반도체 메모리장치 | |
| KR100238863B1 (ko) | 데이타 출력버퍼의 제어회로 | |
| KR100574925B1 (ko) | 독출 동작시 유효 데이터를 시간 지연없이 출력하는 반도체 메모리장치 | |
| KR20000044913A (ko) | 센스앰프 회로 | |
| KR100498186B1 (ko) | 데이터 리드의 오동작을 방지하기 위한페이지액티브회로를 구비한 의사 에스램 | |
| KR100665831B1 (ko) | 반도체 메모리 장치의 저전력 구현방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |