KR100236230B1 - 개인 통신 시스템 단말기의 pll 기준 주파수 발생장치 - Google Patents

개인 통신 시스템 단말기의 pll 기준 주파수 발생장치 Download PDF

Info

Publication number
KR100236230B1
KR100236230B1 KR1019970023094A KR19970023094A KR100236230B1 KR 100236230 B1 KR100236230 B1 KR 100236230B1 KR 1019970023094 A KR1019970023094 A KR 1019970023094A KR 19970023094 A KR19970023094 A KR 19970023094A KR 100236230 B1 KR100236230 B1 KR 100236230B1
Authority
KR
South Korea
Prior art keywords
reference frequency
pll
mixer
pcs
frequency
Prior art date
Application number
KR1019970023094A
Other languages
English (en)
Other versions
KR19990000292A (ko
Inventor
정어진
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970023094A priority Critical patent/KR100236230B1/ko
Publication of KR19990000292A publication Critical patent/KR19990000292A/ko
Application granted granted Critical
Publication of KR100236230B1 publication Critical patent/KR100236230B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 혼합기를 이용한 믹싱(Mixing)방식을 통해 보다 안정된 PCS 단말기의 PLL 회로의 기준 주파수를 발생할 수 있도록 한 PCS 단말기의 PLL 기준 주파수 발생장치에 관한 것으로, VC-TCXO를 통해 DCS용 기준 주파수인 19.68MHz를 발진하고, 이 발진된 19.68MHz를 4분주하며, 혼합기를 이용하여 상기 19.68MHz와 4분주된 4.92MHz를 각각 혼합하여 출력함으로써 보다 안정된 24.6MHz의 PCS 단말기의 PLL 기준 주파수를 발생함에 따라 여러 체배파의 발생을 방지하고 역방향 전달로 인한 인젝션 락의 발생을 대폭 줄여 보다 안정된 기준 주파수를 발생할 수 있게 되는 효과가 있다.

Description

개인 통싱 시스템(PCS) 단말기의 PLL 기준 주파수 발생장치
본 발명은 혼합기(Mixer)를 이용한 믹싱(Mixing)방식을 통해 보다 안정된 개인 통신 시스템(Personal Communication System ; 이하, 'PCS'라 칭함) 단말기의 PLL(Phase Lock Loop) 회로의 기준 주파수를 발생할 수 있도록 한 PCS 단말기의 PLL 기준 주파수 발생장치에 관한 것이다.
일반적으로 PCS의 경우 CDMA 방식을 사용하며, 기존의 디지털 셀룰러 시스템(Digital Cellular System ; 이하, 'DCS'라 칭함)과 하드웨어 구현상 가장 큰 차이점은 사용 주파수 대역과 채널 간격이 다르다는 점에 있다.
즉, DCS의 채널 간격은 30kHz이고, PCS의 채널 간격은 50kHz로서 각각의 PLL의 기준 주파수는 19.68MHz(30kHz×656)와 24.6MHz를 사용한다.
이때, 상기 DCS는 DCS용 기준 주파수 발진기인 VC-TCXO를 사용하여 기준 주파수를 만들지만, PCS는 VC-TCXO를 사용하여 직접 기준 주파수를 만들 수가 없다.
이에 따라, 종래에는 도1에 도시된 바와 같이 발진부(11)에서 출력되는 DCS용 기준 주파수인 19.68MHz를 분주기(12)에 의해 4분주하고 이 4분주된 4.92MHz를 다시 체배부(14)를 통해 5체배하여 24.6MHz의 PCS용 기준 주파수를 만든다.
또한, 상기와 같은 기준 주파수 발생 방법 이외에도 DCS용 30kHz와 PCS용 50kHz의 공통 분모인 10kHz를 기준 주파수로 사용하는 방식도 있다.
그러나, 상기와 같은 종래의 PCS 단말기의 PLL 기준 주파수 발생장치에 있어서, 첫번째 방식을 통해서는 체배기에 24.6MHz 이외에 4.92MHz의 2배 주파수인 9.84MHz, 3배 주파수인 14.76MHz, 6배 주파수인 29.52MHz 등등의 불필요한 주파수가 발생하여 우수한 특성의 필터와 차폐를 위한 구조물이 추가되어야 할 뿐만 아니라, 체배기에서 역전달되어 기준 주파수인 4.92MHz 클럭에 영향을 주거나 송신축 PLL 회로에 인젝션 락(Injection Lock)이 발생할 수 있게 되는 문제점이 있었다.
또한, 두번째 방식의 경우는 첫번째 방식 보다 락 타임(Lock Time)이 길어지고 페이즈 노이즈(Phase Noise) 특성이 악화하게 되는 단점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 기존의 체배회로를 사용하지 않고 대신 DBM인 혼합기를 이용하여 24.6MHz의 PCS 단말기와 PLL 기준 주파수를 발생함으로써 여러 체배파의 발생을 방지하고 역방향 전달을 크게 줄여 인젝션 락의 발생 가능성을 줄일 수 있도록 한 PCS 단말기의 PLL 기준 주파수 발생장치를 제공하는 데에 있다.
이러한 목적을 달성하기 위한 본 발명의 PCS 단말기의 PLL 기준 주파수 발생장치는, VC-TCXO를 통해 DCS용 기준 주파수인 19.68MHz를 발진하고, 이 발진된 19.68MHz를 4분주하며, 혼합기를 이용하여 상기 19.68MHz와 4분주된 4.92MHz를 각각 혼합하여 출력함으로써 보다 안정된 24.6MHz의 PCS 단말기의 PLL 기준 주파수를 발생하게 됨을 특징으로 한다.
도1은 종래의 개인 통신 시스템(PCS) 단말기의 PLL 기준 주파수 발생장치의 블록 구성도.
도2는 본 발명에 의한 개인 통신 시스템(PCS) 단말기의 PLL 기준 주파수 발생장치의 블록 구성도.
* 도면의 주요부분에 대한 부호의 설명
21 : 발진부 22 : 분주기
23 : TX IF PLL부 24 : 혼합기
25 : 트랩회로부 26 : MSM 클럭부
이하, 첨부된 도면을 참고하여 본 발명에 의한 PCS 단말기의 PLL 기준 주파수 발생장치의 구성 및 동작을 상세히 설명한다.
도2는 본 발명에 의한 PCS 단말기의 PLL 기준 주파수 발생장치의 블록 구성도로서, VC-TCXO를 이용하여 DCS용 기준 주파수인 19.68MHz를 발진하는 발진부(21)와, 상기 발진부(21)에서 출력된 19.68MHz를 4분주하는 분주기(22) 및 송신측 PLL 동작을 수행하는 TX IF PLL부(23)로 구성된 기저 대역 아날로그(Base Band Analog ; 이하, 'BBA'라 칭함) IC(20)와, 상기 발진부(21)에서 출력된 19.68MHz와 상기 분주기(22)에 의해 분주된 4.92MHz를 혼합하여 24.6MHz의 PCS 단말기의 기준 주파수를 출력하는 혼합기(24)와, 상기 혼합기(24)에서 발생되는 14.76MHz의 불요파를 제거하기 위한 트랩회로부(25)와, 상기 분주기(22)에 의해 분주된 4.92MHz를 입력하여 클럭으로 사용하는 MSM 클럭부(26)로 구성된다.
상기 혼합기(24)는 DBM(Double Balanced Mixer)로서, 각 포트간에 절연(isolation)이 되어 있기 때문에 원래의 신호에 영향을 주지 않게 된다.
따라서, 인젝션 락 발생 가능성이 줄어들게 되고, 합성되어 나오는 주파수는 합 또는 차 둘 뿐이므로 필터 구성 역시 간단하다.
또한, 상기 분주기(22)의 출력단자는 MSM의 클럭을 위한 전용 단자로, 종래에는 상기 단자에 다른 신호가 유입되면 MSM 동작에 영향을 줄 수 있었으며, 즉 체배회로를 사용하는 경우 역방향 전달로 인해 상기 단자에 PLL용 기준 주파수가 용입되었으나, 본 발명에서는 DBM의 혼합기(24)를 사용함에 따라 30dB 이상의 분리도를 더 보장받을 수 있다.
상기와 같이 구성된 본 발명의 PCS 단말기의 PLL 기준 주파수 발생장치의 동작을 설명하면, 먼저 발진부(21)는 VC-TCXO를 이용하여 DCS용 기준 주파수인 19.68MHz를 발진하여 이를 각각 BBA IC(20)내의 분주기(22)와 혼합기(24)에 출력한다.
이에 따라, BBA IC(20)내의 분주기(22)에서는 입력된 19.68MHz를 4분주하여 4.92MHz를 출력한다.
이때, 상기 분주기(22)를 통해 출력된 4.92MHz는 BBA IC(20)내의 TX IF PLL부(23)와 MSM 클럭부(26)에 각각 출력되어, TX IF PLL부(23)와 MSM 클럭부(26)는 해당 동작을 수행할 수 있게 된다.
또한, 상기 분주기(22)를 통해 출력된 4.92MHz는 혼합기(24)에도 출력되어, 혼합기(24)에서는 상기 발진기(21)로부터 입력한 19.68MHz와 4.92MHz를 혼합하여 24.6MHz의 PCS 단말기의 기준 주파수를 출력한다.
이때, 상기 혼합기(24)에서 발생되는 14.76MHz의 불요파는 트랩회로부(25)를 통해 제게되게 된다.
이상, 상기 설명에서와 같이 본 발명은 혼합기를 이용하여 PCS 단말기의 PLL 기준 주파수를 발생함에 따라 여러 체배파의 발생을 방지하고 역방향 전달로 인한 인젝션 락의 발생을 대폭 줄여 보다 안정된 기준 주파수를 발생할 수 있게 되는 효과가 있다.

Claims (2)

  1. VC-TCXO를 이용하여 DCS용 기준 주파수를 발진하는 발진부(21)와, 상기 발진부(21)에서 출력된 주파수를 4분주하는 분주기(22) 및 송신측 PLL 동작을 수행하는 TX IF PLL부(23)로 구성된 BBA IC(20)와, 상기 발진부(21)에서 출력된 주파수와 상기 분주기(22)에 의해 분주된 주파수를 혼합하여 PCS 단말기의 PLL 기준 주파수를 출력하는 혼합기(24)와, 상기 혼합기(24)에서 발생되는 소정 주파수 대역의 불요파를 제거하기 위한 트랩회로부(25)와, 상기 분주기(22)에 의해 분주된 주파수를 입력하여 클럭으로 사용하는 MSM 클럭부(26)로 구성되는 것을 특징으로 하는 개인 통신 시스템(PCS) 단말기의 PLL 기준 주파수 발생장치.
  2. 제1항에 있어서, 상기 혼합기(24)가 DBM인 것을 특징으로 하는 개인 통신 시스템(PCS) 단말기의 PLL 기준 주파수 발생장치.
KR1019970023094A 1997-06-04 1997-06-04 개인 통신 시스템 단말기의 pll 기준 주파수 발생장치 KR100236230B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970023094A KR100236230B1 (ko) 1997-06-04 1997-06-04 개인 통신 시스템 단말기의 pll 기준 주파수 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970023094A KR100236230B1 (ko) 1997-06-04 1997-06-04 개인 통신 시스템 단말기의 pll 기준 주파수 발생장치

Publications (2)

Publication Number Publication Date
KR19990000292A KR19990000292A (ko) 1999-01-15
KR100236230B1 true KR100236230B1 (ko) 1999-12-15

Family

ID=19508591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023094A KR100236230B1 (ko) 1997-06-04 1997-06-04 개인 통신 시스템 단말기의 pll 기준 주파수 발생장치

Country Status (1)

Country Link
KR (1) KR100236230B1 (ko)

Also Published As

Publication number Publication date
KR19990000292A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100397716B1 (ko) 송신기및송수신기
JP2526847B2 (ja) ディジタル方式無線電話機
KR0143023B1 (ko) 디지탈 무선전화기의 송수신 신호처리 회로
EP0496498A2 (en) Time-division duplex radio transceiver
US5825813A (en) Transceiver signal processor for digital cordless communication apparatus
JPH06291697A (ja) 送受信装置
JP2007096694A (ja) Ｆｍトランスミッタ
FI81933B (fi) Foerfarande foer alstring av frekvenser i en digital radiotelefon.
KR100236230B1 (ko) 개인 통신 시스템 단말기의 pll 기준 주파수 발생장치
US6721551B2 (en) Transmitting and receiving apparatus
KR20020006155A (ko) 개인휴대통신 단말기의 피엘엘 회로 기준 주파수 발생기
JPS5832810B2 (ja) 位相同期形ディジタル周波数シンセサイザ
JP4110668B2 (ja) 信号発生器
KR100282798B1 (ko) 이동통신 단말기내 저역의 피엘엘 아이씨를 이용한 주파수 합성장치
JP2938324B2 (ja) Ｍｃａ方式無線通信機
JPS61103324A (ja) 無線通信装置のシンセサイザ回路
JPH07303059A (ja) 無線機
KR100365130B1 (ko) 위성통신 지상시스템의 중간주파수 변환 회로
JPH0837472A (ja) 無線通信機
JP2563256B2 (ja) マイクロ波帯周波数シンセサイザ
KR19990061629A (ko) 록킹 시간 단축을 위한 위상동기루프장치
JPH08317002A (ja) 直交変調方式による通信装置
JPS63102419A (ja) マイクロ波帯周波数シンセサイザ
JPH07235893A (ja) 無線電話用の中間周波数信号の形成方法とその装置
JPH05218745A (ja) 注入同期形プッシュプッシュ逓倍発振器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee