KR100233845B1 - 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법 - Google Patents

쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100233845B1
KR100233845B1 KR1019960051780A KR19960051780A KR100233845B1 KR 100233845 B1 KR100233845 B1 KR 100233845B1 KR 1019960051780 A KR1019960051780 A KR 1019960051780A KR 19960051780 A KR19960051780 A KR 19960051780A KR 100233845 B1 KR100233845 B1 KR 100233845B1
Authority
KR
South Korea
Prior art keywords
thin film
superconducting
grain boundary
field effect
srtio
Prior art date
Application number
KR1019960051780A
Other languages
English (en)
Other versions
KR19980033935A (ko
Inventor
서정대
성건용
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960051780A priority Critical patent/KR100233845B1/ko
Priority to JP9188509A priority patent/JPH10144971A/ja
Priority to US08/951,503 priority patent/US5851843A/en
Publication of KR19980033935A publication Critical patent/KR19980033935A/ko
Application granted granted Critical
Publication of KR100233845B1 publication Critical patent/KR100233845B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32058—Deposition of superconductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H10N60/205—Permanent superconducting devices having three or more electrodes, e.g. transistor-like structures 
    • H10N60/207—Field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법에 관한것으로, 특히, PrBa2Cu3O7-x조성의 비초전도 박막, 소스와 드레인, 입계채널을 구성하는 YBa2Cu3O7-x조성의 초전도 박막, SrTiO3조성의 비정질 절연박막 게이트 및 Au 전극패드가 SrTiO3조성의 쌍결정 기판상부에 순차적으로 형성된 구조를 갖는 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법에 관한것이다.

Description

쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법
본 발명은 쌍결정 기판상부에 증착된 쌍결정 초전도 박막을 이용한 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법에 관한 것이다.
산화물 초전도 박막을 이용하여 전계효과 소자와 같은 전자소자를 구현하기 위해서는 최소한 한층의 초전도 박막과 한층의 절연 박막이 기판상부에 순차적으로 증착된 다층 박막구조를 갖는 것이 필수적이다.
여러가지 형태의 전계효과 소자 구조가 제시되었지만 그 중에서도 쌍결정 기판상부에 증착된 쌍결정 산화물 초전도 박막의 입계접합을 채널로 이용한 초전도 전계효과 소자가 많이 연구되고 있다.
쌍결정 입계접합 전계효과 소자구조는 크게 두가지 종류가 제시되어 있다. 첫 번째 종류는 쌍결정 기판상부에 직접 증착된 수십 nm 두께를 갖는 쌍결정 초전도 박막의 입계 채널이 대기중에 노출된 소자 구조이다. 두번째 종류는 쌍결정 기판상부에 직접 증착된 초전도 박막의 입계채널이 수백 nm 두께의 결정질의 절연박막으로 덮혀있는 구조이다.
입계채널이 대기중에 노출된 전계효과 소자 구조는 산화물 초전도 박막두께가 수십 nm로 극히 얇아서 금속전극을 증착하는 동안 쉽게 박막의 질이 저하되거나, 기판과 초전도 박막의 격자상수 차이에 의한 탄성응력이 초전도 박막속에 발생하여 박막의 질이 저하되어 초전도 전이온도가 50K 이하로 낮아지는 문제점이 나타난다. 또한, 수백 nm 두께의 결정질의 절연박막으로 입계채널이 덮혀있는 전계효과 소자 구조에서도 초전도 박막과 절연박막의 격자 상수 차에 의한 탄성응력이 박막에 발생하여 초전도 박막의 질이 저하되어 초전도 전이온도가 50K 이하로 낮아지는 단점이 있다. 따라서, 기존의 쌍결정 입계접합 전계효과 소자의 작동온도는 50K를 넘지 못하는 단점이 있다.
따라서, 본 발명은 상술한 단점을 해결하기 위해 탄성응력을 해소할수 있는 비정질 절연막 게이트와 비초전도 산화물 완층박막을 사용하여 77K이상의 온도에서 소자 동작이 가능한 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 쌍결정 입계접합 초전도 전계효과 소자는 쌍결정 기판과, 상기 쌍결정 기판 상부에 초전도 박막을 증착하여 형성한 초전도 박막 소스, 초전도 박막 드레인 및 입계채널과, 상기 입계채널 상부에 증착되는 비정질 절연막 게이트와, 상기 초전도 박막 소스, 초전도 박막 드레인 및 비정질 절연막 게이트 각각의 상부에 증착되는 금속전극으로 구성된 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 쌍결정 입계접합 초전도 전계효과 소자 제조 방법은 쌍결정 기판 상부에 초전도 박막층을 증착하여 초전도 박막 소스, 초전도 박막 드레인 및 입계채널을 형성하는 단계와, 상기 입계채널 상부에 비정질 절연막 게이트를 형성하는 단계와, 상기 초전도 박막 소스, 초전도 박막 드레인 및 비정질 절연막 게이트 각각의 상부에 금속전극을 형성하는 단계로 이루어진 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 쌍결정 입계접합 초전도 전계효과 소자는 쌍결정 기판과, 상기 쌍결정 기판상부에 증착되는 비초전도 산화물층과, 상기 비초전도 산화물층 상부에 초전도 박막층을 증착하여 형성한 초전도 박막 소스, 초전도 박막 드레인 및 입계채널과, 상기 입계채널 상부에 증착되는 비정질 절연막 게이트와, 상기 초전도 박막 소스, 초전도 박막 드레인 및 비정질 절연막 게이트 각각의 상부에 증착되는 금속전극으로 이루어진 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 쌍결정 입계접합 초전도 전계효과 소자 제조 방법은 쌍결정 기판 상부에 비초전도 산화물층을 형성하는 단계와, 상기 비초전도 산화물층 상부에 초전도 박막층을 증착하여 초전도 박막 소스, 초전도 박막 드레인 및 입계채널을 형성하는 단계와, 상기 입계채널 상부에 비정질 절연막 게이트를 형성하는 단계와, 상기 초전도 박막 소스, 초전도 박막 드레인 및 비정질 절연막 게이트 각각의 상부에 금속전극을 형성하는 단계로 이루어진 것을 특징으로 한다.
본 발명의 쌍결정 입계접합 초전도 전계효과 소자는 격자상수가 존재하지 않는 SrTiO3비정질 절연 박막 게이트와 격자상수가 YBa2Cu3O7-x초전도 박막과 거의 일치하는 PrBa2Cu3O7-x비초전도 박막의 증착으로 인하여 YBa2Cu3O7-x초전도 소스와 드레인 속에 탄성응력이 발생하지 않아 77K 이상의 온도에서 소자 동작이 가능하다.
제1도는 본 발명에 따른 쌍결정 입계접합 초전도 전계효과 소자의 단면도.
제2도는 본 발명에 따른 쌍결정 입계접합 초전도 전계효과 소자의 또다른 실시예를 나타낸 단면도.
제3도는 제1도의 쌍결정 입계접합 초전도 전계효과 소자의 박막 소스와 드레인사이의 저항값과 절대온도와의 관계를 나타낸 그래프.
제4도는 제2도의 초전도 전계효과 소자의 박막 소스와 드레인사이의 저항 값과 절대온도와의 관계를 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : SrTiO3(100) 쌍결정 기판 2 : PrBa2Cu3O7-x 박막층
3 : YBa2Cu3O7-x 박막 소스 4 : YBa2Cu3O7-x 박막드레인
5 : YBa2Cu3O7-x 박막 입계채널 6 : SrTiO3(100) 절연막 게이트
7, 8, 9 : Au금속전극 패드
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 본 발명에 따른 쌍결정 입계접합 초전도 전계효과 소자의 단면도이다. 쌍결정 기판(1) 상부에 쌍결정 초전도 박막 소스(3)와 드레인(4), 그리고 입계채널(5)과 비정질 절연막 게이트(6), 금속전극 패드(7), (8), (9)가 순차적으로 구성된 구조이다. 이 구조에서 비정질 절연막 게이트(6)는 SrTiO3의 조성을 갖는다. 또한, 비정질 절연막 게이트(6)를 증착하는 동안 기판(1)의 온도는 25℃ 와 100℃ 사이의 온도로 유지한다. 비정질 절연막 게이트(6)는 결정질 절연막이 초전도 박막상부에 증착될때 격자상수 차이에 의한 탄성응력이 초전도 박막속에 발생하는 것을 피하게 하는 작용이 있다.
제2도는 본 발명에 따른 쌍결정 입계접합 초전도 전계효과 소자의 또다른 실시예를 나타낸 단면도이다.
제1도의 쌍결정 입계접합 전계효과 소자의 구조에서 비초전도 산화물 박막(2)을 쌍결정 기판(1)과 쌍결정 초전도 박막 소스(3), 쌍결정 초전도 박막 드레인(4) 및 입계채널(5)을 구성하는 초전도 박막사이에 삽입한 구조이다. 이 구조에서는 PrBa2Cu3O7-x의 조성을 갖는 비초전도 산화물 박막(2)이 기판과 초전도 박막사이에 존재하게 된다. 또한, 비초전도 산화물 박막(2)을 증착하는 동안 기판(1)은 800℃와 850℃ 사이의 온도로 유지하게 된다. 비초전도 산화물 박막(2)을 삽입은 쌍결정기판과 초전도 박막의 격자상수 차이에 의해 탄성응력이 초전도 박막속에 발생하는 것을 피하게 하는 작용이 있다.
본 발명의 실시예에 따른 쌍결정 입계접합 초전도 전계효과 소자의 제조 방법에 대하여 상세히 설명하면 다음과 같다.
제1도에 나타낸 비정질 절연막 게이트(6)를 가진 쌍결정 입계접합 전계효과 소자는 24° 또는 36.8°의 입계각을 갖는(100) 면의 SrTiO3쌍결정기판(1)과 그 상부에 형성된 쌍결정 YBa2Cu3O7-x초전도 박막 소스(3) 및 드레인(4)과 입계채널(5), 그리고 입계채널 상부에 형성된 SrTiO3비정질 절연막 게이트(6), 마지막으로 초전도 소스와 드레인 그리고 비정질 절연막 게이트 상부에 형성된 Au 금속전극 패드(7), (8), (9)로 구성된다. 이 전계효과 소자는 다음과 같은 단계로 제조된다. 모든 박막의 증착은 통상의 펄스레이저 증착법으로 증착하였다.
1. YBa2Cu3O7-x산화물 초전도 박막을 24°또는 36.8°의 입계각을 갖는 (100) 결정면으로 구성된 SrTiO3쌍결정기판(1) 상부에 통상의 펄스레이저 중착법으로 증착하여 초전도 박막 소스(3)와 초전도 박막 드레인(4) 그리고 입계채널(5)를 형성한다.
상세한 증착조건은 다음과 같다.
기판온도 : 810℃
증착산소압력 : 100 mTorr 의 산소 압력 분위기
초전도 박막두께 : 10 nm 내지 100 nm
2. SrTiO3조성을 갖는 비정질 절연막 게이트(6)를 YBa2Cu3O7-x산화물 초전도 박막 소스(3)와 드레인(4) 사이에 위치한 입계채널(5)상부에 쌍결정 기판(1)의 온도를 상온으로 내려서 통상의 펄스레이저 증착법으로 증착한다. 상세한 증착조건은 다음과 같다.
기판온도 : 25℃
증착압력 : 100 mTorr의 산소 압력 분위기
절연박막의 두께 : 100 nm
3. Au 금속전극 패드(7), (8), (9)을 YBa2Cu3O7-x산화물 초전도 박막 소스(3) 및 드레인(4)과 비정질 절연막 게이트(6) 상부에 롱상의 펄스레이저 증착법으로 증착하여 접촉시킨다. 상세한 증착조건은 다음과 같다.
기판온도 : 25℃
증착압력 : 10-4mTorr 이하의 진공상태
금속전극 박막의 두께 : 100 nm 내지 300 nm
제3도에 쌍결정 입계접합 전계효과 소자의 초전도 박막의 소스와 드레인간의 저항값과 절대온도사이의 관계률 나타내었다.
제2도는 제1도와 약간 다른 구조를 갖는 쌍결정 입계접합 초전도 전계효과 소자 이다. 24°또는 36.8°의 입계각을 갖는 (100) 면의 SrTiO3쌍결정기판(1)과 그 상부에 형성된 비초전도 산화물 PrBa2Cu3O7-x박막(2), 그 상부에 형성된 쌍결정 YBa2Cu3O7-x초전도 박막 소스(3) 및 드레인(4)과 입계채널(5), 그리고 입계채널(5) 상부에 형성된 SrTiO3비정질 절연막 게이트(6), 마지막으로 초전도 소스와 드레인 그리고 비정질 절연막 게이트 상부에 형성된 Au 금속전극 패드(7), (8), (9)로 구성된다. 이 전계효과소자는 다음과 같은 단계로 제조된다.
1. PrBa2Cu3O7-x조성을 갖는 비초전도 산화물 박막(2)을 24°또는 36.8°의 입계각을 갖는 (100) 결정면으로 구성된 SrTiO3쌍결정 기판(1)상부에 통상의 펄스레이저 증착법으로 증착한다. 상세한 증착조건은 다음과 같다.
기판온도 : 850℃
증착 산소 압력 : 100 mTorr의 산소 압력 분위기
비초전도 산화물 박막두께 : 30 nm 내지 50 nm
2. YBa2Cu3O7-x산화물 초전도 박막을 PrBa2Cu3O7-x조성을 갖는 비초전도 산화물 박막(2) 상부에 통상의 펄스레이저 증착법으로 증착하여 초전도 박막 소스(3) 및 초전도 박막 드레인(4)과 입계채널(5)를 형성한다.
상세한 증착조건은 다음과 같다.
기판온도 : 810℃
증착 산소 압력 : 100 mTorr의 산소 압력 분위기
초전도 박막두께 : 10 nm 내지 100 nm
3. SrTiO3조성을 갖는 비정질 절연막 게이트(6)를 YBa2Cu3O7-x산화물 초전도 박막 소스(3)와 드레인(4) 사이에 위치한 입계채널(5)상부에 쌍결정 기판(1)의 온도를 상온으로 내려서 통상의 펄스레이저 증착법으로 증착한다. 상세한 증착조건은 다음과 같다.
기판온도 25℃
증착압력 : 100 mTorr의 산소 압력 분위기
절연박막의 두께 : 100 nm
4. Au 금속전극 패드(7), (8), (9)율 YBa2Cu3O7-x산화물 초전도 박막 소스(3) 및 드레인(4)과 비정질 절연막 게이트(6) 상부에 통상의 펄스레이저 증착법으로 증착하여 접촉시킨다. 상세한 증착조건은 다음과 같다.
기판온도 : 25℃
증착압력 : 10-4 mTorr 이하의 진공상태
금속전극 박막의 두께 : 100 nm 내지 300 nm
제4도에 쌍결정 입계접합 전계효과 소자의 초전도 박막의 소스와 드레인간의 저항값과 절대온도사이의 관계를 나타내었다.
상술한 바와 같은 본 발명의 쌍결정 입계접합 전계효과소자는 다음과 같은 탁월한 효과가 있다.
1. 제1도에 나타낼 쌍결정 입계접합 전계효과 소자의 경우에는 비정질 절연박막 게이트의 증착에 의해 초전도 박막의 탄성응력 발생을 피할수 있어 초전도 전이온도가 70K 이상을 나타낸다.
2. 제2도에 나타낸 쌍결정 입계접합 전계효과소자의 경우에는 비정질 절연박막 게이트에 의한 탄성응력 피할수 있으며, 또한, 쌍결정기판과 초전도 박막의 격자상수 차이에 의한 탄성응력 발생을 PrBa2Cu3O7-x박막을 증착하여 피할수 있어 초전도 전이온도가 77K 이상을 나타낸다.

Claims (36)

  1. SrTiO3쌍결정 기판과, 상기 SrTiO3쌍결정 기판 상부에 YBa2Cu3O7-x초전도 박막을 증착하여 형성한 초전도 박막 소스, 초전도 박막 드레인 및 입계채널과, 상기 입계채널 상부에 증착되는 SrTiO3비정질 절연막 게이트와, 상기 초전도 박막 소스, 초전도 박막 드레인 및 SrTiO3비정질 절연막 게이트 각각의 상부에 증착되는 Au 금속전극으로 구성된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  2. 제1항에 있어서, 상기 SrTiO3쌍결정 기판은 24°또는 36.8°의 입계각을 갖는(100)결정면으로 구성된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  3. 제1항에 있어서, 상기 YBa2Cu3O7-x초전도 박막은 800℃ 내지 850℃ 사이의 기판온도에서 10 nm 내지 100 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  4. 제1항에 있어서, 상기 YBa2Cu3O7-x초전도 박막은 증착 압력이 100 mTorr 산소압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  5. 제1항에 있어서, 상기 SrTiO3비정질 절연막 게이트는 25℃ 내지 100℃ 사이의 기판온도에서 100 nm 내지 300 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  6. 제1항에 있어서, 상기 SrTiO3비정질 절연막 게이트는 증착 압력이 100 mTorr 산소 압력 분위기에서 100 nm 내지 300 am 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  7. 제1항에 있어서, 상기 Au 금속전극은 25℃ 내지 100℃ 사이의 기판온도에서 100 nm 내지 300 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  8. 제1항에 있어서, 상기 Au 금속전극은 증착 압력이 100 mTorr 산소 압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  9. SrTiO3쌍결정 기판 상부에 YBa2Cu3O7-x초전도 박막층을 증착하여 초전도 박막 소스, 초전도 박막 드레인 및 입계채널을 형성하는 단계와, 상기 입계채널 상부에 SrTiO3비정질 절연막 게이트를 형성하는 단계와, 상기 초전도 박막 소스, 초전도 박막 드레인 및 SrTiO3비정질 절연막 게이트 각각의 상부에 Au 금속전극을 형성하는 단계로 이루어진 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  10. 제9항에 있어서, 상기 SrTiO3쌍결정 기판은 24°또는 36.8°의 입계각을 갖는 산화물 기판으로 형성한 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  11. 제9항에 있어서, 상기 YBa2Cu3O7-x초전도 박막은 800℃ 내지 850℃ 사이의 기판온도에서 10 nm 내지 100 nm 사이의 박막 두께로 형성한 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  12. 제9항에 있어서, 상기 YBa2Cu3O7-x초전도 박막은 증착 압력이 100 mTorr 산소 압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 형성한 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  13. 제9항에 있어서, 상기 SrTiO3비정질 절연막 게이트는 25℃ 내지 100℃ 사이의 기판온도에서 100 nm 내지 300 nm 사이의 박막 두께로 형성한 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  14. 제9항에 있어서, 상기 SrTiO3비정질 절연막 게이트는 증착 압력이 100 mTorr 산소 압력 분위기에서 100 nm 내지 300 nm 사이의 박막 두께로 형성한 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  15. 제9항에 있어서, 상기 Au 금속전극은 25℃ 내지 100℃ 사이의 기판온도에서 100 nm 내지 300 nm 사이의 박막 두께로 형성한 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  16. 제13항에 있어서, 상기 Au 금속전극은 증착 압력이 100 mTorr 산소 압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 형성한 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  17. SrTiO3쌍결정 기판과, 상기 SrTiO3쌍결정 기판상부에 증착되는 PrBa2Cu3O7-x 비초전도 산화물 박막과, 상기 PrBa2Cu3O7-x비초전도 산화물 박막 상부에 YBa2Cu3O7-x초전도 박막층을 증착하여 형성한 초전도 박막 소스, 초전도 박막 드레인 및 입계채널과, 상기 입계채널 상부에 증착되는 SrTiO3비정질 절연막 게이트와, 상기 초전도 박막 소스, 초전도 박막 드레인 및 SrTiO3비정질 절연막 게이트 각각의 상부에 증착되는 Au 금속전극으로 이루어진 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  18. 제17항에 있어서, 상기 SrTiO3쌍결정 기판은 24℃ 또는 3.8℃의 입계각을 갖는 산화물 기판인 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  19. 제17항에 있어서, 상기 PrBa2Cu3O7-x 비초전도 산화물 박막은 800℃ 내지 850℃ 사이의 기판온도에서 10 nm 내지 100 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  20. 제17항에 있어서, 상기 PrBa2Cu3O7-x 비초전도 산화물 박막은 증착 산소 압력이 100 mTorr의 산소 압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  21. 제17항에 있어서, 상기 YBa2Cu3O7-x초전도 산화물 박막은 800℃ 내지 850℃ 사이의 기판온도에서 10 nm 내지 100 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  22. 제17항에 있어서, 상기 YBa2Cu3O7-x초전도 산화물 박막은 증착 압력이 100 mTorr 산소 압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자,
  23. 제17항에 있어서, 상기 SrTiO3비정질 절연막 게이트는 25℃ 내지 100℃ 사이의 기판온도에서 100 nm 내지 300 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  24. 제17항에 있어서, 상기 SrTiO3비정질 절연막 게이트는 증착 압력이 100 mTorr의 산소 압력 분위기에서 100 nm 내지 300 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  25. 제17항에 있어서, 상기 Au 금속전극은 25℃ 내지 100℃ 사이의 기판온도에서 100 nm 내지 300 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  26. 제17항에 있어서, 상기 Au 금속전극은 증착 압력이 100 mTorr 산소 압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 증착된 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자.
  27. SrTiO3쌍결정 기판 상부에 PrBa2Cu3O7-x비초전도 산화 박막층을 형성하는 단계와, 상기 PrBa2Cu3O7-x비초전도 산화물 박막층 상부에 YBa2Cu3O7-x초전도 박막층을 증착하여 초전도 박막 소스, 초전도 박막 드레인 및 입계채널을 형성하는 단계와, 상기 입계채널 상부에 SrTiO3비정질 절연막 게이트를 형성하는 단계와, 상기 초전도 박막 소스, 초전도 박막 드레인 및 SrTiO3비정질 절연막 게이트 각각의 상부에 Au 금속전극을 형성하는 단계로 이루어진 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  28. 제27항에 있어서, 상기 SrTiO3쌍결정 기판은 24℃ 또는 36.8℃의 입계각을 갖는 산화물 기판으로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  29. 제27항에 있어서, 상기 PrBa2Cu3O7-x비초전도 산화물 박막은 800℃ 내지 850℃ 사이의 기판온도에서 10 nm 내지 100 nm 사이의 박막 두께로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  30. 제27항에 있어서, 상기 PrBa2Cu3O7-x비초전도 산화물 박막은 증착 산소 압력이 100 mTorr의 산소 압력 분위기에서 10 nm 내지 100nm 사이의 박막 두께로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  31. 제27항에 있어서, 상기 YBa2Cu3O7-x초전도 산화물 박막은 800℃ 내지 850℃ 사이의 기판온도에서 10 nm 내지 100 nm 사이의 박막 두께로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  32. 제27항에 있어서, 상기 YBa2Cu3O7-x초전도 산화물 박막은 증착 압력이 100mTorr 산소 압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  33. 제27항에 있어서, 상기 SrTiO3비정질 절연막 게이트는 25℃ 내지 100℃ 사이의 기판온도에서 100 nm 내지 300 nm 사이의 박막 두께로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  34. 제27항에 있어서, 상기 SrTiO3비정질 절연막 게이트는 증착 압력이 100 mTorr의 산소 압력 분위기에서 100 nm 내지 300 run 사이의 박막 두께로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  35. 제27항에 있어서, 상기 Au 금속전극은 25℃ 내지 100℃ 사이의 기판온도에서 100 nm 내지 300 nm 사이의 박막 두께로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
  36. 제27항에 있어서, 상기 Au 금속전극은 증착 압력이 100 mTorr 산소 압력 분위기에서 10 nm 내지 100 nm 사이의 박막 두께로 형성하는 것을 특징으로 하는 쌍결정 입계접합 초전도 전계효과 소자 제조 방법.
KR1019960051780A 1996-11-04 1996-11-04 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법 KR100233845B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960051780A KR100233845B1 (ko) 1996-11-04 1996-11-04 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법
JP9188509A JPH10144971A (ja) 1996-11-04 1997-07-14 双結晶粒界接合超伝導電界効果素子及びその製造方法
US08/951,503 US5851843A (en) 1996-11-04 1997-10-16 Method of manufacturing a super conduction field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051780A KR100233845B1 (ko) 1996-11-04 1996-11-04 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19980033935A KR19980033935A (ko) 1998-08-05
KR100233845B1 true KR100233845B1 (ko) 1999-12-01

Family

ID=19480682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051780A KR100233845B1 (ko) 1996-11-04 1996-11-04 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US5851843A (ko)
JP (1) JPH10144971A (ko)
KR (1) KR100233845B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2054795C (en) * 1990-11-01 1996-08-06 Hiroshi Inada Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
US5274249A (en) * 1991-12-20 1993-12-28 University Of Maryland Superconducting field effect devices with thin channel layer
JPH08501416A (ja) * 1992-09-14 1996-02-13 コンダクタス・インコーポレーテッド 酸化物超伝導体装置及び回路のための改善されたバリア層

Also Published As

Publication number Publication date
JPH10144971A (ja) 1998-05-29
KR19980033935A (ko) 1998-08-05
US5851843A (en) 1998-12-22

Similar Documents

Publication Publication Date Title
JP3031884B2 (ja) 高温ｓｓｎｓ及びｓｎｓジョセフソン接合及びその製造方法
EP0478465B1 (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
EP0484253B1 (en) Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
EP0545801B1 (en) Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same
US5629268A (en) Process for preparing a layered superconducting structure
EP0475838B1 (en) Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same
EP0477103B1 (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
JP3027549B2 (ja) 超伝導体ヘテロ−エピタキシャルジョセフソン接合
EP0546904B1 (en) Method for manufacturing an artificial grain boundary type Josephson junction device
KR100233845B1 (ko) 쌍결정 입계접합 초전도 전계효과 소자 및 그 제조 방법
JPH05251777A (ja) 超電導電界効果型素子およびその作製方法
EP0488837B1 (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
EP0508844B1 (en) Superconducting thin film having at least one isolated superconducting region formed of oxide superconductor material and method for manufacturing the same
EP0534811B1 (en) Method of manufacturing superconducting thin film formed of oxide superconductor having non superconducting region in it, and method of manufacturing superconducting device utilizing the superconducting thin film
US5326747A (en) Process for patterning layered thin films including a superconductor
JPH054828B2 (ko)
JP2691065B2 (ja) 超電導素子および作製方法
JP2540185B2 (ja) 半導体装置
JP2738144B2 (ja) 超電導素子および作製方法
KR950004595B1 (ko) YBa₂Cu₃O_y 기판을 이용한 죠셉슨 터널접합(tunnel junction) 제조방법
CA2186840C (en) Superconducting field effect device having a superconducting channel and method for manufacturing the same
JP2663856B2 (ja) エッジ型ジョセフソン接合を用いる超伝導回路およびその製造方法
JPH0558625A (ja) 絶縁体層を有する酸化物超電導薄膜およびその作製方法
JPH04317381A (ja) 障壁型電子素子の製造方法
JPH05190919A (ja) 超伝導素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee