KR100232663B1

KR100232663B1 - 고체촬상소자 및 그 제조방법

Info

Publication number: KR100232663B1
Application number: KR1019970012006A
Authority: KR
Inventors: 요시유키 시오야마; 히데노리 시바타
Original assignee: 니시무로 타이죠; 가부시키가이샤 도시바
Priority date: 1996-04-01
Filing date: 1997-04-01
Publication date: 1999-12-01
Also published as: JP3272941B2; US6335220B1; US6028629A; JPH09270506A

Abstract

[과제] 전하전송전극에 의한 단차를 절감하여 오신호의 발생을 억제할 수 있고, 제조공정이 간단한 고밀도의 고체촬상소자 및 그 제조방법을 제공한다.

[해결수단] 반도체기판(1)에 게이트절연막(2)을 매개로 형성되어 있는 4개의 전하전송전극중, 제1전극(3a)과 제4전극(3d)과 제2전극의 일부(3b)가 제1도전막으로 구성되고, 제3전극(8c)과 제2전극의 나머지 부분(8b)이 제2도전막으로 구성되며, 제2전극에서는 제1도전막(3b)과 제2도전막(8b)이 접합되어 있고, 제1전극(3a)과 제2전극(8b) 사이 및 제2전극(3b)과 제3전극(8c) 사이 및 제3전극(8c)과 제4전극(3d) 사이는 제1도전막의 열산화에 의해 형성된 산화막에 의해 분리되며, 제2도전막의 단부가 제1도전막상의 산화막(5)상에 위치하도록 구성되어 있다.

Description

고체촬상소자 및 그 제조방법

본 발명은 1개의 포토다이오드에 대해 4개의 게이트전극을 갖는 4상 구동(4相驅動)의 전하결합소자(Charge Coupled Device: CCD)를 이용한 고체촬상소자 및 그 제조방법에 관한 것이다.

CCD는 반도체기판중에 형성된 반도체 채널영역상에 예컨대 0.1∼0.2㎛정도의 얇은 게이트절연막을 매개로 복수상의 전하전송전극이 형성된 구조를 갖고, 이 복수상의 전하전송전극에 각각 펄스전압을 인가하여 전극 아래의 채널영역의 전위를 변화시킴으로써, 전하신호를 전송하는 반도체장치이다.

제11도에, 종래의 4상 구도 CCD의 1개의 셀구조를 나타냈다. 제11(a)도는 상면도, 제11(b)도는 제11(a)도의 B-B′선에 따른 단면도, 제11(c)도는 제11(a)도의 C-C′선에 따른 단면도이다.

제11(a)도에 나타낸 바와같이, CCD 고체촬상소자는, 수광부(화소부)를 구성하는 포토다이오드(11)와, 이 포토다이오드(11)의 예컨대 열방향으로 형성된 4상의 전하전송전극으로 구성된다. 포토다이오드(11)상에는 전하전송전극이 형성되지 않는다. 또한, 포토다이오드(11) 사이의 예컨대 행방향의 영역에는 반도체기판(1)상에 게이트절연막(2)을 매개로 전하전송전극이 형성되고, 제11(b)도에 그 단면도를 나타낸 바와 같이 전하전송영역을 구성한다. 또한, 포토다이오드(11) 사이의 예컨대 열방향의 영역에 형성되어 있는 전하전송전극은, 제11(c)도에 그 단면도를 나타낸 바와 같이 전하전송영역의 각 전하전송전극으로 전압을 공급하기 위한 배선층영역을 구성하고 있다. 또한, 여기서는 도시하지 않았지만, 수광부를 없앤 영역 상에는, 예컨대 A1 등의 금속막으로 차광막이 형성되어 있다.

이 도면에 나타낸 전하전송전극은, 전하전송전극이 3층의 다결정 실리콘막으로 형성되어 있고, 제1전하전송전극은 1층째의 다결정 실리콘막, 제2와 제4전하전송전극은 2층째의 다결정 실리콘막, 제3전하전송전극은 3층째의 다결정 실리콘막으로 구성되어 있다. 또한, 각 전하전송전극 사이는 산화막에 의해 분리되어 있다. 이 산화막은 각 층의 다결정 실리콘막을 예컨대 리소그래피법과 에칭기술을 이용하여 패터닝가공한 후에, 이 패터닝된 다결정 실리콘층을 산화함으로써 형성되어 있다.

이와 같이, 각 전하전송전극을 분리하기 위한 산화막을 형성하기 위해, 각 다결정 실리콘막은 개별적을 패터닝할 필요가 있다. 이 때문에, 각 층을 가공할 때에 패터닝 사이의 맞춤 여유를 필요로 하고, 셀을 미세화하기가 곤란하다. 또한, 이 맞춤 여유를 확보하기 위해, 포토다이오드(11) 영역의 면적이 축소되기 때문에, 감도가 저하하는 문제가 있다.

또한, 제11(c)도에 나타낸 바와 같이, 배선층영역에서는 3층의 다결정 실리콘막이 적층되어 있기 때문에, 이 배선층영역과 포토다이오드영역(11) 사이의 단차가 크게 된다. 이로 인해, 차광막을 형성할 때에, 이 단차부분에 차광막이 충분히 형성되지 않고, 포토다이오드(11) 이외의 영역에 광이 침입하여 오신호를 발생할 가능성이 있다.

이에 대해, 차광막이 단차부분에도 충분히 형성되도록 차광막의 두께를 두껍게 하는 방법도 있다. 그러나, 이와 같은 방법에서는, 포토다이오드영역(11)의 차광막을 예컨대 에칭하여 제거할 때에, 충분히 에칭하기가 곤란하게 된다. 또한, 포토다이오드영역(11)내의 주변부분에 두꺼운 차광막이 형성되기 때문에, 포토다이오드(11)에 도달하는 광량이 적게 되고, 고체촬상소자의 감도가 저하된다. 따라서, 차광막이 두께를 증가시키지 않는 방법이 바람직하다.

더욱이, 3층의 다결정 실리콘막을 형성하고, 가공할 필요가 있기 때문에, 공정이 길고 복잡하게 된다.

이와 같이, 종래의 고체촬상소자 및 그 제조방법에서는, 전하전송전극이 3층의 다결정 실리콘막으로 구성되어 있기 때문에, 예컨대 배선층영역과 같이 3층의 다결정 실리콘막이 적층되어 있는 영역과 포토다이오드영역과의 단차가 크고, 이 단차부분을 차광막으로 충분히 덮을 수 없기 때문에, 광이 포토다이오드 이외의 영역을 침입하여 오신호를 발생시키는 문제가 있었다.

또한, 3층의 다결정 실리콘막을 각각 개별적으로 패터닝할 필요가 있기 때문에, 각 패터닝 사이의 맞춤 여유를 확보할 필요가 있고, 미세화가 곤란하다는 문제가 있었다.

더욱이, 3층 다결정 실리콘막을 가공할 필요가 있기 때문에, 제조공정이 길고 복잡하다는 문제가 있었다.

본 발명의 목적은, 배선층영역 및 전하전송영역과 포토다이오드영역 사이의 단차를 절감함으로써, 오신호의 발생을 억제할 수 있고, 제조공정이 간단한 고밀도의 고체촬상소자 및 그 제조방법을 제공함에 있다.

제1도는 본 발명에 따른 고체촬상소자의 구조를 나타낸 단면도 및 상면도이고,

제2도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제3도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제4도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제5도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제6도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제7도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제8도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제9도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제10도는 본 발명의 실시형태에 따른 고체촬상소자의 제조방법을 나타낸 단면도 및 상면도.

제11도는 종래의 고체촬상소자의 구조를 나타낸 단면도 및 상면도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체기판 2 : 게이트절연막

3, 8, 10 : 다결정 실리콘막 4, 6, 7, 9 : 레지스트막

5 : 산화막 11 : 수광소자영역

상기한 목적을 달성하기 위해 본 발명에 따른 고체촬상소자는, 반도체기판에 형성되어 있는 복수의 수광소자와, 이 수광소자 사이의 영역에 게이트 절연막을 매개로 형성되는 4개의 다른 펄스신호가 인가되는 4개의 1조의 전하전송전극을 구비하고, 이 4개 1조의 전하전송전극이 반복해서 배치되어 있는 고체촬상소자에 있어서, 상기 1조의 전하전송전극의 제1전하전송전극과 제4전하전송전극과 제2전하전송전극의 일부가 제1도전막으로 구성되고, 제3전하전송전극과, 상기 제2전하전송전극의 나머지 부분이 제2도전막으로 구성되며, 상기 제2전하전송전극에서는 상기 제1도전막과 상기 제2도전막이 접합되어 있고, 상기 제1전하전송전극과 상기 제2전하전송전극 사이 및 상기 제2전하전송전극과 제3전하전송전극 사이 및 상기 제3전하전송전극과 상기 제4전하전송전극 사이는 상기 제1도전막의 열산화에 의해 형성된 산화막에 의해 분리되며, 상기 제2도전막의 단부는 상기 제1도전막상이 상기 산화막상에 위치하도록 구성되어 있는 것을 특징으로 한다.

또한, 상기 고체촬상소자에 있어서, 상기 제4전하전송전극의 인접하는 전하전송전극의 조의 제1전하전송전극측의 측벽에 접합된 상기 제2도전막에 의해 형성되어 있는 제1도전체부분을 구비하고, 상기 제1전하전송전극의 인접하는 전하전송전극의 조의 제4전하전송전극측의 측벽에 접합된 상기 제2도전막에 의해 형성되어 있는 제2도전체부분을 구비하는 것도 가능하다.

더욱이, 상술한 고체촬상소자에 있어서, 상기 제1 및 제2도전막은 다결정 실리콘막으로 구성되는 것도 가능하다.

또한, 본 발명에 따른 고체촬상소자의 제조방법은, 반도체기판상에 게이트절연막을 형성하는 공정과, 이 게이트절연막상에 제1도전막을 형성하는 공정, 이 제1도전막이 띠형상의 패턴을 갖도록 제2전하전송전극의 일부영역과 제3전하전송전극 영역에 존재하는 상기 제1도전막을 제거하는 공정, 잔존하는 상기 제1도전막의 표면을 열산화하는 공정, 상기 제2전하전송전극의 일부를 구성하는 상기 제1도전막상에 이 열산화공정에 의해 형성된 열산화막의 제1전하전송전극 영역측의 일부를 제거하는 공정, 제4전하전송전극과 이 제4전하전송전극에 서로 이웃하여 인접하는 전하전송전극의 조의 제1전하전송전극과의 사이의 영역의 상기 열산화막과 상기 제1도전막을 띠형상으로 제거하는 공정, 제2도전막을 형성하는 공정, 띠형상의 상기 제1도전막과 평행하게 일부가 겹쳐지고 상기 제2전하전송전극상에 잔존하는 상기 절연막상이 일부 및 상기 제4전하전송전극에 서로 이웃하여 인접하는 전하전송전극의 조의 제1전하전송전극과의 사이의 영역상에 개구부를 갖는 제1레지스트막을 마스크로하여 상기 제2도전막을 제거해서 띠형상의 제1 내지 제4전하전송전극을 형성하는 공정 및 띠형상의 상기 제1 내지 제4전하전송전극상의 수광소자영역에 개구부를 갖는 제2레지스트막을 마스크로하여 상기 제2도전막과 상기 열산화막과 상기 제1도전막을 제거하는 공정을 구비하는 것을 특징으로 한다.

또한, 상기 고체촬상소자의 제조방법에 있어서, 상기 제2도전막을 제거하여 띠형상의 제1 내지 제4전하전송전극을 형성하는 공정에 있어서, 이방성 에칭기술을 이용하여 상기 제2도전막을 에칭하는 것도 가능하다.

이와 같이 본 발명의 고체촬상소자에서는, 4개의 다른 펄스신호가 인가되는 4개의 전하전송전극이 제1 및 제2의 2층 도전막으로 구성되기 때문에, 이 전하전송전극이 3층의 도전막으로 구성되어 있던 종래에 비해, 전하전송전극에 의한 단차를 절감할 수 있다. 이 때문에, 차광막을 피복율 좋게 형성할 수 있게 되고, 수광소자영역 이외에 영역에 광이 침입하는 것을 방지하여 오신호가 발생하는 것을 방지할 수 있다.

또한, 제1전하전송전극과 제2전하전송전극 사이 및 제2전하전송전극과 제3전하전송전극 사이 및 제3전하전송전극과 제4전하전송전극 사이는 제1도전막의 열산화막에 의해 분리되고, 열산화막은 1층으로 절연성에 우수하기 때문에, 각각의 전하전송전극 사이의 분리를 확실하게 행할 수 있다.

또한, 전하가 전송되는 채널영역상의 각 전하전송전극 사이의 거리가 이 열산화막의 두께로 결정되기 때문에, 각 전하전송전극 사이의 거리를 일정하게 할 수 있다. 이로 인해, 채널영역의 불순물 농도의 분포 등의 설정이 용이하게 된다.

더욱이, 각 전하전송전극 사이의 거리를 리소그래피법에 의한 최소가공 치수 이하로 할 수 있기 때문에, 전하전송효율을 향상시킬 수 있다.

또한, 제2도전막의 단부가 제1도전막상의 산화막상에 위치하도록 구성되어 있기 때문에, 리소그래피공정에서의 맞춤 여유를 확보할 필요가 없기 때문에, 셀의 면적을 축소하여 고체촬상소자를 고집적화할 수 있다. 또한, 셀의 면적을 축소하지 않을 경우에는, 수광소자의 면적을 확대할 수 있기 때문에, 고체촬상소자의 감도를 향상시킬 수 있다.

또한, 제4전하전송전극의 인접하는 전하전송전극의 조의 제1전하전송전극측의 측벽에 접합된 제2도전막에 의해 제1도전체부분이 형성되어 있고, 제1전하전송전극의 인접하는 전하전송전극의 조의 제4전하전송전극측의 측벽에 접합된 제2도전막에 의해 제2도전체부분이 형성되어 있는 본 발명에 의한 고체촬상소자에서는, 제1도전체부분과 제4전하전송전극 및 제2도전체부분과 제저하전송전극이 접합되어 있기 때문에, 이들 도전체부분은 제4 또는 제1전하전송전극으로서 기능한다. 즉, 제4 또는 제1전하전송전극이 연장된 것과 동등한 효과를 갖는다. 이 때문에, 인접하는 전하전송전극의 조 사이의 거리를, 이 도전체부분에 의해 단축하여 리소그래피법에서의 최소가공치수 이하로 할 수 있다. 이로 인해, 전하전송효율을 향상시킬 수 있다.

또한, 제1 및 제2도전막이 다결정 실리콘막으로 구성되는 본 발명에 의한 고체촬상소자에서는, 제1도전막을 구성하는 다결정 실리콘막을 열산화함으로써, 절연성에 우수한 절연막을 형성할 수 있다.

또한, 본 발명에 따른 고체촬상소자의 제조방법에서는, 반도체기판상에 게이트절연막을 매개로 형성된 제1도전막과 제2도전막으로 제1 내지 제4전하전송전극을 형성한다. 이와 같이, 2층의 도전막으로 전하전송전극을 형성함으로써, 3층의 도전막으로 전하전송전극을 형성하였던 종래에 비해, 전하전송전극에 의한 단차를 절감할 수 있다.

또한, 띠형상의 패턴을 갖도록 제1도전막을 가공하고, 이 가공된 제1도전막을 열산화한 후에 제2도전막을 형성하기 때문에, 제1도전막과 제2도전막을 제1도전막을 열산화막으로 분리할 수 있다.

또한, 제1도전막과 제2도전막을 제1도전막의 열산화막으로 분리하고, 제1도전막과 일부가 겹치도록 제2도전막을 가공하기 때문에, 채널영역상의 각 전하전송전극 사이의 거리는 열산화막의 두께에 의해 결정되기 때문에, 띠로 일정하게 할 수 있다. 또한, 리소그래피법에 의한 가공치수보다 작게 할 수 있게 된다.

더욱이, 채널영역상의 각 전하전송전극의 길이는 제1도전막을 가공할 때의 리소그래피공정에만 영향을 받고, 다른 리소그래피공정에 의한 영향을 받지 않는다. 이 때문에, 복수의 리소그래피공정 사이의 맞춤정밀도에 의해, 각 전하전송전극의 길이가 흩어지는 것을 방지할 수 있다. 이 때문에, 전하를 전송할 때의 특성을 안정하게 할 수 있다.

또한, 제1도전막과 제2도전막을 띠형상으로 가공하여 제1내지 제4전하전송전극을 형성한 후에, 수광소자영역에 개구부를 갖는 레지스트막을 마스크로서 제2도전막 및 열산화막 및 제1도전막을 제거하기 때문에, 수광소자 영역상의 도전막을 각각 별개의 패터닝으로 제거하는 종래의 제조방법에 비해, 패터닝 사이의 맞춤 여유를 필요로 하지 않는다. 이 때문에, 셀의 면적을 축소하여 고체촬상소자를 고집적화할 수 있다. 또한 셀의 면적을 축소하지 않을 경우에는, 수광소자의 면적을 확대하여 고체촬상소자의 감도를 향상시킬 수 있다.

또한, 종래의 제조방법에서는, 3층의 도전막을 이용하여 제1 내지 제4전하전송전극을 형성하고 있기 때문에, 본 발명의 제조방법과 같이 이들 도전막을 띠형상으로 가공한 후에, 동일한 레지스트막을 마스크로서 3층의 도전막과 이들 사이의 절연막을 에칭하여 수광소자영역에 개구부를 형성하는 것은, 레지스트막의 내성이 충분하지 않을 가능성이 있고, 곤란하였다. 이에 반해, 본 발명의 제조방법에서는, 2층의 도전막을 이용하여 제1 내지 제4전하전송전극을 형성하기 때문에, 동일한 레지스트막을 마스크로서 제2도전막과 제1도전막과 그 사이의 절연막을 에칭하여 수광소자영역에 개구부를 용이하게 형성할 수 있다.

또한, 제2도전막을 제거하여 띠형상의 제1 내지 제4전하전송전극을 형성하는 공정에 있어서, 이방성 에칭기술을 이용하여 상기 제2도전막을 에칭하는 본 발명에 의하나 고체촬상소자의 제조방법에서는, 띠형상의 상기 제1도전막과 평행하게 일부가 겹쳐지는 상기 제2전하전송전극상에 잔존하는 상기 절연막상의 일부 및 상기 제4전하전송전극과 제4전하전송전극에 서로 이웃하여 인접하는 전하전송전극의 조의 상기 제1전하전송전극 사이의 영역상에 개구부를 갖는 제1레지스트막을 마스크로서 이방성 에칭을 행하기 때문에, 제4전하전송전극과 이들에 서로 이웃하는 제1전하전송전극 사이의 영역에 있어서, 제4전하전송전극과 제1전하전송전극의 측벽에 제2도전막이 잔존하기 때문에, 이 잔존하는 제2도전막으로 도전체부분을 형성할 수 있다. 이 때문에, 이 도전체부분에 의해, 제4전하전송전극 및 제1전하전송전극 사이의 간격을 리소그래피법에서의 최소가공치수보다도 단축할 수 있다. 이로 인해, 전하의 전송효율을 향상시킬 수 있다.

[발명의 실시형태]

이하, 도면의 참조하여 본 발명에 따른 실시형태를 상세히 설명한다.

제1도는 본 발명이 실시형태에 따른 고체촬상소자의 구조를 나타낸 도면도 및 상면도이다. 제1(c)도는 본 실시형태의 고체촬상소자의 상면도, 제1(a)도는 제1(c)도의 A-A′ 선에 따른 단면도, 제1(b)도는 제1(c)도의 B-B′선에 따른 단면도이다.

이 도면에서는 제11도에 나타낸 종래의 경우와 마찬가지로, 차광막을 생략하여 나타내고 있다. 본 실시형태에 따른 CCD 고체촬상소자는, 종래와 마찬가지로, 수광부(화소부)를 구성하는 포토다이오드(11)와, 이 포토다이오드(11)의 예컨대 열방향에 형성된 4상의 전하전송전극으로 구성된다. 포토다이오드(11)상에는 전하전송전극은 형성되지 않는다. 포토다이오드(11)사이의 예컨대 행방향의 영역에는, 반도체기판(1)상에 게이트절연막(2)을 매개로 전하전송전극이 형성되고, 제1(b)도에 그 단면도를 나타낸 바와 같이 전하전송영역을 구성한다. 또한, 포토다이오드(11) 사이의 예컨대 열방향의 영역에 형성되어 있는 전하전송전극은, 전하전송영역의 각 전하전송전극으로 전압을 공급하기 위한 배선층영역을 구성하고 있다.

여기서, 본 실시형태에 따른 CCD 고체촬상소자는, 종래와 마찬가지로 제1 내지 제4전하전송전극을 구비하고 있지만, 3층의 다결정 실리콘막으로 이 4상의 전하전송전극을 구성하고 있던 종래와 다르게 2층의 다결정 실리콘막으로 구성되어 있다. 제1(b)도에 나타낸 바와 같이, 제1전하전송전극은 1층째의 다결정 실리콘막 부분(3a)과, 2층째의 다결정 실리콘막을 이 다결정 실리콘막(3a)의 측벽에 잔존시킴으로써 형성되어 있는 측벽 다결정 실리콘막(8a)으로 구성되어 있다. 제2전하전송전극은 1층째의 다결정 실리콘막 부분(3b)과, 이 다결정 실리콘막 부분(3b)에 접속하도록 형성되어 있는 2층째의 다결정 실리콘막 부분(8b)으로 구성되어 있다. 또한, 제3전하전송전극은 2층째의 다결정 실리콘막 부분(8c)으로 구성되어 있다. 더욱이, 제4전하전송전극은 1층째의 다결정 실리콘막 부분(3d)과, 2층째의 다결정 실리콘막을 이 다결정실리콘막(3d)의 측벽에 잔존시킴으로써 형성되어있는 측벽 다결정 실리콘막(8d)으로 구성되어 있다.

이와 같이, 본 실시형태에서는, 2층의 다결정 실리콘막으로 4상의 전하전송전극을 구성하기 때문에, 3층의 다결정 실리콘막으로 전하전송전극을 구성하고 있던 종래의 장치에 비해 전하전송전극에 의한 단차를 절감할 수 있다. 이로 인해, 차광막을 피복율 좋게 형성할 수 있고, 포토다이오드영역(11) 이외의 영역에 광이 침입하는 것을 방지하며, 이와 같은 침입광에 의한 오신호의 발생을 방지할 수 있다.

또한, 포토다이오드영역(11)과 포토다이오드(11)에 광을 집광하기 위한 렌즈 사이의 거리를 단축할 수 있기 때문에, 광의 손실을 절감하여 고체촬상소자의 감도를 향상시킬 수 있다.

또한, 본 실시형태에서는, 각 셀의 내부에서는 이웃하는 전하전송전극끼리, 즉 제1전하전송전극 부분(3a)과 제2전하전송전극 부분(8b), 제2전하전송전극 부분(3b)과 제3전하전송전극(8c), 제3전하전송전극(8c)과 제4전하전송전극 부분(3d)은, 각각 한쪽의 전하전송전극이 1층째의 다결정 실리콘막으로 구성되고, 다른쪽의 전하전송전극이 2층째의 다결정 실리콘막으로 구성되며, 이들은 서로 겹치도록 패턴에 의해 가공되어 있다. 또한, 이들이 전하전송전극 사이는, 1층째의 다결정 실리콘막을 열산화함으로써 형성된 열산화막(5)으로 분리되어 있다.

이 때문에, 게이트절연막(2)과의 계면에서의 각 전하전송전극 사이의 거리를, 리소그래피기술의 최소가공치수 이하로 할 수 있다. 이와 같이 서로 이웃하는 전하전송전극 사이의 거리를 축소함으로써, 채널영역의 전하의 전송효율을 향상시킬 수 있다. 더욱이, 이 거리는 산화막(5)의 두께에 의해 결정되기 때문에, 이 거리를 항상 일정하게 할 수 있다. 이로 인해, 채널 영역의 불순물의 농도분포를 용이하게 설정할 수 있게 된다.

또한, 일반적으로 열산화막은 예컨대 퇴적법 등으로 형성된 절연막에 비해 절연성이 양호하기 때문에, 각 전하전송전극 사이에서의 단락을 방지할 수 있다.

더욱이, 본 실시형태에서는, 제4전하전송전극과 제1전하전송전극을 구성하는 1층째의 다결정 실리콘막 부분(3d 및 3a)의 측벽에, 2층째의 다결정 실리콘막으로 측벽 다결정 실리콘막(8d 및 8a)이 형성되어 있는 것이 특징이다. 이렇게 함으로써, 서로 이웃하는 제4전하전송전극과 제1저하전송전극 사이의 거리를, 리소그래피기술의 최소가공치수 이하로 할 수 있다. 이 때문에, 상술한 바와 같이, 채널영역의 전하의 전송효율을 향상시킬 수 있다.

다음에, 이와 같은 고체촬상소자를 제조하는 방법에 관하여 제2도 내지 제10도를 이용하여 설명한다. 제1도에서는 4개의 셀을 표시했지만, 여기서는 1개의 셀에 관하여 나타낸다. 각각의 도면에 있어서, b는 상면도, a는 동도면 b의 A-A′선에 따른 단면도를 나타내고 있다. 또한, 4상의 전하전송전극중, 좌측으로부터 차례로 제1에서 제4까지의 전하전송전극의 영역을 나타낸다.

우선, 반도체기판(1)상에, 예컨대 산화막, 질화막을 적층한 절연막으로 구성되는 게이트절연막(2)을 형성하고, 또한 이 절연막을 매개로 예컨대 두계가 400∼500㎛ 정도의 1층째의 다결정 실리콘막(3)을 형성한다. 다음에, 이 다결정 실리콘막(3)상에, 제2(b)도에 나타낸 바와 같은 띠형상의 패턴을 갖는 레지스트막(4)을 형성하여, 이 레지스트막(4)을 마스크로 다결정 실리콘막(3)을 에칭한다(제2(a)도). 여기서, 각 층의 다결정 실리콘막을 가공할 때에, 포토다이오드영역(11)상의 다결정 실리콘막을 제거하였던 종래의 고체촬상소자의 제조방법과 다르게, 본 실시형태에서는 포토다이오드영역(11)상의 다결정 실리콘막(3)은 제거하지 않고, 배선영역 방향의 가공만을 행한다. 또한 1층마다 다결정 실리콘막으로 제1전하전송전극(3a)과, 제2전하전송전극의 (3b) 및 제4전하전송전극(3d)을 형성한다.

다음에, 제3도에 나타낸 바와 같이, 가공된 다결정 실리콘막(3a, 3b, 3d)의 표면에, 예컨대 열산화에 의해 예컨대 0.2㎛ 정도 두께의 산화막(5)을 형성한다.

이후, 제4도에 나타낸 바와 같이, 제2전하전송전극의 일부(3b)의 측벽면에 형성되어 있는 산화막(5)중, 제1전하전송전극(3a)에 대향하는 산화막이 노출되도록, 예컨대 제4(b)도에 나타낸 바와 같이 패턴을 갖는 레지스트막(6)을 형성한다. 다음에, 이 레지스트막(6)을 마스크로서, 예컨대 NH₄F 등의 에칭액으로 제2전하전송전극의 일부(3b)의 측벽에 형성되어 있는 산화막(5)을 제거한다(제4(a)도).

다음에, 서로 이웃하는 셀의 제4전하전송전극과 제1전하전송전극 사이를 분리하기 위해, 제5(b)도에 나타낸 바와 같은 띠형상의 패턴을 갖는 레지스트막(7)을 형성한다. 더욱이, 이 레지스트막을 마스크로서, 예컨대 이방성 에칭 등의 에칭기술에 의해, 다결정 실리콘막(3a 및 3d)상의 산화막(5)의 일부와 다결정 실리콘막(3a 및 3d)의 일부를 제거한다. 여기서, 다결정 실리콘막(3a, 3d)의 에칭에서는 다결정 실리콘막(3)의 에칭속도가, 예컨대 산화막 및 질화막 등의 게이트절연막(2)을 구성하는 절연막의 에칭속도에 비해 20배 정도의 빠른 조건으로 에칭하는 것이 바람직하다. 이렇게 함으로써, 다결정 실리콘막(3)의 에칭시에, 반도체기판(1)의 게이트절연막(2)으로 보호하여 반도체기판(1)이 손상받는 것을 방지할 수 있다.

이후, 제6(a)도에 나타낸 바와 같이, 예컨대 400㎚∼500㎚ 두께의 2층째의 다결정 실리콘막(8)을 형성한다. 더욱이, 이 다결정 실리콘막(8)상에 제6(b)도에 나타낸 바와 같이, 제2전하전송전극을 구성하는 1층째의 다결정 실리콘막(3b)상의 산화막(5)의 일부를 노출하고, 제2전하전송전극(3a)과 제4전하전송전극(3d) 사이의 공간을 완전하게 노출하도록 패턴을 갖는 레지스트막(9)을 형성한다.

다음에, 이 레지스트막(9)을 마스크로, 이방성 에칭기술을 이용하여 2층째의 다결정 실리콘막(8)의 에칭을 행하고, 제2전하전송전극의 일부(8b)와 제3전하전송전극(8c)을 형성한다. 여기서, 예컨대 2층째의 다결정 실리콘막(8) 두께의 약 1.2∼1.5배 두께의 다결정 실리콘막을 에칭하도록 하는 에칭량으로 함으로써, 제7도에 나타낸 바와 같이 제1전하전송전극(3a) 및 제4전하전송전극(3d)의 측벽에 2층째의 다결정 실리콘막(8a 및 8d)을 잔존시킬 수 있다. 즉, 서로 이웃하는 셀의 제4전하전송전극과 제1전하전송전극 사이의 거리는, 이 측벽에 잔존하는 다결정 실리콘막(8d, 8a) 사이의 거리에 의해 결정된다.

이후, 포토다이오드영역(11)상의 1층째의 다결정 실리콘막(3) 및 2층째의 다결정 실리콘막(8)을 제거하기 위해, 제8(b)도에 나타낸 바와 같은 패턴을 갖는 레지스트막(9)을 형성한다. 더욱이, 이 레지스트막(9)을 마스크로서 2층째의 다결정 실리콘막(8)을, 예컨대 이방성 에칭기술을 이용하여 제거한다. 이 에칭에 의한 다결정 실리콘막의 에칭속도는, 게이트절연막(2)을 구성하는 예컨대 산화막 및 질화막 등의 절연막의 에칭속도에 비해, 예컨대 20배 이상으로 하는 것이 바람직하다.

더욱이, 레지스트막(9)을 마스크로서, 제9도에 나타낸 바와 같이 예컨대 NH₄F 등의 에칭기술을 이용하여, 1층째의 다결정 실리콘막상에 형성되어 있는 예컨대 열산화막(5)을 제거한다. 이 에칭에 의한 산화막의 에칭속도는, 게이트절연막(2)을 구성하는 예컨대 질화막에 비해, 50배 이상으로 하는 것이 바람직하다.

더욱이, 레지스트막(9)을 마스크로서, 예컨대 2층째의 다결정 실리콘막(8)을 제거한 방법과 같은 방법으로, 1층째의 다결정 실리콘막(3)의 마스크로부터 노출된 부분을 제거한다. 이후, 레지스트막(9)을 제거하여 제10도에 나타낸 바와 같이, 포토다이오드영역(11)이 개구된다. 제1도는 이때의 상태를 나타낸 것이다.

이후는, 예컨대 2층째의 다결정 실리콘막(8)상에 열산화막을 형성하고, 1층째 및 2층째 다결정 실리콘막을 덮도록 예컨대 A1 등의 금속막을 형성한다. 더욱이, 포토다이오드영역상의 금속막을 제거하고, 제1 내지 제4전하전송전극을 이 금속막으로 덮으므로써, 차광막을 형성하여 CCD 고체촬상소자를 완성한다.

이와 같이, 본 실시형태에 따른 고체촬상소자의 제조방법에서는, 2층의 다결정 실리콘막으로 전하전송전극을 형성하기 때문에, 3층의 다결정 실리콘막을 이용하여 4상의 전하전송전극을 형성하였던 종래의 방법에 비해, 전하전송전극에 의한 단차를 절감함으로써, 차광막의 피복율을 향상시킬 수 있다. 이로 인해, 포토다이오드 이외의 부분으로 광이 침입하는 것을 방지하여 오신호의 발생을 억제할 수 있다.

또한, 본 실시형태에서는, 전하전송전극을 구성하는 2층의 다결정 실리콘막을 각각 띠형상으로 가공한 후에, 포토다이오드영역(11)상의 2층의 다결정 실리콘막을 1회의 리소그래피공정으로 제거하는 것이 특징이다. 이렇게 함으로써, 각 층의 다결정 실리콘막에 대해 각각 리소그래피법을 이용하여 가공하는 경우에 비해, 각 패턴의 맞춤 여유를 확보할 필요가 없게 되기 때문에, 셀을 미세화할 수 있게 된다. 또한 셀면적을 일정하게 한 경우에는, 포토다이오드영역(11)의 면적을 확대할 수 있기 때문에, 고체촬상소자의 감도를 향상시킬 수 있게 된다.

여기서, 3층의 다결정 실리콘막으로 전하전송전극을 형성하는 종래의 방법에서는, 리소그래피공정으로 형성된 동일한 레지스트막을 마스크로, 3층의 다결정 실리콘막과 그 사이의 2층의 절연막을 에칭하는 것은, 레지스트막의 내성이 충분하지 않기 때문에 곤란하였다. 그러나, 본 실시형태에는, 2층의 다결정 실리콘막과 그 사이의 층의 절연막을 에칭하면 된다. 이 때문에, 레지스트막은 이 에칭에 충분히 견딜 수 있고, 포토다이오드영역(11)을 1회의 리소그래피공정으로 개구할 수 있게 된다.

또한, 본 실시형태에서는, 패터닝하여 가공된 1층째의 다결정 실리콘막상에 있어서, 2층째의 다결정 실리콘막을 패터닝하여 가공하고 게이트절연막(2)상에 있어서 2층째의 다결정 실리콘막을 패터닝하지는 않는다. 이 때문에, 제1 내지 제4전하전송전극의 게이트절연막(2)과의 계면에서의 길이는, 1층째의 다결정 실리콘막을 가공할 때의 패터닝에만 영향을 받는다. 이와 같이, 1회의 리소그래피공정으로 4상 모두의 전하전송전극의 길이가 결정되기 때문에, 각 전하전송전극을 가공할 때의 패터닝의 맞춤 어긋남(overlay offset)에 의해 전하전송전극의 길이가 변화하는 것을 방지할 수 있다. 이와 같이, 각 전하전송전극의 길이를 항상 일정하게 할 수 있기 때문에, 채널영역의 불순물의 농도분포의 설정을 용이하게 할 수 있다. 또한, 각 전하전송전극의 길이가 패터닝의 맞춤 어긋남에 의한 영향을 받지 않기 때문에, 2층째의 다결정 실리콘막을 가공할 때에 리소그래피공정에 대한 부담을 경감할 수 있다.

더욱이, 본 실시형태에서는, 1층째의 다결정 실리콘막을 가공하고, 이 가공된 1층째의 다결정 실리콘막을 열산화하여 열산화막(5)을 형성한 후에, 2층째의 다결정 실리콘막을 형성한다. 이 때문에, 1개의 셀의 내부에 있어서 서로 이웃하는 전하전송전극 사이의 간격은 이 열산화막에 의해 결정되고, 특히 게이트절연막(2)과 계면을 접하는 부분의 간격을 리소그래피법의 최소가공치수로 단축할 수 있다. 이로 인해, 전하의 전송효율을 향상시킬 수 있게 된다.

또한, 본 실시형태에서는, 셀 사이를 분리하기 위해 1층째의 다결정 실리콘막을 가공한 후에, 2층째의 다결정 실리콘막을 형성하고, 이 2층째의 다결정 실리콘막을 가공한다. 여기서, 이방성 에칭기술을 이용하여 2층째의 다결정 실리콘막을 가공함으로써, 먼저 가공된 1층째의 다결정 실리콘막의 측벽에 2층째의 다결정 실리콘막을 잔존시킬 수 있다. 이렇게 하여, 셀사이의 간격을 리소그래피법에서의 최소가공치수로 단축할 수 있다. 이로 인해, 전하의 전송효율을 향상시킬 수 있게 된다.

또한, 게이트절연막(2)을 구성하는 절연막으로서, 예컨대 질화막을 포함하는 적층막을 이용함으로써, 포토다이오드영역(11)의 다결정 실리콘막상의 산화막을 제거할 때에, 질화막으로 반도체기판(1)을 보호할 수 있다.

마찬가지로, 포토다이오드영역(11)의 다결정 실리콘막을 제거할 때에, 다결정 실리콘막의 에칭속도를 게이트절연막(2)의 에칭속도의 예컨대 20배 이상으로 함으로써 게이트절연막(2)으로 포토다이오드영역(11)의 반도체기판(1)을 보호할 수 있다.

한편, 본원 청구범위의 각 구성요건에 병기한 도면 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.

상술한 바와 같이 본 발명에 따른 고체촬상소자 및 그 제조방법에서는, 전하전송영역과 포토다이오드영역 사이의 단차를 절감함으로써, 오신호의 발생을 억제할 수 있고, 고밀도화된 고체촬상소자를 간단하게 실현할 수 있게 된다.

Claims

반도체기판에 형성되어 있는 복수의 수광소자와, 이 수광소자 사이의 영역에 게이트절연막을 매개로 형성되는 4개의 다른 펄스신호가 인가되는 4개의 1조의 전하전송전극을 구비하고, 이 4개의 1조의 전하전송전극이 반복해서 배치되어 있는 고체촬상소자에 있어서, 상기 1조의 전하전송전극의 제1전하전송전극(3a)과 제4전하전송전극(3d)과 제2전하전송전극(3b)의 일부가 제1도전막으로 구성되고, 제3전하전송전극(8a)과 상기 제2전하전송전극의 나머지 부분(8b)이 제2도전막으로 구성되며, 상기 제2전하전송전극에서는 상기 제1도전막(3b)과 상기 제2도전막(8b)이 접합되어 있고, 상기 제1전하전송전극과 상기 제2전하전송전극 사이 및 상기 제2전하전송전극과 제3전하전송전극 사이 및 제3전하전송전극과 상기 제4전하전송전극 사이는 상기 제1도전막의 열산화에 의해 형성된 산화막에 의해 분리되며, 상기 제2도전막의 단부는 상기 제1도전막상이 상기 산화막상에 위치하도록 구성되어 있는 것을 특징으로 하는 고체촬상소자.
제1항에 있어서, 상기 제4전하전송전극의 인접하는 전하전송전극의 조의 제1전하전송전극측의 측벽에 접합된 상기 제2도전막에 의해 형성되어 있는 제도전체부분을 구비하고, 상기 제1전하전송전극의 인접하는 전하전송전극의 조의 제4전하전송전극측의 측벽에 접합된 상기 제2도전막에 의해 형성되어 있는 제2도전체부분을 구비하고 있는 것을 특징으로 하는 고체촬상소자.
제1항 또는 제2항에 있어서, 상기 제1 및 제2도전막은 다결정 실리콘막으로 구성되는 것을 특징으로 하는 고체촬상소자.
반도체기판상에 게이트절연막을 형성하는 공정과, 이 게이트절연막상에 제1도전막을 형성하는 공정, 이 제1도전막이 띠형상의 패턴을 갖도록 제2전하전송전극의 일부영역과 제3전하전송전극 영역에 존재하는 상기 제1도전막을 제거하는 공정, 잔존하는 상기 제1도전막의 표면을 열산화하는 공정, 상기 제2전하전송전극의 일부를 구성하는 상기 제1도전막상에 이 열산화 공정에 의해 형성된 열산화막의 제1전하전송전극 영역측의 일부를 제거하는 공정, 제4전하전송전극과 이 제4전하전송전극에 서로 이웃하여 인접하는 전하전송전극의 조의 제1전하전송전극과의 사이의 영역의 상기 열산화막과 상기 제1도전막을 띠형상으로 제거하는 공정, 제2도전막을 형성하는 공정, 띠형상의 상기 제1도전막과 평행하게 일부가 겹쳐지고 상기 제2전하전송전극상에 잔존하는 상기 절연막상의 일부 및 상기 제4전하전송전극에 서로 이웃하여 인접하는 전하전송전극의 조의 제1전하전송전극과의 사이의 영역상에 개구부를 갖는 제1레지스트막을 마스크로 하여 상기 제2도전막을 제거해서 띠형상의 제1 내지 제4전하전송전극을 형성하는 공정 및, 띠형상의 상기 제1 내지 제4전하전송전극상의 수광소자영역에 개구부를 갖는 제2레지스트막을 마스크로 하여 상기 제2도전막과 상기 열산화막과 상기 제1도전막을 제거하는 공정을 구비하는 것을 특징으로 하는 고체촬상소자의 제조방법.
제4항에 있어서, 상기 제2도전막을 제거하여 띠형상의 제1 내지 제4전하전송전극을 형성하는 공정에 있어서, 이방성 에칭기술을 이용하여 상기 제2도전막을 에칭하는 것을 특징으로 하는 고체촬상소자의 제조방법.