KR100230184B1 - Memory table look-up device and method - Google Patents

Memory table look-up device and method Download PDF

Info

Publication number
KR100230184B1
KR100230184B1 KR1019950041679A KR19950041679A KR100230184B1 KR 100230184 B1 KR100230184 B1 KR 100230184B1 KR 1019950041679 A KR1019950041679 A KR 1019950041679A KR 19950041679 A KR19950041679 A KR 19950041679A KR 100230184 B1 KR100230184 B1 KR 100230184B1
Authority
KR
South Korea
Prior art keywords
command
table index
data
signal
register
Prior art date
Application number
KR1019950041679A
Other languages
Korean (ko)
Other versions
KR970029035A (en
Inventor
오쳉 유 쿠
Original Assignee
인 죤슨
유텍 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인 죤슨, 유텍 세미컨덕터 코포레이션 filed Critical 인 죤슨
Priority to KR1019950041679A priority Critical patent/KR100230184B1/en
Publication of KR970029035A publication Critical patent/KR970029035A/en
Application granted granted Critical
Publication of KR100230184B1 publication Critical patent/KR100230184B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명의 속한 기술분야 : 파이프라인에 응용되는 기억장치의 테이블 색인방법 및 그 장치에 관한다.The technical field of the invention described in the claims relates to a table indexing method of a storage device applied to a pipeline, and a device thereof.

2. 발명이 해결하려고 하는 기술적 과제 : 파이프라인 구조에 응용 가능하며, 테이블 색인시간을 단축할 수 있는 기억장치의 테이블 색인방법 및 종래의 마이크로 컨트롤러를 대폭 변경하지 않고 저렴한 기억장치의 테이블 색인장치를 제공한다.2. Technical problem to be solved by the present invention: Table indexing method of storage device which can be applied to pipeline structure and can shorten table indexing time, and table indexing device of cheap storage device without significantly changing conventional microcontroller. to provide.

3. 발명의 해결방법의 요지 : 지령완충 실행장치, 제어장치, 데이타 레지스터를 이용하여 기억장치에 기억된 테이블 색인테이타를 데이타 레지스터로 출력하기 위한 기억장치 테이블 색인(look-up)방법에 있어서, 제1 타이밍주기에 있어서, 상기 지령완충 실행장치에 의해 미리 기억된 테이블 색인지령을 실행하여 테이블 색인신호를 발생시켜서 출력한 후, 상기 제어장치에 의해 상기 테이블 색인신호에 대응하여, 상기 기억장치에 기억된 서브코멘드를 상기 지령완충 실행장치로 출력하는 단계 (a)와, 제2 타이밍주기에 있어서, 상기 제어장치에 의해 사용금지신호가 발생하여 상기 지령완충 실행장치에서의 상기 서브코멘드를 래치한 후, 상기 제어장치에 쓰기지령이 발생하여 이것을 상기 지령완충 실행장치로 출력시킴으로써, 상기 지령완충 실행장치에 쓰기 신호가 발생하여 상기 테이블 데이타를 상기 데이타 레지스터로 출력하는 단계 (b)를 구비함을 특징으로 한다.3. Summary of Solution of the Invention: A storage table look-up method for outputting a table index data stored in a storage device to a data register using a command buffer execution device, a control device, and a data register. In the first timing period, a table index command stored in advance by the command buffer execution device is executed to generate and output a table index signal, and then, in response to the table index signal, by the control device to the storage device. (A) outputting the stored sub-command to the command buffer execution device, and in a second timing period, a prohibition signal is generated by the control device to latch the sub-command in the command buffer execution device. Thereafter, a write command is generated in the control device, and the command command is executed by outputting it to the command buffer execution device. Write signal is generated it will be characterized by having a step (b) outputting the table data to the data register.

Description

기억테이블 룩업 장치 및 방법Memory table lookup device and method

제1(a)도 및 제1(b)도는 본 발명의 바람직한 실시예의 구성 및 타이밍 예시도.1 (a) and 1 (b) are diagrams illustrating the configuration and timing of a preferred embodiment of the present invention.

제2도는 종래의 마이크로 콘트롤러 테이블 색인부분의 구조와 테이블 색인작업과의 관계를 나타낸 예시도.2 is an exemplary view showing a relationship between a structure of a conventional microcontroller table index portion and a table indexing operation.

제3(a)도 및 제3(b)도는 마이크로 컨트롤러의 파이프라인 작업의 구조와 작업과의 관계 및 타이밍을 나타낸 예시도.3 (a) and 3 (b) are exemplary diagrams showing the relationship between the structure and timing of the pipelined work of the microcontroller and the work.

제4(a)도 및 제4(b)도는 종래의 2층 파이프라인의 마이크로 컨트롤러부분의 구조와 테이블 색인작업과의 관계 및 타이밍을 나타낸 예시도.4 (a) and 4 (b) are exemplary views showing the relationship and timing of the structure of the microcontroller portion of the conventional two-layer pipeline and the table indexing operation.

본 발명은 기억장치의 테이블 색인방법 및 그 장치에 관한 것으로, 특히, 파이프라인에 응용되는 기억장치의 테이블 색인방법 및 그 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a table indexing method of a storage device and a device thereof, and more particularly, to a table indexing method and a device of a storage device applied to a pipeline.

마이크로 컨트롤러에서 행해지는 마이크로 제어에 있어서는, 통상적으로 상용되는 데이타 예를 들면, 변환용 수치 및 색인데이타 등을 읽기전용 기억장치(ROM) 중에 두고 트랜스퍼 테이블을 만들어 행해진다. 이것의 일반적인 하드웨어의 실시장치 및 실시방법에 대해서는 종래의 마이크로 컨트롤러의 테이블 색인부분의 구조와 테이블 색인동작과의 관계를 타나낸 제2도를 참조하여 설명한다. 제2도에서 마이크로 컨트롤러 10은 기억장치 11(예를 들면 ROM)과, 프로그램 카운터 12와, 지표레지스터 13과, 멀티플렉서 14와, 데이타 레지스터 15와, 제어장치 16과, 지령디코드 실행장치 17을 구비하고 있으며, 그 중 기억장치 11에는 지령데이타 기억수단 111과 테이블색인 데이타기억수단 112가 포함되어 있다.In microcontrolling performed by a microcontroller, a transfer table is created by putting commonly used data, for example, numerical values for conversion and index data, in a read-only storage device (ROM). An implementation and a method of implementing this general hardware will be described with reference to FIG. 2 showing the relationship between the structure of the table index portion of the conventional microcontroller and the table index operation. In FIG. 2, the microcontroller 10 includes a storage device 11 (e.g., a ROM), a program counter 12, an index register 13, a multiplexer 14, a data register 15, a control device 16, and a command decoding execution device 17. In the memory device 11, the command data storage means 111 and the table index data storage means 112 are included.

해당 지령데이타 기억수단 111 및 테이블색인 데이타기억수단 112에 있어서, 부호 PC, m은 각각 프로그램 카운터 12 및 지표 레지스터 13의 내부값임과 동시에, 각각 기억장치 11의 어드레스 PC, m을 나타낸다. 또한, 부호 PC+1은 프로그램 카운터 12의 내부값 PC에 1을 가산한 것이고, 동시에 기억장치 11의 어드레스 PC+1을 나타낸다. 그리고, 부호 (PC), (PC+1), (m)은 각각 기억장치 11의 어드레스 PC, PC+1, m의 메모리 내부값이다. 여기서, 본원에 있어서는 상기 부호(PC), (PC+1)은 각각 지령데이타 기억수단 111에서의 테이블 색인지령과 서브 코멘드를 지칭하는 것이고, 해당 부호(m)은 테이블색인 데이타기억수단 112에 기억되어 있는 테이블 색인데이타를 지칭하는 것이다.In the command data storage means 111 and the table color data storage means 112, the codes PC and m are internal values of the program counter 12 and the indicator register 13, respectively, and represent the addresses PC and m of the storage device 11, respectively. Reference numeral PC + 1 denotes the addition of 1 to the internal value PC of the program counter 12, and simultaneously indicates the address PC + 1 of the storage device 11. Reference numerals PC, PC + 1, and m denote internal values of the addresses PC, PC + 1, and m of the storage device 11, respectively. In the present application, the code (PC) and (PC + 1) refer to the table index command and sub-command in the command data storage means 111, respectively, and the corresponding code (m) is stored in the data storage means 112 which is the table color. It refers to the table index data.

제2도를 응용한 테이블 색인 동작의 프로그램을 설명한다.A program of a table index operation applying FIG. 2 will be described.

단계(a) : 제어장치 16에 의해 발생되고 제1 멀티플렉서 제어상태에 있는 멀티플렉서 제어신호 C1, 메모리 인에이블신호 E 및 프로그램 카운터 12의 내부값 PC에 따라서, 기억장치 11이 그 지령데이타 기억수단 111로부터 테이블 색인명령(PC)를 지령디코드 실행장치 17에 출력한 후, 지령디코드 실행장치 17에 의해 디코드되고, 이것에 의해 얻은 테이블 색인신호 L을 출력하여 테이블 색인프로그램을 개시한다.Step (a): According to the multiplexer control signal C 1 , the memory enable signal E, and the internal value PC of the program counter 12 generated by the control device 16 and in the first multiplexer control state, the storage device 11 stores its command data. The table index instruction PC is output from the 111 to the command decoding execution unit 17, and then decoded by the command decoding execution unit 17, and the table index signal L obtained thereby is output to start the table index program.

단계(b) : 이때, 제어장치 16은 테이블 색인신호 L에 따라서 제2 멀티플렉서 제어상태에 있는 멀티플렉서 제어신호 C1이 발생하여 멀티플렉서 14로 출력됨으로써, 지표레지스터 13의 내부값 m을 테이블 색인데이타 기억수단 112에 절환하여 출력한다.Step (b): At this time, the controller 16 generates a multiplexer control signal C 1 in the second multiplexer control state according to the table index signal L and outputs the multiplexer 14 to store the table index data 13 with the internal value m of the index register 13. The output is switched to the means 112.

단계(c) : 메모리 인에이블신호 E에 따라서 기억장치 11로부터 테이블 색인데이타 (m)이 출력됨과 동시에, 제어장치 16에 의해 발생된 쓰기신호 C2에 응답하여 데이타 레지스터 15에 상기 테이블 색인데이타 (m)이 기억된다.Step (c): The table index data (m) is output from the storage device 11 in accordance with the memory enable signal E, and at the same time, the table index data () is written to the data register 15 in response to the write signal C 2 generated by the controller 16. m) is remembered.

단계(d) : 만일, 상기 제어장치 16에 테이블 색인신호 L이 입력되어 있지 않은 경우는, 제어장치 16에 의해 다시 제1 멀티플렉서 제어상태에 있는 멀티플렉서 제어신호 C1이 발생하여 멀티플레서 14로 출력됨으로써, 프로그램 카운터 12의 내부값 PC에 1을 가산한 후의 값 PC+1을 지령데이타 기억수단 111에 절환 출력하여 서브 코멘드 (PC+1)의 출력어드레스로 함과 동시에 테이블 색인프로그램을 결속한다.Step (d): If the table index signal L is not input to the controller 16, the multiplexer control signal C 1 in the first multiplexer control state is generated by the controller 16 and outputted to the multiplexer 14. As a result, the value PC + 1 after adding 1 to the internal value PC of the program counter 12 is switched to the command data storing means 111 to output the subcommand PC + 1, and the table index program is bound.

상기 테이블 색인 프로그램에 있어서, 기억장치 11의 다른 어드레스 수단내의 데이타를 읽기위해서 프로그램 카운터 12와 지표 레지스터 13의 내부값의 절환을 행해야 되므로, 마이크로 컨트롤러 10을 파이프라인 구조로 하면, 데이타의 읽기작업에 막대한 시간이 걸리며, 개선이 요구된다.In the table index program, it is necessary to switch the internal values of the program counter 12 and the indicator register 13 in order to read the data in the other address means of the storage device 11. Therefore, when the microcontroller 10 has a pipelined structure, the data read operation is performed. It takes a lot of time and needs improvement.

파이프라인 구조란, 제3(a)도의 마이크로 컨트롤러의 파이프라인의 동작과 구조와의 관계에 나타나 있는 바와 같이, 기억장치 21(예를 들면 ROM)과, 프로그램 카운터 22와, 지령버퍼 23과, 지령레지스터 24와, 지령디코드 실행장치 25로 이루어지는 마이크로 컨트롤러 20으로 나타낸 구조를 말한다.The pipeline structure refers to the relationship between the operation and the structure of the pipeline of the microcontroller of FIG. 3 (a), the storage device 21 (e.g., ROM), the program counter 22, the command buffer 23, The structure shown by the microcontroller 20 which consists of the instruction register 24 and the instruction decode execution apparatus 25 is described.

또한, 제3(b)도는 읽기 타이밍주기 FC와 실행 타이밍주기 EC가 서로 겹쳐서 파이프라인 작업을 실행하는 개략도이다. 제3(b)도에 있어서, n은 기억장치 21의 어드레스로서 이용되는 프로그램 카운터 22의 내부값, (n)은 기억장치 21에 있어서의 어드레스 n의 내부값(예를 들면 지령), T0-T2는 타이밍주기 T0-T2이다.3B is a schematic diagram in which the read timing period FC and the execution timing period EC overlap each other to execute the pipeline work. In FIG. 3 (b), n is the internal value of the program counter 22 used as the address of the storage device 21, (n) is the internal value of the address n (for example, command) in the storage device 21, T 0. -T 2 is the timing period T 0 -T 2 .

상기 제3(a)도 및 제3(b)도를 참조하여 파이프라인 구조를 보다 상세하게 설명한다.The pipeline structure will be described in more detail with reference to FIGS. 3 (a) and 3 (b).

타이밍 주기 T0에 있어서 읽기 타이밍주기 FC 기간-프로그램 카운터 22로부터 기억장치 21의 어드레스 n을 출력하여 해당 어드레스 n의 내부값을 읽는다. 이때, 지령 (n)은 지령버퍼 23에 제공된다.In the timing period T 0 , the address n of the storage device 21 is output from the read timing period FC period-program counter 22 to read the internal value of the address n. At this time, the command (n) is provided to the command buffer 23.

타이밍주기 T1에 있어서 (1) 실행 타이밍주기 EC 기간-지령버퍼 23내의 지령 (n)을 지령레지스터 24로 출력하여 지령디코드 실행장치 25의 디코드 및 실행에 제공한다.(1) Execution timing period EC1 in timing period T 1 is outputted to the instruction register 24 in the instruction period 24, and provided to decode and execute the instruction decode execution device 25.

(2) 읽기 타이밍주기 FC 기간-프로그램 카운터 22의 내부값 n에 1을 가산하고, 이 프로그램 카운터 22로부터 기억장치 21의 어드레스 n+1을 출력하여 해당 기억장치 21의 어드레스 n+1의 내부값을 읽는다. 이때, 지령 (n+1)은 지령버퍼 23으로 들어간다.(2) The read timing period FC period-adds 1 to the internal value n of the program counter 22, and outputs the address n + 1 of the storage device 21 from this program counter 22 to output the internal value of the address n + 1 of the storage device 21. Read At this time, the command (n + 1) enters the command buffer 23.

타이밍주기 T2에 있어서 (1) 실행 타이밍주기 EC 기간-지령버퍼 23 중의 지령 (n+1)을 지령레지스터 24로 출력하여 지령디코드 실행장치 25의 디코드 및 실행에 제공한다.(1) Execution timing period EC2 in the timing period T 2 The command (n + 1) in the EC period-command buffer 23 is outputted to the command register 24 to be used for decoding and executing the command decoding execution device 25.

(2) 읽기 타이밍주기 FC 기간-프로그램 카운터 22의 내부값 n+1에 1을 가산하고, 프로그램 카운터 22로부터 기억장치 21의 어드레스 n+2를 출력하여 해당기억장치 21의 어드레스 n+2의 내부값을 읽는다. 이때, 지령 (n+2)은 지령버퍼 23에 제공된다.(2) The read timing period FC period-adds 1 to the internal value n + 1 of the program counter 22, outputs the address n + 2 of the storage device 21 from the program counter 22, and internally the address n + 2 of the corresponding storage device 21. Read the value. At this time, the command (n + 2) is provided to the command buffer 23.

기억장치 21 중에 기억된 지령의 실행이 완료될 때까지 상기 작업을 반복한다.The above operation is repeated until execution of the command stored in the storage device 21 is completed.

다음으로, 2층 파이프라인의 구조를 예로 든다. 제4(a)도는 종래의 2층 파이프라인 작업에서의 마이크로 컨트롤러 테이블 색인부분의 구조와 테이블 색인작업과의 관계를 나타낸 예시도이다. 제4(a)도에 있어서, 마이크로 컨트롤러 30은 기억장치 31(예를 들면 ROM)과, 프로그램 카운터 32와, 지표레지스터 33과, 멀티플렉서 34와, 데이타 레지스터 35와, 제어장치 36과, 지령버퍼 37과, 지령 레지스터 38과, 지령디코드 실행장치 39를 구비하며, 그 중의 기억장치 31은 지령데이타 기억수단 311과 테이블 색인데이타 기억수단 312을 구비한다.Next, take the structure of a two-tier pipeline as an example. 4 (a) is an exemplary view showing the relationship between the structure of the microcontroller table index portion and the table indexing operation in the conventional two-layer pipeline operation. In Fig. 4 (a), the microcontroller 30 includes a storage device 31 (e.g., a ROM), a program counter 32, an index register 33, a multiplexer 34, a data register 35, a control device 36, and a command buffer. 37, a command register 38, and a command decode execution device 39, wherein the storage device 31 includes a command data storage means 311 and a table index data storage means 312.

그리고, 부호 PC, m은 각각 프로그램 카운터 32와 지표레지스터 33의 내부값이며 동시에 각각 기억장치의 어드레스 PC, m이다. 또, 부호 PC+1, PC+2는 프로그램 카운터 32의 내부값 PC에 1 및 2를 가산한 것이며, 기억장치 31의 어드레스 PC+1, PC+2이다. 또, (PC), (PC+1), (PC+2) 및 (m)은 각각 기억장치의 31의 어드레스 PC, PC+1, PC+2, m의 메모리 내부값이다. 마찬가지로, 본원에서의 부호(PC) 및 (PC+1)은 각각 지령데이타 기억수단 311에 기억된 테이블 색인지령 및 서브코멘드를 의미하는 것이며, 부호(m)은 테이블 색인데이타 기억수단 312에 기억된 테이블 색인데이타를 의미한다.Reference numerals PC and m denote internal values of the program counter 32 and the index register 33, respectively, and address PC and m of the memory device, respectively. Codes PC + 1 and PC + 2 add 1 and 2 to the internal value PC of the program counter 32, and are the addresses PC + 1 and PC + 2 of the storage device 31, respectively. Also, (PC), (PC + 1), (PC + 2) and (m) are the memory internal values of 31 addresses PC, PC + 1, PC + 2 and m of the storage device, respectively. Similarly, the symbols PC and PC + 1 in the present application mean table index instructions and subcommands stored in the instruction data storage means 311, respectively, and the symbol m is stored in the table index data storage means 312. Table index data.

또한, 제4(b)도는 종래의 파이프라인 작업의 마이크로 컨트롤러 타이밍을 나타낸 예시도이며, 그 중 부호 FC는 읽기주기, 부호 EC는 실행주기를 나타낸다.4 (b) is an exemplary diagram showing the microcontroller timing of a conventional pipeline operation, wherein code FC represents a read cycle and code EC represents an execution cycle.

여기서, 테이블 색인동작의 프로그램에 응용된 제4(a)도의 구조를 제4(b)도에 도시한 마이크로 제어기의 타이밍 예시도를 참조하여 설명한다.Here, the structure of FIG. 4 (a) applied to the program of the table indexing operation will be described with reference to the timing diagram of the microcontroller shown in FIG. 4 (b).

타이밍주기 T0에 있어서 읽기주기 FC 기간-제어장치 36에 의해 발생되고 제1 멀티플렉서 제어상태에 있는 멀티플렉서 제어신호 C1, 메모리 인에이블신호 E 및 프로그램 카운터 32의 내부값 PC에 따라서, 기억장치 31에 의해 지령데이타 기억수단 311로부터 테이블 색인지령 (PC)를 지령버퍼 37로 출력한다.According to the multiplexer control signal C 1 , the memory enable signal E, and the internal value PC of the program counter 32 which are generated by the read period FC period-controller 36 in the timing period T 0 and are in the first multiplexer control state, the storage device 31 By the command data storage means 311, the table index command PC is output to the command buffer 37.

타이밍주기 T1에 있어서 (1) 실행주기 EC 기간-지령버퍼 37에서의 테이블 색인지령 (PC)를 지령레지스터 38로 출력한 후, 지령디코드 실행장치 39에 의해 지령 레지스터 38로부터 해당 테이블 색인지령 (PC)를 읽어서 실행함으로써, 테이블 색인신호 L을 발생시켜서 출력한다.In the timing period T 1 , after outputting the table index command (PC) in the execution period EC period-command buffer 37 to the command register 38, the corresponding table index command (from the command register 38 by the command decoding execution device 39) ( By reading and executing PC), the table index signal L is generated and output.

(2) 읽기주기 FC 기간-제1 멀티플렉서 제어상태에 있는 멀티플렉서 제어신호 C1, 메모리 인에이블신호 E 및 프로그램 카운터 32의 내부값 PC에 1을 가산한 PC+1에 따라, 기억장치 31에 의해 그 지령데이타 기억수단 311로부터 서브코멘드 (PC+1)을 지령버퍼 37로 출력한다.(2) According to the storage device 31 according to the multiplexer control signal C 1 in the read period FC period-first multiplexer control state, the memory enable signal E, and PC + 1 which adds 1 to the internal value PC of the program counter 32. The subcommand (PC + 1) is output from the command data storage means 311 to the command buffer 37.

타이밍주기 T2에 있어서 (1) 실행주기 EC 기간-비동작(NOP)상태를 유지한다.In timing period T 2 , (1) the execution period EC period-inactive (NOP) state is maintained.

(2) 읽기주기 FC 기간-제어장치 36에 의해 테이블 색인신호 L에 따라, 제2 멀티플렉서 제어상태에 있는 멀티플렉서 제어신호 C1이 발생하여 멀티플렉서 34로 출력됨으로써, 지표 레지스터 33의 내부값 m을 기억장치 31에 절환하여 출력한다. 이때, 메모리 인에이블신호 E에 따라서 기억장치 31로부터 테이블 색인 데이타구간 312에 기억된 테이블 색인데이타 (m)을 지령버퍼 37로 출력함으로써, 본래 타이밍주기 T1의 읽기주기 FC 기간에 지령버퍼 37에 기억된 서브코멘드 (PC+1)을 차단한다.(2) According to the table index signal L by the read period FC period control device 36, the multiplexer control signal C 1 in the second multiplexer control state is generated and output to the multiplexer 34, thereby storing the internal value m of the indicator register 33. Switch to device 31 and output. At this time, the table index data (m) stored in the table index data section 312 from the storage device 31 is output to the command buffer 37 in accordance with the memory enable signal E, so that the command buffer 37 is read to the command buffer 37 in the read cycle FC period of the original timing period T 1 . Block the memorized subcommand (PC + 1).

타이밍주기 T3에 있어서 (1) 실행주기 EC 기간-지령버퍼 37에서의 테이블 색인데이타 (m)은 지령 레지스터 38을 통해 제어장치 36에 의해 발생된 쓰기신호 C2에 응답하여 데이타 레지스터 35로 출력되고 테이블 색인동작이 완성된다.(1) Table index data (m) in the execution period EC period-command buffer 37 in the timing period T 3 is output to the data register 35 in response to the write signal C 2 generated by the control device 36 via the command register 38. And the table indexing operation is completed.

(2) 읽기주기 FC 기간-제어장치 36에 의해 다시 제1 멀티플레서 제어상태에 있는 멀티플렉서 제어신호 C1이 발생하여 멀티플레서 34로 출력됨으로써, 프로그램 카운터 32의 내부값 PC+1을 기억장치 31로 출력하고, 기억장치 31로 하여금 메모리 인에이블신호 E에 응답하여 다시 지령데이타 기억수단 311로부터 서브코멘드(PC+1)을 지령버퍼 37로 출력하게 한다. 그리고, 본래 타이밍주기 T1의 읽기주기 FC 기간에 지령버퍼 37에 기억된 서브코멘드 (PC+1)은 타이밍주기 T2의 읽기주기 FC기간의 테이블 색인데이타 (m)에 차단되어 있기 때문에, 이 때의 프로그램 카운터 32의 내부값은 다시 PC+1로 유지되고 있다.(2) The multiplexer control signal C 1 in the first multiplexer control state is generated by the read period FC period-controller 36 again and output to the multiplexer 34, thereby storing the internal value PC + 1 of the program counter 32. And the storage device 31 outputs the subcommand PC + 1 from the command data storage means 311 to the command buffer 37 in response to the memory enable signal E. FIG. And, since the original timing period T 1 read cycle sub-Command (PC + 1) stored in the command buffer 37 to the FC period is blocked to the table index data (m) of the FC period read period of the timing cycle T 2 of the The internal value of the program counter 32 at that time is held back to PC + 1.

타이밍주기 T4에 있어서 (1) 실행주기 EC기간-지령버퍼 37에서의 서브코멘드 (PC+1)을 지령레지스터 38로 출력한 후, 지령디코드 실행장치 39에 의해 지령레지스터 38로부터 서브코멘드 (PC+1)을 읽어서 실행한다.In timing cycle T 4 (1) the sub-command (PC + 1) in the execution cycle EC period-command buffer 37 is output to the command register 38, and then the sub-command (PC) is executed from the command register 38 by the command decoding execution device 39. Read and execute +1).

(2) 읽기주기 FC기간-제1 멀티플렉서 제어상태에 있는 멀티플렉서신호 C1, 메모리 인에이블신호 E 및 프로그램 카운터 32의 내부값 PC+1에 1을 가산한 PC+2에 따라 기억장치에 의해 지령데이타 기억수단 311로부터 지령 (PC+2)를 지령버퍼 37로 출력한다(2) Read cycle FC period-Commanded by the storage device in accordance with the multiplexer signal C 1 in the first multiplexer control state, the memory enable signal E, and PC + 2, which adds 1 to the internal value PC + 1 of the program counter 32. Outputs command (PC + 2) to command buffer 37 from data storage means 311.

요컨대, 상기 종래의 2층 파이프라인 구조를 구비한 마이크로 컨트롤러 30이 테이블 색인동작(테이블 색인신호 L을 발생한 후, 상기 테이블 색인데이타 (m)이 데이타 레지스터 35에 입력될 때까지의 동작)을 완성하는 데는, 3개의 타이밍주기(T1-T3)를 필요로 하며, 그 중 하나의 타이밍주기만 고려하더라도 미리 서브코멘드 (PC+1)을 읽기위한 동작에 시간이 낭비되고, 지령버퍼 37의 운용효율이 저하되며, 또한 파이프라인 구조가 3층이상이 되면, 그 타이밍주기에 걸리는 시간 낭비는 선형방식의 변화가 아니라, 그것을 휠씬 넘는 비선형 낭비가 예견되며, 그 결과 마이크로 컨트롤러 30의 작업효율이 대폭적으로 저하된다.In short, the microcontroller 30 having the conventional two-layer pipeline structure completes a table indexing operation (operation after generating the table indexing signal L and until the table indexing data m is input into the data register 35). To do this, three timing cycles (T 1 -T 3 ) are required, and even if only one of the timing cycles is considered, time is wasted in an operation for reading the subcommand (PC + 1) in advance, and operation of the command buffer 37 is performed. When the efficiency is lowered and the pipeline structure is three or more layers, the waste of time taken for the timing cycle is not a linear change, but a non-linear waste is far exceeded. As a result, the work efficiency of the microcontroller 30 is greatly increased. Is lowered.

본 발명의 주된 목적은, 파이프라인 구조에 응용될 수 있고, 테이블 색인시간을 단축할 수 있는 기억장치의 테이블 색인방법을 제공함에 있다.The main object of the present invention is to provide a table indexing method of a storage device which can be applied to a pipeline structure and can shorten the table indexing time.

본 발명의 다른 목적은 종래의 마이크로 컨트롤러를 대폭 변경하지 않고, 저렴한 기억장치의 테이블 색인장치를 제공함에 있다.Another object of the present invention is to provide a table indexing device of a low cost storage device without significantly changing the conventional microcontroller.

상기 목적을 달성하기 위한 본 발명의 기억장치의 테이블 색인방법은, 지령완충 실행장치와, 제어장치와, 데이타 레지스터를 이용하여 기억장치에 기억된 테이블 색인데이타를 데이타 레지스터로 출력한 테이블 색인방법에 있어서, 제1 타이밍주기에 있어서, 상기 지령완충 실행장치에 의해 미리 기억된 테이블 색인지령을 실행하여 테이블 색인신호를 발생시켜서 출력한 후, 상기 제어장치에 의해 상기 테이블 색인신호에 따라, 상기 기억장치에 기억된 서브 코멘드를 상기 지령완충 실행장치로 출력하는 단계 (a)와, 제2 타이밍주기에 있어서, 상기 제어장치에 의해 사용 금지신호가 발생하여 상기 지령완충 실행장치에서의 상기 서브코멘드를 래치한 후, 상기 제어장치에 쓰기지령이 발생하여 이것을 상기 지령완충 실행장치로 출력시킴으로써, 상기 지령완충 실행장치에 쓰기신호가 발생하여 상기 테이블 색인데이타를 상기 데이타 레지스터로 출력하는 단계 (b)를 구비하여 이루어진다.The table indexing method of the storage device of the present invention for achieving the above object is a table indexing method of outputting the table index data stored in the storage device using the command buffer execution device, the control device, and the data register as a data register. In the first timing period, after the table index command stored in advance by the command buffer execution device is executed to generate and output a table index signal, the storage device according to the table index signal generates the table index signal. (A) outputting the sub-command stored in the command buffering device to the command buffering execution device, and in a second timing period, the control device generates a usage prohibition signal to latch the subcommands in the command buffering device. After that, a write command is generated in the control device and outputted to the command buffer execution device. Command to the write signal generated in the buffer device is made to execute a step (b) outputs the table index data to said data register.

바람직하게는, 상기 기억장치는 지령데이타 기억수단과 테이블 색인데이타 기억수단을 구비한다.Preferably, the storage device includes command data storage means and table index data storage means.

또 바람직하게는, 상기 단계 (a)에서의 테이블 색인지령 및 서브코멘드는 모두 상기 지령데이타 기억수단에 기억되고, 상기 테이블색인 데이타는 상기 테이블 색인데이타 기억수단에 기억되어 있다.Preferably, both the table index command and the subcommand in the step (a) are stored in the command data storage means, and the table index data is stored in the table index data storage means.

바람직하게는 상기 단계 (a)의 앞에, 상기 제어장치가 프로그램 지령 카운트 값에 따라, 상기 지령데이타 기억수단에서의 상기 테이블 색인지령을 상기 지령완충 실행장치로 출력하여, 상기 지령완충 실행장치의 실행에 제공하는 단계(c)를 더 구비한다.Preferably, before the step (a), the control device outputs the table index command in the command data storage means to the command buffer execution device in accordance with a program command count value to execute the command buffer execution device. It further comprises the step (c) to provide.

바람직하게는 상기 프로그램 지령카운트 값은 상기 지령데이타 기억수단에 기억된 지령의 어드레스로서 사용된다.Preferably, the program command count value is used as an address of a command stored in the command data storage means.

또, 상기 단계 (b)는, 다시 상기 제어장치에 의해 발생 및 출력된 사용금지신호를 이용하여 상기 지령완충 실행장치에 위치하는 서브코멘드를 래치하는 단계 (b1)과, 테이블 색인데이타의 지표값에 따라 상기 기억장치에서의 테이블 색인데이타를 데이타 버스로 출력하는 단계 (b2)와, 상기 제어장치에서 상기 쓰기지령이 발생하여 상기 지령완충 실행장치로 출력됨으로써, 상기 지령완충 실행장치로 하여금 상기 쓰기지령을 실행하게 하는 단계 (b3)와, 상기 지령완충 실행장치로부터 상기 쓰기신호를 상기 데이타 레지스터로 출력함으로써, 상기 데이타 버스에 위치된 테이블 색인데이타가 상기 데이타 레지스터로 입력되는 단계 (b4)를 구비하여 이루어진다.The step (b) further includes the step of latching the sub-command located in the command buffer execution device by using the use prohibition signal generated and output by the control device again, and the index value of the table index data. (B2) outputting table index data from the storage device to a data bus according to the present invention; and the write command is generated by the control device and output to the command buffer execution device, thereby causing the command buffer execution device to perform the write operation. Step (b3) of causing a command to be executed, and step (b4) of inputting the table index data located on the data bus into the data register by outputting the write signal from the command buffer execution device to the data register. It is done by

바람직하게는 상기 단계 (b2)에 있어서, 상기 테이블 색인데이타 지표값에 의해 지표값이 지표레지스터에 기억된다.Preferably, in step (b2), the index value is stored in the index register by the table index data index value.

또, 바람직하게는 상기 지령완충 실행장치는 지령버퍼와, 지령 레지스터와, 지령디코드 실행장치를 구비하여 이루어진다.Preferably, the command buffer execution device comprises a command buffer, a command register, and a command decode execution device.

또한, 상기 지령버퍼는 상기 사용금지 신호에 따라 상기 서브코멘드를 그안에 래치시킨다.In addition, the command buffer latches the subcommand therein according to the prohibition signal.

바람직하게는, 상기 지령 레지스터는 상기 제어장치에 의해 발생하고 출력된 쓰기지령을 입력 기억한다.Preferably, the command register inputs and stores a write command generated and output by the control device.

바람직하게는, 상기 지령디코드 실행장치는 순차적으로 상기 지령 레지스터로부터의 상기 테이블 색인지령, 쓰기지령 및 서브코멘드를 디코드 실행한다.Preferably, the instruction decode execution apparatus sequentially decodes the table index instruction, the write instruction, and the subcommand from the instruction register.

또, 본원의 다른 발명인 기억장치의 테이블 색인장치는 테이블 색인지령, 서브코멘드 및 테이블 색인데이타를 가지며, 지표어드레스 제어신호에 따라서 상기테이블 색인지령, 서브코멘드 및 테이블 색인데이타를 순차적으로 출력하는 기억장치와, 상기 기억장치에 전기적으로 접속되고, 상기 기억장치로부터 상기 테이블 색인지령 및 서브 코멘드가 입력된 후, 상기 테이블 색인지령을 실행할 때에 테이블 색인신호의 출력이 발생하는 지령완충 실행장치와, 상기 지령완충 실행장치 및 기억장치에 전기적으로 접속되고, 상기 테이블 색인신호에 따라서 상기 지표어드레스 제어신호가 발생하여 출력됨으로써, 상기 기억장치로 하여금 상기 테이블 색인데이타를 출력하게 함과 동시에, 사용금지 신호 및 쓰기지령이 발생하여 상기 지령완충 실행장치로 출력되고, 상기 지령완충 실행장치로 하여금 상기 서브코멘드가 입력되었을 때 그 서브코멘드를 래치하게 하고, 동시에 상기 쓰기지령에 따라 발생한 쓰기신호를 출력하는 제어장치와, 상기 기억장치 및 지령완충 실행장치에 전기적으로 접속되고, 상기 쓰기신호에 따라서 상기 기억장치로부터 상기 테이블 색인데이타가 입력되는 데이타 레지스터를 구비하여 이루어진다.In addition, a table indexing device of a storage device according to another invention of the present application has a table index command, subcommands, and table index data, and sequentially stores the table index command, subcommands, and table index data according to an index address control signal. And a command buffer execution device that is electrically connected to the storage device and that outputs a table index signal when the table index command is executed after the table index command and subcommand are input from the storage device. Electrically connected to a buffer execution device and a storage device, wherein the index address control signal is generated and output in accordance with the table index signal, thereby causing the storage device to output the table index data, and at the same time, a ban signal and a write operation. A command is generated and sent to the command buffer execution device. And a control device for causing the command buffer execution device to latch the sub command when the sub command is input and to output a write signal generated according to the write command, and to the memory device and the command buffer execution device. And a data register that is electrically connected and receives the table index data from the storage device in accordance with the write signal.

바람직하게는 상기 기억장치는 읽기전용 기억장치(ROM)이다.Preferably, the memory device is a read-only memory device (ROM).

바람직하게는 상기 지령완충 실행장치는, 상기 기억장치 및 제어장치에 전기적으로 접속되고, 순차적으로 상기 기억장치로부터 상기 테이블 색인지령 및 서브코멘드가 입력됨과 동시에, 상기 서브코멘드가 입력되었을 때 상기 사용금지신호에 따라서 상기 서브코멘드를 래치하는 지령버퍼와, 상기 지령완충 실행장치, 제어장치 및 데이타 레지스터에 전기적으로 접속되고, 상기 테이블 색인지령을 실행할 때, 상기 테이블신호가 발생하여 상기 제어장치로 출력됨과 동시에 상기 쓰기지령을 실행함으로써, 상기 쓰기신호가 발생하여 상기 데이타 레지스터로 출력되는 지령실행장치를 구비하여 이루어진다.Preferably, the command buffer execution device is electrically connected to the storage device and the control device, and the table index command and the sub command are sequentially input from the storage device, and the use is prohibited when the sub command is input. A command buffer for latching the subcommand in accordance with a signal, the command buffer execution device, a control device, and a data register electrically connected to the command buffer; when the table index command is executed, the table signal is generated and output to the control device; And a command execution device that generates the write signal and outputs it to the data register by executing the write command at the same time.

바람직하게는 상기 지령 실행장치는, 상기 지령버퍼 및 제어장치에 전기적으로 접속됨으로써 순차적으로 상기 테이블 색인지령 및 상기 서브코멘드를 기억함과 동시에, 상기 제어장치로부터 상기 쓰기지령이 입력되는 지령 레지스터와, 상기 지령 레지스터 및 제어장치에 전기적으로 접속됨으로써, 상기 지령 레지스터로부터 입력된 상기 테이블 색인지령 및 상기 쓰기지령을 실행하여, 각각 상기 테이블 색인신호 및 상기 쓰기신호가 발생하여 상기 제어장치로 출력되는 지령디코드 실행장치를 구비하여 이루어진다.Preferably, the command execution device is electrically connected to the command buffer and the control device to sequentially store the table index command and the subcommand, and to input the write command from the control device. By electrically connecting to a command register and a control device, the table index command and the write command inputted from the command register are executed, so that the table index signal and the write signal are generated and output to the control device, respectively. With a device.

또한, 상기 기억장치의 테이블 색인장치는, 바람직하게는 상기 테이블 색인지령 및 서브코멘드를 상기 기억장치의 기억어드레스에 기억시키는 프로그램 카운터와, 상기 테이블 색인데이타를 상기 기억장치의 기억어드레스에 기억시키는 지표레지스터와, 상기 프로그램 카운터, 지표레지스터, 제어장치 및 기억장치에 전기적으로 접속됨으로써, 상기 제어장치로부터 출력된 멀티플렉서 제어신호에 따라서, 상기 프로그램 카운터 또는 상기 지표레지스터에서의 내부값을 차례로 상기 지표어드레스 제어신호로서 사용함으로써, 상기 테이블 색인지령, 서브코멘드 및 테이블 색인데이타를 차례로 상기 기억장치로 출력하는 멀티플렉서를 구비하여 이루어진다.The table indexing device of the storage device preferably includes a program counter for storing the table index command and subcommands in a storage address of the storage device, and an index for storing the table index data in the storage address of the storage device. Electrically connected to a register, the program counter, the indicator register, the control device and the storage device, the index address control of the internal value of the program counter or the indicator register in order according to the multiplexer control signal output from the control device. By using as a signal, a multiplexer for outputting the table index command, subcommand and table index data to the storage device in turn is provided.

바람직하게는 상기 제어장치는 상기 테이블 색인신호가 입력되어 있지 않을 때, 제1 멀티플렉서 제어상태에 있는 상기 멀티플렉서 제어신호를 출력하여 상기 프로그램 카운터의 내부값을 상기 지표어드레스 제어신호로서 사용함으로써, 상기 기억장치로 하여금 상기 테이블 색인지령 또는 상기 서브코멘드를 출력하게 하고, 이에 대하여 상기 제어장치에 상기 테이블 색인신호가 입력되어 있을 때는 상기 멀티플렉서 제어신호가 제2 멀티플렉서 제어상태가 되어 상기 지표레지스터의 내부 값을 상기 지표어드레스 제어신호로서 사용함으로써, 상기 기억장치로 하여금 상기 테이블 색인데이타를 출력하도록 하여 이루어진다.Preferably, the control device outputs the multiplexer control signal in a first multiplexer control state when the table index signal is not input, and uses the internal value of the program counter as the index address control signal, thereby storing the memory. Causing the device to output the table index command or the subcommand, and when the table index signal is input to the control device, the multiplexer control signal enters a second multiplexer control state to reset the internal value of the index register. By using it as the indicator address control signal, it causes the storage device to output the table index data.

바람직하게는, 상기 제1 및 제2 멀티플렉서 제어상태는 각각 하이레벨 및 로우레벨상태이다.Preferably, the first and second multiplexer control states are high level and low level states, respectively.

바람직하게는, 상기 제1 및 제2 멀티플렉서 제어상태는 각각 로우레벨 및 하이레벨이다.Preferably, the first and second multiplexer control states are low level and high level, respectively.

또한, 상기 기억장치의 테이블 색인장치는, 상기 기억장치, 지령완충 실행장치, 데이타 레지스터 및 제어장치에 전기적으로 접속됨으로써, 상기 제어장치로부터 출력된 디멀티플렉서신호에 따라서 상기 테이블 색인지령 및 다음의 지령을 상기 지령완충 실행장치로 출력하거나, 또는 상기 테이블 색인데이타를 상기 데이타 레지스터로 출력하는 디멀티플렉서를 구비하여 이루어진다.The table indexing device of the storage device is electrically connected to the storage device, the command buffer execution device, the data register, and the control device so that the table indexing command and the next command are output in accordance with the demultiplexer signal output from the control device. And a demultiplexer for outputting to the command buffer execution device or for outputting the table index data to the data register.

바람직하게는 상기 제어장치는, 상기 테이블 색인신호가 입력되어 있지 않을 때 제1 디멀티플렉서 제어상태에 있는 상기 디멀티플렉서 제어신호를 출력하여 상기 테이블 색인지령 및 다음의 지령을 상기 지령완충 실행장치로 출력시키고, 이에 대하여, 상기 제어장치에 상기 테이블 색인데이타가 입력되어 있을 때는 상기 디멀티플렉서 제어신호가 제2 디멀티플렉서 제어상태가 되어 상기 테이블 색인데이타를 상기 데이타 레지스터로 출력한다.Preferably, the control device outputs the demultiplexer control signal in a first demultiplexer control state when the table index signal is not input, and outputs the table index command and the next command to the command buffer execution device. In contrast, when the table index data is input to the control device, the demultiplexer control signal enters a second demultiplexer control state and outputs the table index data to the data register.

바람직하게는, 상기 제1 및 제2 디멀티플렉서 제어상태는 각각 하이레벨 및 로우레벨상태이다.Preferably, the first and second demultiplexer control states are high level and low level states, respectively.

바람직하게는, 상기 제1 및 제2 디멀티플렉서 제어상태는 각각 로우레벨 및 하이레벨상태이다.Advantageously, said first and second demultiplexer control states are low and high level states, respectively.

바람직하게는, 상기 기억장치는 상기 테이블 색인지령 및 다음의 지령을 기억하는 지령데이타 기억수단과, 상기 테이블 색인데이타를 기억하는 테이블 색인데이타 기억수단을 구비하여 이루어진다.Preferably, the storage device includes command data storage means for storing the table index command and the next command, and table index data storage means for storing the table index data.

본 발명의 마이크로 컨트롤러는 기억장치, 예를 들면 ROM과, 제어장치와, 데이타 레지스터와, 지령완충 실행장치와, 프로그램 카운터와, 지표 레지스터와, 멀티플렉서와, 데이타 레지스터를 구비하여 이루어지고, 상기 지령완충 실행장치는 지령버퍼와, 지령 레지스터 및 지령 디코드 실행장치를 구비한 지령실행장치에 의해 이루어지며, 그리고 기억장치는 지령데이타 기억수단과, 테이블 색인데이타 기억수단을 구비하므로, 테이블 색인동작은 2개의 타이밍주기 밖에 필요로 하지 않으며, 파이프라인 구조를 3층이상으로 변경하더라도 그 필요로 하는 주기도 종래의 제4(a)도 및 제4(b)도에 도시된 것이 필요로 하는 주기보다 매우 짧으며, 마이크로 컨트롤러의 작업효율을 대폭 향상시킬 수 있다.The microcontroller of the present invention comprises a storage device such as a ROM, a control device, a data register, an instruction buffer execution device, a program counter, an indicator register, a multiplexer, and a data register. The buffer execution device is constituted by a command execution device including a command buffer, a command register and a command decode execution device, and the storage device includes command data storage means and table index data storage means. It requires only three timing periods, and even if the pipeline structure is changed to three or more layers, the required period is also much shorter than that required in the conventional Figs. 4 (a) and 4 (b). In addition, the working efficiency of the microcontroller can be greatly improved.

또한, 본 발명은, 테이블 색인지령 (PC)에 의해 테이블 색인데이타 (m)을 출력하여 기억장치에서의 어드레스 m에 기억됨과 동시에 프로그램 카운터의 내부값 PC, PC+1, PC+2 등을 지표어드레스 제어신호 P로서 사용할 수 있으므로, 지표레지스터 및 멀티플렉서를 절약할 수 있다.In addition, the present invention outputs the table index data (m) by the table index command (PC), is stored in the address m in the storage device, and indicates the internal values PC, PC + 1, PC + 2, etc. of the program counter. Since it can be used as the address control signal P, it is possible to save the index register and the multiplexer.

또, 본 발명은 제어장치에 의해 지표어드레스 제어신호 P를 출력할 수 있으므로, 프로그램 카운터도 절약할 수 있다.Further, according to the present invention, since the indicator address control signal P can be output by the control device, the program counter can also be saved.

이하, 본 발명의 바람직한 실시예를 첨부의 도면을 참조하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1(a)도는 본 발명의 바람직한 실시예를 나타내는 블럭구성도이다. 제1(a)도에 있어서 마이크로 컨트롤러 40은, 기억장치 41(예를 들면 ROM)과, 제어장치 42와, 데이타 레지스터 43과, 지령완충 실행장치 44와, 프로그램 카운터 45와, 지표 레지스터 46과, 멀티플렉서 47과, 디멀티플렉서 48을 구비하여 이루어진다.1 (a) is a block diagram showing a preferred embodiment of the present invention. In FIG. 1 (a), the microcontroller 40 includes a storage device 41 (for example, a ROM), a control device 42, a data register 43, a command buffer execution device 44, a program counter 45, and an index register 46; , A multiplexer 47 and a demultiplexer 48.

그리고 상기 지령완충 실행장치 44는, 지령버퍼 441과, 지령 레지스터 4421 및 지령디코드 실행장치 4422를 구비한 지령실행장치 442에 의해 이루어지며, 상기 기억장치 41은 지령데이타 기억수단 411과, 테이블 색인데이타 기억수단 412로 구성되어 있다.The command buffer execution device 44 is constituted by a command buffer device 442 including a command buffer 441, a command register 4421, and a command decode execution device 4422. The storage device 41 includes command data storage means 411, and table index data. It consists of a memory means 412.

부호 PC, m은 프로그램 카운터 45 및 지표레지스터 46의 내부값인 동시에, 각각 기억장치 41의 어드레스 PC, m을 나타낸다. 또한, 부호 PC+1, PC+2는 프로그램 카운터 45의 내부값 PC에 1 및 PC에 2를 가산한 것이며, 동시에 기억장치 41의 어드레스 PC+1, PC+2이다. 또한, 부호(PC), (PC+1), (PC+2) 및 (m)은 각각 기억장치 41의 어드레스 PC, PC+1, PC+2, m의 메모리 내부값이며, 여기서 부호 (PC) 및 (PC+1)은 각각 지령데이타 기억수단 411에 기억된 테이블 색인지령 및 서브코멘드를 지칭하는 것이며, 부호 (m)은 테이블 색인데이타 기억수단 412에 기억된 테이블 색인데이타를 의미한다.The symbols PC and m are internal values of the program counter 45 and the index register 46, and indicate the addresses PC and m of the storage device 41, respectively. Codes PC + 1 and PC + 2 add 1 to the internal value PC of the program counter 45 and 2 to the PC, and at the same time, the addresses PC + 1 and PC + 2 of the storage device 41. Also, symbols PC, PC + 1, PC + 2 and m are the internal values of the addresses PC, PC + 1, PC + 2 and m of the storage device 41, respectively. And (PC + 1) refer to table index instructions and sub-commands stored in the instruction data storage means 411, respectively, and code (m) means table index data stored in the table index data storage means 412.

또, 제1(b)도는 본 발명의 바람직한 실시예의 타이밍도이며, 그 중, FC는 읽기주기를, EC는 실행주기를 나타낸다.Fig. 1 (b) is a timing diagram of a preferred embodiment of the present invention, where FC represents a read cycle and EC represents an execution cycle.

다음에, 테이블 색인동작의 프로그램에 응용된 제1(a)도의 구조를, 제1(b)도에 도시된 마이크로 컨트롤러의 타이밍 예시도를 참조하여 설명한다.Next, the structure of FIG. 1 (a) applied to the program of the table indexing operation will be described with reference to the timing diagram of the microcontroller shown in FIG.

타이밍주기 T0에 있어서 읽기주기 FC기간-우선, 제어장치 42에 의해 발생되고, 제1 멀티플렉서 제어 상태에 있는 멀티플렉서 제어신호 C1, 제1 디멀티플렉서 제어상태에 있는 디멀티플렉서 제어신호 C2, 메모리 인에이블 신호 E 및 지표어드레스 제어신호 P로서 사용된 프로그램 카운터 45의 내부값 PC에 따라서, 기억장치 41이 지령데이타 기억수단 411로부터 테이블 색인지령 (PC)를 지령버퍼 441로 출력한다.In the timing period T 0 , the read period FC period-first, which is generated by the control unit 42 and is in the first multiplexer control state, the multiplexer control signal C 1 , and the demultiplexer control signal C 2 in the first demultiplexer control state, memory enable In accordance with the internal value PC of the program counter 45 used as the signal E and the indicator address control signal P, the storage device 41 outputs the table index command (PC) from the command data storage means 411 to the command buffer 441.

타이밍주기 T1에 있어서 (1) 실행주기 EC기간-지령버퍼 441에서의 테이블 색인지령 (PC)를 지령 레지스터 4421로 출력한 후, 지령디코드 실행장치 4422에 의해 지령 레지스터 4421로부터 테이블 색인지령 (PC)를 읽어서 실행함으로써, 테이블 색인신호 L을 발생시켜서 출력한다.(1) In the timing period T 1 , after outputting the table index command (PC) in the execution period EC period-command buffer 441 to the command register 4421, the table index command (PC) is received from the command register 4421 by the command decode execution device 4422. ) Is read and executed to generate and output the table index signal L.

(2) 읽기주기 FC기간-제1 멀티플렉서 제어상태에 있는 멀티플렉서 제어신호 C1, 제1 디멀티플렉서 제어상태에 있는 디멀티플렉서 제어신호 C2, 메모리 인에이블신호 E 및 프로그램 카운터 45의 내부값 PC에 1을 가산한 PC+1에 따라서, 기억장치 41에 의해 그 지령데이타 기억수단 411로부터 서브코멘드 (PC+1)을 지령버퍼 441로 출력한다.(2) Read cycle FC period-multiplexer control signal C 1 in the first multiplexer control state, demultiplexer control signal C 2 in the first demultiplexer control state, memory enable signal E and 1 in the internal value PC of the program counter 45. In accordance with the added PC + 1, the storage device 41 outputs the subcommand (PC + 1) from the command data storage means 411 to the command buffer 441.

타이밍주기 T2에 있어서 (1) 실행주기 EC기간-제어장치 42에 의해 사용금지신호 X가 발생하고, 이것을 지령버퍼 441로 출력함으로써 서브코멘드를 래치함과 동시에, 제어장치 42에 쓰기지령 I가 발생하여 이것을 지령 레지스터 4421로 보내고 지령디코드 실행장치 4422에 의해 지령 레지스터 4421 내에 있는 해당 쓰기지령 I를 읽어서 실행함으로써 쓰기신호 W가 발생하여 데이타 레지스터 43으로 출력함으로써, 데이타 레지스터 43으로 하여금 데이타 버스내의 데이타(즉, 타이밍주기 T2에서 추출하고 읽기주기 FC기간에 데이타 버스 D로 출력된 테이블 색인데이타 (m))를 그 안에 입력하게 한다.(제1(b)도의 부호(B) 부분을 참조)In the timing period T 2 , (1) the execution cycle EC period-controller 42 generates a prohibition signal X, outputs it to the command buffer 441 to latch the subcommand and write command I to the controller 42. Generate and send it to the command register 4421, and then read and execute the corresponding write command I in the command register 4421 by the command decoding execution device 4422 to generate the write signal W and output it to the data register 43, thereby causing the data register 43 to display the data in the data bus. (That is, the table index data (m) extracted in the timing period T 2 and output to the data bus D in the read period FC period) is inputted therein (see the symbol (B) in FIG. 1 (b)).

(2) 읽기주기 FC기간-제어장치 42에 의해 테이블 색인신호 L에 따라서 제2 멀티플렉서 제어상태에 있는 멀티플렉서 제어신호 C1이 발생하여 멀티플렉서 47로 출력됨과 동시에, 제2 디멀티플렉서 제어상태에 있는 디멀티플렉서 제어신호 C2가 발생하여 디멀티플렉서 48로 출력됨으로써, 지표어드레스 제어신호 P로서 사용되는 지표 레지스터 46의 내부값 m을 기억장치 41에 절환하여 출력한 후, 기억장치에 의해 메모리 인에이블신호 E에 응답하여 테이블 색인데이타 기억수단 412에 기억되어 있는 테이블 색인데이타 (m)을 데이타 버스 D로 출력한다.(제1(b)도에서의 부호(A) 부분을 참조)(2) The multiplexer control signal C 1 in the second multiplexer control state is generated by the read period FC period-controller 42 according to the table index signal L and output to the multiplexer 47, and the demultiplexer control in the second demultiplexer control state is performed. A signal C 2 is generated and output to the demultiplexer 48, so that the internal value m of the indicator register 46, which is used as the indicator address control signal P, is outputted to the storage device 41, and thereafter, in response to the memory enable signal E by the storage device. The table index data (m) stored in the table index data storage means 412 is output to the data bus D (see the symbol (A) in FIG. 1 (b)).

타이밍주기 T3에 있어서 (1) 실행주기 EC기간-지령버퍼 441에 래치된 서브코멘드 (PC+1)을 지령 레지스터 4421로 출력한 후, 지령디코드 실행장치 4422에 의해 지령 레지스터 4421로부터 해당 서브코멘드 (PC+1)을 읽어서 실행한다.Timing period T 3 (1) run cycle EC period in - that from the command buffer and then output to the sub-Command (PC + 1) the command register 4421 latches 441, instruction decode execution unit instruction registers 4421 by 4422 sub-Command Read and execute (PC + 1).

(2) 읽기주기 FC기간-제어장치 42에 의해 다시 제1 멀티플렉서 상태에 있는 멀티플렉서 제어신호 C1이 발생하여 멀티플렉서 47로 출력됨과 동시에, 다시 제1 디멀티플렉서 제어상태에 있는 디멀티플렉서 제어신호 C2가 발생하여 디멀티플렉서 48로 출력되고, 동시에 프로그램 카운터 45의 내부값 PC+1에 1을 가산하여 PC+2로서 기억장치 41로 출력함으로써, 기억장치 41로 하여금 메모리 인에이블신호 E에 응답하여, 지령데이타 기억수단 411로부터 해당 지령 (PC+2)를 지령버퍼 441로 출력하게 한다.(2) The multiplexer control signal C 1 in the first multiplexer state is again generated by the read period FC period-controller 42 and output to the multiplexer 47, and the demultiplexer control signal C 2 in the first demultiplexer control state is generated again. Is output to the demultiplexer 48, and at the same time, 1 is added to the internal value PC + 1 of the program counter 45 and output to the storage device 41 as PC + 2, thereby causing the storage device 41 to respond to the memory enable signal E to store the command data. The command 411 outputs the command (PC + 2) to the command buffer 441.

상술한 바와 같이, 본원 발명의 2층 파이프라인구조에 응용되는 마이크로 컨트롤러 40에 있어서는, 상기 테이블 색인동작(즉, 테이블 색인신호 L이 발생하고나서 테이블 색인데이타 (m)이 데이타 레지스터 43에 입력될 때까지의 동작)은 2개의 타이밍주기(즉, T1, T2)밖에 필요로 하지 않으며, 파이프라인 구조를 3층 이상으로 변경하더라도, 그 필요로 하는 주기도 제4(a)도 및 제4(b)도에 도시된 것이 필요로 하는 주기보다 휠씬 짧으며, 마이크로 컨트롤러의 작업효율을 대폭 향상시킬 수 있다.As described above, in the microcontroller 40 applied to the two-layer pipeline structure of the present invention, the table index operation (that is, the table index signal L is generated and then the table index data m is input into the data register 43). Operation until) requires only two timing periods (i.e., T 1 , T 2 ), and even if the pipeline structure is changed to three or more layers, the required periods are also shown in FIGS. It is much shorter than the period shown in (b) is required, and can greatly improve the working efficiency of the microcontroller.

또한, 본 발명은, 테이블 색인지령 (PC)에 의해 테이블 색인데이타 (m)을 출력하여 기억장치에서의 어드레스 m에 기억됨과 동시에, 프로그램 카운터 45의 내부값 PC, PC+1, PC+2 등을 지표어드레스 제어신호 P로서 사용할 수 있으므로, 지표래지스터 46 및 멀티플렉서 47을 절약할 수 있다.In addition, the present invention outputs the table index data (m) by the table index command (PC), is stored in the address m of the storage device, and the internal values PC, PC + 1, PC + 2, and the like of the program counter 45. Can be used as the ground address control signal P, so that the ground register 46 and the multiplexer 47 can be saved.

또한, 본 발명은, 제어장치 42에 의해 지표어드레스 제어신호 P를 출력할 수 있으므로, 프로그램 카운터 45를 절약할 수 있다. 또한, 지령데이타 기억수단 411의 출력단자를 지령버퍼 441에 전기적으로 접속할 수 있으며, 동시에 테이블 색인데이타 기억수단 412의 출력단자를 데이타 레지스터 43에 전기적으로 접속할 수 있으므로, 디멀티플렉서 48을 절약할 수 있다.In the present invention, since the indicator address control signal P can be output by the control device 42, the program counter 45 can be saved. In addition, the output terminal of the command data storage means 411 can be electrically connected to the command buffer 441, and at the same time, the output terminal of the table index data storage means 412 can be electrically connected to the data register 43, thereby saving the demultiplexer 48.

더욱이, 기억장치 41의 내부값의 비트수가 데이타 버스 D의 비트수보다도 클 경우, 다른 데이타 레지스터를 증설하여 소정수 이상의 비트를 기억할 수 있다.Further, when the number of bits of the internal value of the storage device 41 is larger than the number of bits of the data bus D, another data register can be added to store more than a predetermined number of bits.

요컨대, 본 발명은 대폭적으로 종래의 마이크로 컨트롤러의 구도를 변경하지 않고, 저렴한 기억장치의 테이블 색인장치 및 색인방법을 제공하므로, 파이프라인에 응용되어 테이블 색인의 시간을 단축할 수 있으므로, 산업상의 이용가치가 매우 높은 효과가 있다.In short, the present invention provides a table indexing device and an indexing method of an inexpensive storage device without significantly changing the structure of a conventional microcontroller, and thus can be applied to a pipeline to shorten the time of the table indexing. Value is very high effect.

Claims (11)

지령완충 실행장치, 제어장치, 데이타 레지스터를 이용하여 기억 장치에 기억된 테이블 색인데이타를 데이타 레지스터로 출력하기 위한 기억장치 테이블 색인(look-up)방법에 있어서, (a) 제1 타이밍주기에 있어서, 상기 지령완충 실행장치에 의해 미리 기억된 테이블 색인지령을 실행하여 테이블 색인신호를 발생시켜서 출력한 후, 상기 제어장치에 의해 상기 테이블 색인 신호에 대응하여, 상기 기억장치에 기억된 서브코멘드를 상기 지령완충 실행장치로 출력하는 단계와, (b) 제2 타이밍주기에 있어서, 상기 제어장치에 의해 사용금지신호가 발생하여 상기 지령완충 실행장치에서의 상기 서브코멘드를 래치한 후, 상기 제어장치에 쓰기지령이 발생하여 이것을 상기 지령완충 실행장치로 출력시킴으로써, 상기 지령완충 실행장치에 쓰기신호가 발생하여 상기 테이블 데이타를 상기 데이타 레지스터로 출력하는 단계를 구비함을 특징으로 하는 기억장치의 테이블 색인방법.A storage table look-up method for outputting table index data stored in a storage device to a data register using a command buffer execution device, a control device, and a data register, wherein (a) in the first timing period. The table index command stored in advance by the command buffer execution device is generated to generate a table index signal, and then outputs a table index signal, and then the sub-command stored in the storage device is read by the controller in response to the table index signal. Outputting to the command buffer execution device; and (b) in the second timing cycle, a prohibition signal is generated by the control device to latch the sub-command in the command buffer execution device, and then to the control device. By generating a write command and outputting it to the command buffer execution device, a write signal is generated in the command buffer execution device. Table indexing method of the memory device characterized in that it includes a step of outputting the group table data into the data register. 제1항에 있어서, 상기 기억장치는 지령데이타 기억수단과 테이블 색인데이타 기억수단으로 이루어지며, 상기 단계 (a)에 있어서의 테이블 색인지령 및 서브 코멘드는 모두 상기 지령데이타 기억수단에 기억되고, 상기 테이블 색인데이타는 상기 색인데이타 기억수단에 기억되며, 상기 단계 (a)의 앞에는 또한 상기 제어장치가 프로그램지령 카운트값에 따라서 상기 지령데이타 기억수단에 있어서의 상기 테이블 색인지령을 상기 지령완충 실행장치로 출력하여 이 지령완충 실행장치의 실행에 제공하는 단계(c)를 더 구비함을 특징으로 하는 기억장치의 테이블 색인방법.2. The memory device according to claim 1, wherein the storage device comprises command data storage means and table index data storage means, and all of the table index commands and sub-commands in step (a) are stored in the command data storage means. The table index data is stored in the index data storage means, and before the step (a), the control device transfers the table index command in the command data storage means to the command buffer execution device in accordance with a program command count value. And (c) outputting and providing the command buffer execution device to the execution of the command buffer execution device. 제1항에 있어서, 상기 단계 (b)는, (b1) 상기 제어장치에 의해 발생 및 출력된 사용금지신호를 이용하여 상기 지령완충 실행장치에 위치하는 서브코멘드를 래치하는 단계와, (b2) 테이블 색인데이타의 지표값에 따라서 상기 기억장치에서의 테이블 색인데이타를 데이타버스로 출력하는 단계와, (b3) 상기 제어장치로부터 상기 쓰기지령이 발생하여 상기 지령완충 실행장치로 출력됨으로써, 상기 지령완충 실행장치로 하여금 상기 쓰기지령을 실행하게 하는 단계와, (b4) 상기 지령완충 실행장치로부터 상기 쓰기신호를 상기 데이타 레지스터로 출력함으로써, 상기 데이타 버스에 위치된 테이블 색인데이타가 상기 데이타 레지스터에 입력되는 단계로 이루어지며, 상기 단계 (b2)에 있어서, 상기 테이블 색인데이타의 지표값에 의해 지표값이 지표레지스터에 기억됨을 특징으로 하는 기업장치의 테이블 색인방법.The method of claim 1, wherein the step (b) comprises: (b1) latching a sub-command located in the command buffer execution device by using the prohibition signal generated and output by the control device, and (b2) Outputting the table index data in the storage device to the data bus according to the index value of the table index data, and (b3) the write command is generated from the control device and output to the command buffer execution device, thereby providing the command buffer. Causing an execution device to execute the write command, and (b4) outputting the write signal from the command buffer execution device to the data register so that table index data located on the data bus is input to the data register. In the step (b2), the index value is written to the index register by the index value of the table index data. Table indexing method of the enterprise apparatus characterized in that the suppression. 제1항에 있어서, 상기 지령완충 실행장치는 지령버퍼와, 지령레지스터와, 지령디코드 실행장치를 구비하며, 그 중 상기 지령버퍼는 상기 사용금지신호에 따라서 상기 서브코멘드를 그 안에 래치시키고, 또한 상기 지령 레지스터는 상기 제어장치에 의해 발생하여 출력된 쓰기지령을 입력기억하고, 그리고 상기 지령디코드 실행장치는 순차적으로 상기 지령 레지스터로부터의 상기 테이블 색인지령, 쓰기지령 및 서브코멘드를 디코드 실행함을 특징으로 하는 기억장치의 테이블 색인방법.2. The apparatus of claim 1, wherein the command buffer execution device includes a command buffer, a command register, and a command decode execution device, wherein the command buffer latches the subcommand therein according to the prohibition signal. The command register stores an input of a write command generated and output by the control device, and the command decoding execution device sequentially decodes the table index command, write command, and subcommand from the command register. Table indexing method of storage. 제1항에 있어서, 상기 기억장치는 읽기전용 기억장치(ROM)임을 특징으로 하는 기억장치의 테이블 색인방법.The method of claim 1, wherein the storage device is a read-only memory device (ROM). 기억장치의 테이블 색인장치에 있어서, 테이블 색인지령, 서브코멘드 및 테이블 색인데이타를 가지며, 지표어드레스 제어신호에 따라서 상기 테이블 색인지령, 서브코멘드 및 테이블 색인테이타를 순차적으로 출력하는 기억장치와, 상기 기억장치에 전기적으로 접속되고, 상기 기억장치로부터 상기 테이블 색인지령 및 서브코멘드가 입력된 후, 상기 테이블 색인지령을 실행할 때 테이블 색인신호가 발생하는 지령완충 실행장치와, 상기 지령완충 실행장치 및 기억장치에 전기적으로 접속되고, 상기 테이블 색인신호에 따라서 상기 지표어드레스 제어신호가 발생하여 출력됨으로써 상기 기억장치로 하여금 상기 테이블 테이타를 출력하게 함과 동시에, 사용금지신호 및 쓰기지령이 발생하여 상기 지령완충 실행장치로 출력되고, 상기 지령완충 실행장치로 하여금 상기 서브코멘드가 입력되었을 때 그 서브코멘드를 래치하게 하고, 동시에 상기 쓰기지령에 따라서 발생한 쓰기신호를 출력하는 제어장치와, 상기 기억장치 및 지령완충 실행장치에 전기적으로 접속되고, 상기 쓰기신호에 따라서 상기 기억장치로부터 상기 테이블 색인데이타가 입력되는 데이타 레지스터를 구비하여 이루어짐을 특징으로 하는 기억장치의 테이블 색인장치.A table indexing device of a storage device, comprising: a storage device having a table index command, subcommands, and table index data, and sequentially outputting the table index command, subcommands, and table index data according to an index address control signal; An instruction buffer execution device that is electrically connected to a device, wherein a table index signal is generated when the table index command is executed after the table index command and subcommand are input from the storage device, and the command buffer execution device and the storage device. The ground address control signal is generated and output in accordance with the table index signal to cause the storage device to output the table data, and a use prohibition signal and a write command are generated to execute the command buffer. Output to the device, the command buffer execution site A control device which causes the subcommand to latch when the subcommand is input, and at the same time outputs a write signal generated in accordance with the write command, and is electrically connected to the memory device and the command buffer execution device, wherein the write signal And a data register into which the table index data is input from the storage device. 제6항에 있어서, 상기 기억장치는 읽기전용 기억장치(ROM)임을 특징으로 하는 기억장치의 테이블 색인장치.7. The table indexing apparatus according to claim 6, wherein said storage device is a read-only memory device (ROM). 제6항에 있어서, 상기 지령완충 실행장치는, 상기 기억장치 및 제어장치에 전기적으로 접속되고, 순차적으로 상기 기억장치로부터 상기 테이블 색인지령 및 서브코멘드가 입력됨과 동시에, 상기 서브코멘드가 입력되었을 때 상기 사용금지신호에 따라 상기 서브코멘드를 래치하는 지령버퍼와, 상기 지령완충 실행장치, 제어장치 및 데이타 레지스터에 전기적으로 접속되고, 상기 테이블 색인지령을 실행할 때, 상기 테이블 신호가 발생하여 상기 제어장치로 출력됨과 동시에, 상기 쓰기지령을 실행함으로써, 상기 쓰기신호가 발생하여 상기 데이타 레지스터로 출력되는 지령실행장치를 구비하며, 그 중 상기 지령실행장치는, 상기 지령버퍼 및 제어장치에 전기적으로 접속됨으로써 순차적으로 상기 테이블 색인지령 및 서브코멘드를 기억함과 동시에, 상기 제어장치로부터 상기 쓰기지령이 입력되는 지령 레지스터와, 상기 지령 레지스터 및 제어장치에 전기적으로 접속됨으로써, 상기 지령 레지스터로부터 입력된 상기 테이블 색인지령 및 상기 쓰기지령을 실행하여, 각각 상기 테이블 색인신호 및 상기 쓰기신호가 발생하여 상기 제어장치로 출력되는 지령디코드 실행장치를 구비함을 특징으로 하는 기억장치의 테이블 색인장치.The command buffer execution device according to claim 6, wherein the command buffer execution device is electrically connected to the storage device and the control device, and when the table index command and the subcommand are sequentially input from the storage device, and the subcommand is input. A command signal for latching the sub-command in accordance with the prohibition signal, the command buffer execution device, a control device and a data register electrically connected to the command buffer, and when the table index command is executed, the table signal is generated to generate the control device. And a command execution device for generating the write signal and outputting the write signal to the data register by executing the write command, wherein the command execution device is electrically connected to the command buffer and the control device. While sequentially storing the table index command and subcommands, The table index command and the write command input from the command register are executed by being electrically connected to a command register to which the write command is input from the control device, and to the command register and the control device, respectively, to execute the table index signal and And a command decoding execution device for generating the write signal and outputting the write signal to the control device. 제6항에 있어서, 상기 기억장치의 테이블 색인장치는, 상기 테이블 색인지령 및 서브코멘드를 상기 기억장치의 기억어드레스에 기억시키는 프로그램 카운터와, 상기 테이블 색인데이타를 상기 기억장치의 기억어드레스에 기억시키는 지표레지스터와, 상기 프로그램 카운터, 지표 레지스터, 제어장치 및 기억장치에 전기적으로 접속됨으로써, 상기 제어장치로부터 출력된 멀티플렉서 제어신호에 따라, 상기 프로그램 카운터 또는 상기 지표 레지스터에서의 내부값을 차례로 상기 지표 어드레스 제어신호로서 사용함으로써, 상기 테이블 색인지령, 서브코멘드 및 테이블 색인 데이타를 차례로 상기 기억장치로 출력하는 멀티플렉서를 구비하여 이루어지며, 그 중, 상기 제어장치는 상기 테이블 색인신호가 입력되어 있지 않을 때 제1 멀티플렉서 제어상태에 있는 상기 멀티플렉서 제어신호를 출력하여 상기 프로그램 카운터의 내부값을 상기 지표어드레스 제어신호로서 사용함으로써, 상기 기억장치로 하여금 상기 테이블 색인지령 또는 상기 서브코멘드를 출력하게 하고, 이에 대하여, 상기 제어장치에 상기 테이블 색인신호가 입력되어 있을 때는 상기 멀티플렉서 제어신호가 제2 멀티플렉서 제어상태가 되어 상기 지표레지스터의 내부값을 상기 지표어드레스 제어신호로서 사용함으로써, 상기 기억장치로 하여금 상기 테이블 색인데이타를 출력하게 하고, 상기 제1 및 제2 멀티플렉서 제어상태는 각각 하이레벨 및 로우레벨 상태이거나, 또는 로우레벨 및 하이레벨 상태임을 특징으로 하는 기억장치의 테이블 색인장치.The memory device of claim 6, wherein the table indexing device of the storage device comprises: a program counter for storing the table index command and subcommands in a storage address of the storage device, and storing the table index data in the storage address of the storage device. The index register is electrically connected to the program counter, the index register, the control unit, and the storage unit, and according to the multiplexer control signal output from the control unit, the index value is sequentially converted into an internal value of the program counter or the index register. By using as a control signal, a multiplexer is provided which sequentially outputs the table index command, subcommands and table index data to the storage device, wherein the control device is provided when the table index signal is not input. 1 Multiplexer Control Status Outputting the multiplexer control signal in to use the internal value of the program counter as the index address control signal, thereby causing the storage device to output the table index command or the subcommand, and to the control device. When the table index signal is input, the multiplexer control signal enters a second multiplexer control state to use the internal value of the index register as the index address control signal, thereby causing the storage device to output the table index data. And the first and second multiplexer control states are high level and low level states, or low and high level states, respectively. 제6항에 있어서, 상기 기억장치의 테이블 색인장치는, 상기 기억장치, 지령완충실행장치, 데이타 레지스터 및 제어장치에 전기적으로 접속됨으로써, 상기 제어장치로부터 출력된 디멀티플렉서신호에 따라 상기 테이블 색인지령 및 다음의 지령을 상기 지령완충 실행장치로 출력하거나, 또는 상기 테이블 색인데이타를 상기 데이타 레지스터로 출력하는 디멀티플렉서를 구비하여 이루어지며, 그 중, 상기 제어장치는 상기 테이블 색인신호가 입력되어 있지 않을 때 제1 디멀티플렉서 제어상태에 있는 상기 디멀티플렉서 제어신호를 출력하여, 상기 테이블 색인지령 및 다음 지령을 상기 지령완충 실행장치로 출력시키고, 이에 대하여, 상기 제어장치에 상기 테이블 색인테이타가 입력되어 있을 때는 상기 디멀티플렉서 제어신호가 제2 디멀티플렉서 제어상태가 되어 상기 테이블 색인데이타를 상기 데이타 레지스터로 출력시키고, 상기 제1 및 제2 디멀티플렉서 제어상태는 각각 하이레벨 및 로우레벨 상태이거나, 또는 로우레벨 및 하이레벨 상태임을 특징으로 하는 기억장치의 테이블 색인장치.7. The table indexing device according to claim 6, wherein the table indexing device of the storage device is electrically connected to the storage device, the command buffer execution device, the data register, and the control device, so that the table index command and And a demultiplexer for outputting the next command to the command buffer execution device, or for outputting the table index data to the data register, wherein the control device is configured to generate the first command when the table index signal is not input. 1 outputs the demultiplexer control signal in a demultiplexer control state, and outputs the table index command and the next command to the command buffer execution device; Signal Controls Second Demultiplexer And the table index data is output to the data register, and the first and second demultiplexer control states are high level and low level, or low level and high level, respectively. . 제6항에 있어서, 상기 기억장치는 상기 테이블 색인지령 및 다음의 지령을 기억하는 지령데이타 기억수단과, 상기 테이블 색인데이타를 기억하는 테이블 색인데이타 기억수단을 구비하여 이루어짐을 특징으로 하는 기억장치의 테이블 색인장치.7. The storage device according to claim 6, wherein the storage device comprises command data storage means for storing the table index command and the next command, and table index data storage means for storing the table index data. Table indexer.
KR1019950041679A 1995-11-16 1995-11-16 Memory table look-up device and method KR100230184B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041679A KR100230184B1 (en) 1995-11-16 1995-11-16 Memory table look-up device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041679A KR100230184B1 (en) 1995-11-16 1995-11-16 Memory table look-up device and method

Publications (2)

Publication Number Publication Date
KR970029035A KR970029035A (en) 1997-06-26
KR100230184B1 true KR100230184B1 (en) 1999-11-15

Family

ID=19434352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041679A KR100230184B1 (en) 1995-11-16 1995-11-16 Memory table look-up device and method

Country Status (1)

Country Link
KR (1) KR100230184B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438808B1 (en) * 1996-11-05 2004-07-16 삼성전자주식회사 Operator for processing digital signal with low power consumption by using probability distribution of input digital signals

Also Published As

Publication number Publication date
KR970029035A (en) 1997-06-26

Similar Documents

Publication Publication Date Title
KR870010438A (en) Information processing equipment
US5307300A (en) High speed processing unit
KR100230184B1 (en) Memory table look-up device and method
KR950009687B1 (en) High speed ladder instruction processing apparatus for programnable logic controller
US8200943B2 (en) Microprocessor
JPS6248252B2 (en)
EP0156162A2 (en) Programmable controller
JP2764024B2 (en) Storage device table indexing method and indexing device
JP3000857B2 (en) Programmable controller
KR960706130A (en) Microcontroller having a page address mode
KR100542699B1 (en) Apparatus for supplying rom dump mode in microcontroller
KR20010106421A (en) A programmable controller
JP2000029508A (en) Programmable controller
JPH01239485A (en) Large-scale integrated circuit
KR100468615B1 (en) Apparatus for protecting internal program
KR100205589B1 (en) Memory accessing circuit for time-switch
JP3117214B2 (en) Sequencer microprogram control method
KR0163726B1 (en) Multi-ram-break-condition set circuit using external memory
JPH06259264A (en) Clock control circuit
JPS61161509A (en) System and device for operating high speed sequence
JPS61211741A (en) Microcomputer
JPS631623B2 (en)
JPH033047A (en) Memory with arithmetic function
JPS6250855B2 (en)
KR980010755A (en) Command repetition processor in PC

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee