KR100228374B1 - 반도체 장치의 고밀도 플라즈마 식각방법 - Google Patents

반도체 장치의 고밀도 플라즈마 식각방법 Download PDF

Info

Publication number
KR100228374B1
KR100228374B1 KR1019960064459A KR19960064459A KR100228374B1 KR 100228374 B1 KR100228374 B1 KR 100228374B1 KR 1019960064459 A KR1019960064459 A KR 1019960064459A KR 19960064459 A KR19960064459 A KR 19960064459A KR 100228374 B1 KR100228374 B1 KR 100228374B1
Authority
KR
South Korea
Prior art keywords
equipment
etching
plasma etching
watts
high density
Prior art date
Application number
KR1019960064459A
Other languages
English (en)
Other versions
KR19980046166A (ko
Inventor
김승기
나원규
오상룡
장제욱
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960064459A priority Critical patent/KR100228374B1/ko
Publication of KR19980046166A publication Critical patent/KR19980046166A/ko
Application granted granted Critical
Publication of KR100228374B1 publication Critical patent/KR100228374B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
고밀도플라즈마(High Density Plasma) 식각방법
2. 발명이 해결하려고 하는 기술적 과제
반도체 소자의 층간절연막 식각방법에 있어서, 식각속도의 향상을 위한 HDP 장비 내부의 고온화은 장비부품의 내구성 저하 및 장비 수명을 감소시키며 소정 파티클의 식각방해로 전반적인 제조수율을 감소시키는 문제점이 있었음.
3. 발명의 해결방법의 요지
HDP장비의 공정조건 변화 및 공정온도를 변화하고자 함.
4. 발명의 중요한 용도
공정장비의 내구성 향상 과 식각공정 중 파티클의 발생억제로 제조수율을 향상시킬 수 있는 방법에 이용됨.

Description

반도체 장치의 고밀도 플라즈마 식각방법
본 발명은 반도체 장치의 제조공정 중 층간절연막의 플라즈마 식각방법에 관한 것으로 특히, 저온의 고밀도 플라즈마(High Density Plasma) 운용방법에 관한 것이다.
일반적으로, 반도체 메모리가 고집적소자으로 요구되는 현실에 따라 산화막 및 전도층의 소정 레이어(Layer)로 적층되어 있는 다층구조에 대해 통상적인 습식식각으로는 미세콘택홀 및 미세패턴을 형성할 수가 없게 되었다.
이에따라, 하부층에 대해 높은 식각선택비(Etch Rate)를 갖는 고밀도 플라즈마(High Density Plasma;이하HDP이라칭함)를 사용하여 소정의 층간절연막의 미세콘택 및 전도층의 미세패턴을 구현하려 하였다.
특히, 종래의 층간절연막(산화막)에 대한 미세콘택홀을 형성하는데에 있어서, 상기 HDP 장비의 챔버 내부에 실리콘 재질의 루프(Roof)를 형성하여 소오스 가스를 플라즈마의 식각 장비에 유입하며 강한 전장을 형성하여 캐미컬 반응에 의한 플라즈마 식각기(Etchant)로 웨이퍼상의 소정의 산화막을 식각하였으나, 고온에서의 공정수율 저하에 따라 고집적 소자의 구현에 적합하지 않게 되었다.
상기와 같은 구성을 갖는 종래의 HDP 식각장비의 공정조건은 2600 Watts - 2800 Watts인 소오스 파워(Source Power)및 1400 Watts - 1600 Watts인 바이어스 파워(Bias Power)가 필요하며 상기 실리콘 루프(Roof) 위에 있는 실리콘 탑플레이트(Top Plate) 온도는 260℃ - 275℃와 챔버측벽의 온도는 200℃ - 220℃의 고온으로 형성되며 소자의 층간절연막에 대한 소오스 가스는 C2F6이며 챔버 내부의 압력은 5 - 7 MTOR 이고 상기 챔버 상단부의 루프(Roof)에 위치한 실리콘 탑플레이트(Top Plate)의 고온에 따라 외부 보호막역활인 실리콘히트 실드(Silicon-Heat Shield)가 장착된다.
한편, 상기 공정조건에 의한 고온의 HDP식각공정은 실리콘 탑플레이트의 온도를 상승시키면서 소오스 가스인 C2F6가스에 강한 전장의 플라즈마에 의해 이온화 및 라디칼(Radical)화 되어 식각반응이 활발하지만 상기 실리콘 루프에 의한 플로오린(Fluorone) 식각기(Etchant)의 생성을 억제함과 동시에 카본(Cabon)의 생성량을 상대적으로 증가시켜 하부에 위치한 웨이퍼 상에 쌓이게 됨에 따라 등방성식각을 방해하며 수직식각만이 이루어지게 되어 상기 소정의 산화막에 대해 높은선택비를 갖는 콘택식각이 형성이 된다.
그러나, 높은 식각선택비에 따른 하부의 산화막에 대하여 콘택저항이 높으며, 상기한 식각선택비를 갖기 위하여 챔버 내의 온도를 고온의 상태로 일정하게 유지하여야 함에 따라 열전달이 좋고 고온의 화학적 반응에 무리를 주지 않는 석영(Quartz) 재질의 공정장비로 구성하였으나, 상기 석영 재질의 공정 장비가 지속적인 고온의 공정조건에 따라 실리콘 파티클(Particle)이 발생하며 장비수명이 짧은 문제점이 있었다.
또한, 균일한 식각선택비 유도 및 외부 보호막 역할을 하는 실리콘히트실드링(Silicon heating shield ring)의 장착은 고온의 공정조건에 따라 실리콘 파티클(Particle)이 발생하며 상기 장비의 열화에 따라 제조공정의 단가를 높이는 문제가 있었다.
따라서, 식각속도의 향상을 위한 HDP 장비 내부의 고온화은 장비부품의 내구성 저하 및 장비 수명을 감소시키며 소정 파티클의 식각방해로 전반적인 제조수율을 감소시키는 문제점이 있었다.
상기한 문제점을 해결하기 위하여 안출된 본 발명은 HDP장비의 공정장비의 내구성 증가 및 파티클을 감소시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 고밀도 플라즈마 식각방법에 따른 식각장비의 개략적인 단면도.
* 도면의 주요부분에 대한 부호의 설명
1: 실리콘 루프 2: 코일
3: 웨이퍼척 4: 인슐레이터
5: 쿨러(Cooler)
상기 목적을 달성하기 위하여 본 발명은 고밀도 플라즈마 식각장비를 사용하여 산화막을 식각하는 반도체 장치 제조방법에 있어서,
소오스가스로 적어도 C2F6,C3F8및 아르곤(Ar)을 포함하며 실리콘 루프온도를 약 200℃ 내지 약 220℃로 하고 챔버측벽 온도를 약160℃ 내지 약 180℃로 하며, 소오스 파워를 약 1800 Watts 내지 약2000 Watts 하고 바이어스 파워를 약 1200 Watts - 1400 Watts으로하여 상기 산화막 식각이 이루어지는 고밀도 플라즈마 식각방법을 특징으로 한다.
이하, 첨부된 도면을 참조하며 본 발명에 따른 저온의 HDP장비의 운용방법을 상세히 설명한다.
먼저 제 1 도는 HDP장비의 개략적인 단면도로서, 상기 HDP장비의 상단부는 실리콘 루프(Loof)가 있고 상부에 실리콘-히트 실드와 상기 루프에 온도를 가해주는 히터(Heater)가 있다.(도시하지 않았음)
이어서, HDP장비의 측면부는 챔버내에 플라즈마를 형성하기 위한 소오스 파워 코일(2)이 외부 측벽에 둘러싸고 있으며, 상기 코일(2)의 타측에 전압을 인가할 수 있는 RF 전극이 형성되어 있고 챔버 측벽에 일정한 온도을 유지할 수 있는 측벽 히터가 있다(도시하지 않았음)
계속해서, 상기 HDP장비의 하단부는 웨이퍼가 놓이는 척(Chuck)이 있으며 하부에 인슐레이터(Insulator;4) 및 쿨러(Cooler;5)가 있다.
상기와 같은 구조를 이루는 본 발명에 따른 HDP장비의 공정조건은 다음과 같다.
고선택비을 초래하는 폴리머인 카본의 생성억제 및 콘택저항을 감소를 위해 HDP챔버 내의 실리콘 탑플레이트 온도를 200℃ - 220℃로 하고 챔버측벽 온도를 160℃ - 180℃로 하며 소오스 파워를 1800 Watts - 2000 Watts 및 바이어스 파워를 1200 Watts - 1400 Watts으로 저하시키고, 챔버 내의 압력은 5 - 7 MTOR이며 온도저하에 따른 식각비 저하를 방지하기 위하여 소오스 가스를 C2F6/C3F8/Ar의 혼합가스로 사용한다. 이때, 상기 혼합가스의 혼합비는 C2F6는 (5 - 10):1, C3F8는 (15 - 20):1, Ar은 (50 -100):1으로 형성한다.
한편, 상기 C3F8은 카본/플로로인의 생성비의 감소에 따라 포토레지스트의 낮은 식각비를 조절할 수 있고, 폴리머의 측벽 증착 시, 콘택홀의 수평적 프로파일을 개선하며, 폴리머의 발생을 증가시켜 포토레지스트의 손실을 막아주어 균일한 선택비를 가지며 챔버 내의 공정장비 수명을 현저히 개선할 수가 있다. 또한 상기 아르곤(Ar)은 플로오린의 에칭프로파일을 개선하며 물리적 스퍼터링(Sputtering)을 상승시키기 때문에 에칭 시, 실리콘 표면을 세정하게 하며 면저항을 저하시킨다.
또한 저온에서의 공정운용에 따라 고 단가의 실리콘-히트 실드가 필요하지 않게 되어 공정상의 제조수율을 증가시킬 수가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와같이 이루어진 본 발명은 HDP장비의 공정조건 변화 및 공정온도를 감소시킴에 따라 콘택저항의 감소 및 공정장비의 내구성 향상과 식각공정 중의 파티클 발생억제로 제조수율을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 고밀도 플라즈마 식각장비를 사용하여 산화막을 식각하는 반도체 장치 제조방법에 있어서,
    소오스가스로 적어도 헬로카본(C2F6),퍼플로프로프레인(C3F8) 및 아르곤(Ar)을 포함하며 실리콘 루프온도를 약 200℃ 내지 약 220℃로 하고 챔버측벽 온도를 약160℃ 내지 약 180℃로 하며, 소오스 파워를 약 1800 Watts 내지 약2000 Watts 하고 바이어스 파워를 약 1200 Watts - 1400 Watts으로하여 상기 산화막 식각이 이루어지는 고밀도 플라즈마 식각방법.
  2. 제1항에 있어서,
    상기 헬로카본(C2F6) 가스의 캐미컬비는 5 내지 10 대 1인 것을 특징으로 하는 고밀도 플라즈마 식각방법.
  3. 제1항에 있어서,
    상기 퍼플로프로프레인(C3F8) 가스의 캐미컬비는 15 내지 20 대 1인 것을 특징으로 하는 고밀도 플라즈마 식각방법.
  4. 제1항에 있어서,
    상기 아르곤(Ar) 가스의 캐미컬비는 50 내지 100 대 1인 것을 특징으로 하는 고밀도 플라즈마 식각방법.
KR1019960064459A 1996-12-11 1996-12-11 반도체 장치의 고밀도 플라즈마 식각방법 KR100228374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064459A KR100228374B1 (ko) 1996-12-11 1996-12-11 반도체 장치의 고밀도 플라즈마 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064459A KR100228374B1 (ko) 1996-12-11 1996-12-11 반도체 장치의 고밀도 플라즈마 식각방법

Publications (2)

Publication Number Publication Date
KR19980046166A KR19980046166A (ko) 1998-09-15
KR100228374B1 true KR100228374B1 (ko) 1999-11-01

Family

ID=19487308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064459A KR100228374B1 (ko) 1996-12-11 1996-12-11 반도체 장치의 고밀도 플라즈마 식각방법

Country Status (1)

Country Link
KR (1) KR100228374B1 (ko)

Also Published As

Publication number Publication date
KR19980046166A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US8980048B2 (en) Plasma etching apparatus
CN1271688C (zh) 碳化硅的等离子体刻蚀
TWI385721B (zh) Etching method and etching device
US7829463B2 (en) Plasma processing method and plasma processing apparatus
US6217785B1 (en) Scavenging fluorine in a planar inductively coupled plasma reactor
TWI487027B (zh) Plasma oxidation treatment method
KR101249611B1 (ko) 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
EP1865548A1 (en) Method for producing silicon oxide film, control program thereof, recording medium and plasma processing apparatus
KR20150128965A (ko) 구리를 위한 ｕｖ-보조 반응성 이온 에칭
TWI433237B (zh) A plasma oxidation treatment method and a plasma processing apparatus
JPH09129612A (ja) エッチングガス及びエッチング方法
US20080142159A1 (en) Plasma Processing Apparatus
JP2005508078A (ja) 高アスペクト比形態のエッチング方法
US5772832A (en) Process for etching oxides in an electromagnetically coupled planar plasma apparatus
US20230215707A1 (en) Method for etching film and plasma processing apparatus
US20090170335A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
US8034213B2 (en) Plasma processing apparatus and plasma processing method
JP3323928B2 (ja) プラズマ処理装置
KR100228374B1 (ko) 반도체 장치의 고밀도 플라즈마 식각방법
JP2002198356A (ja) プラズマ処理装置
US6492279B1 (en) Plasma etching methods
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US6221203B1 (en) Apparatus and method for controlling temperature of a chamber
JPH04364725A (ja) ウエハ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee