KR100227299B1 - 향상된 신호 대 잡음비를 갖는 화상 신호를 생성하기 위한 방법 및 장치 - Google Patents

향상된 신호 대 잡음비를 갖는 화상 신호를 생성하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR100227299B1
KR100227299B1 KR1019950027496A KR19950027496A KR100227299B1 KR 100227299 B1 KR100227299 B1 KR 100227299B1 KR 1019950027496 A KR1019950027496 A KR 1019950027496A KR 19950027496 A KR19950027496 A KR 19950027496A KR 100227299 B1 KR100227299 B1 KR 100227299B1
Authority
KR
South Korea
Prior art keywords
signal
charge
capacitor
interval
output
Prior art date
Application number
KR1019950027496A
Other languages
English (en)
Other versions
KR960009619A (ko
Inventor
신이찌 무라까미
유끼오 탄이지
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960009619A publication Critical patent/KR960009619A/ko
Application granted granted Critical
Publication of KR100227299B1 publication Critical patent/KR100227299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

고체 촬상 장치 (solid state image pick-up device)가, 리셋 신호 (reset signal)와 전송 신호 (transfer signal)를 발생시키기 위한 신호 발생 유닛 (signal generating unit), 전하를 저장하기 위한 커패시터를 구비한 전하 검출부 (charge detecting section), 전송 신호에 응답하여 n개의 화소의 전하 (n은 1을 보다 큰 양의 정수임)를 상기 전하 검출부의 커패시터로 출력하기 위한 전하 전송부 (charge transfer section), 커패시터에 접속되며 리셋 신호에 응답하여 상기 전하 검출 부의 커패시터로부터 전하를 배출시키는 데 사용되는 리셋 유닛, 그리고 상기 전하 전송부로부터 상기 전하 검출부의 커패시터로 입력된 전하에 응답하여 출력 신호를 생성하는 출력 증폭기 유닛을 포함한다.

Description

향상된 신호 대 잡음비를 갖는 화상 신호를 생성하기 위한 방법 및 장치
제1도는 종래의 제1의 고체 촬상 장치 (solid state image pick-up device)를 도시하는 블록도.
제2도는 제1도에 도시된 CCD부(101)의 블록도.
제3도의 (a) 내지 제3도의 (g)는 제1도에 도시된 종래의 제1의 고체 촬상 장치의 동작을 설명하기 위한 타이밍 차트(timing chart).
제4도는 종래의 제2의 고체 촬상 장치의 도시하는 블록도.
제5도는 본 발명의 실시예에 따른 고체 촬상 장치의 블록도.
제6도의 (a) 내지 제6도의 (h)는 제5도에 도시된 본 발명의 고체 촬상 장치의 동작을 설명하기 위한 타이밍 차트.
* 도면의 주요부분에 대한 부호의 설명
1 : CCD부 (CCD section) 2 : 구동 회로 (driving circuit)
3 : 버퍼 회로 (buffer circuit ) 4 : 지연 회로 (delay circuit)
5 : 이미터 폴로어 (emitter follower) 6 : 게이트 회로 (gate circuit)
7 : 펄스 발생 회로 (pulse generating circuit)
8 : 조도 검출기 (illumination detector)
9 : 스위치 (switch)
11 : 수평 전송부 (horizontal transfer section)
12 : 출력 게이트 (output gate)
13 : 전하 검출부 (charge detecting section)
14 : 리셋 트랜지스터 (reset transistor)
16 : 출력 증폭기 (output amplifier)
본 발명은 고체 촬상 장치, 특히 낮은 조도 (illumination) 하에서도 높은 신호 대 잡음비 (S/N ratio)를 얻을 수 있는 고체 촬상 장치에 관한 것이다.
전하 결합 소자 (charge coupled device;CCD)와 같은 고체 촬상 장치에 있어서는, 최근의 반도체 기술의 발달에 따라 보다 고해상도 (higher resolution)를 갖는 CCD가 개발되었고, 방송용 카메라와 같이 고품질의 화상이 필요한 분야에 널리 사용되고 있다. 반면에, 고해상도의 화상에 필요한 칩 크기의 축소와 고집적화로 인해 한 개의 화소 당 신호 전하의 양은 감소되었다. 그 결과, 다이내믹 레인지(dynamic range)와 감도를 확보하기 위해 저잡음 동작이 필요하게 되었다. 이를 위해 많은 제안이 있어 왔다.
감도를 향상시키기 위해 CCD의 출력 증폭기 (output amplifier)에서 발생하는 잡음을 감소시키기 위한 기술로서, 예를 들어, 상관 이중 샘플링 회로 (correlated double sampling circuit)가 일본 특허 공개 공보 (JP-A-평4-360473)에 개시되어 있다. 상기 문헌에서, 출력 신호는 두 개의 샘플-홀드 회로 (sampling & holding circuit)에 의해 샘플링되고, 상기 샘플링된 신호들은 감산 회로 (subtracting circuit)에서 서로 감산되어, 신호 전하 인터벌 (signal charge interval)의 S/N 비를 향상시킨다.
또한, CCD의 출력 신호를 버퍼 회로에서 수신하여 두 개의 신호로 나누고, 그 중 한 개의 신호는 지연 회로를 통과하여, 지연된 신호와 나머지 한 개의 신호의 전위차, 즉 신호 인터벌 (signal interval)과 피드스루 인터벌 (feed-through interval)의 전위차가 차동 증폭기(differential amplifier)에 의해 검출되는, 지연차 검출형 잡음 저감 회로(delay difference detecting type of noise reducing circuit)도 제안되었다.
또한, 상기 지연차 검출형 잡음 저감 회로의 향상된 버전(version)으로서, 반사형 지연차 잡음 저감 회로(reflection delay difference type of noise reducing circuit)가 일본 특허 공개 공보(JP-A-평1-208975)에 제안되어 있다. 즉, 반사형 지연차 잡음 저감 회로에서는, 이득 특성(gain characteristic)을 저하시키는 차동 증폭기가 지연차 검출형 잡음 저감 회로로부터 제거되었다. CCD로부터의 출력 신호를 버퍼 회로가 수신하여 끝단 (end point)이 접지되어 있는 지연 회로 (delay circuit)에 공급하고, 지연 회로로 입사하는 신호와 반사 신호가 차동적으로 합산되어 (differentially summed), 신호 인터벌과 피드스루 인터벌과의 전압차가 검출된다.
제1도는 상기 반사형 지연차 잡음 저감 회로를 포함하는, 종래의 제1의 고체 촬상 장치의 블록도이다. 제1도를 참조하면, 이 촬상 장치는 CCD부(101), 상기 CCD부(101)을 구동하기 위한 전송 신호 (transfer signal)의 일부분으로서H1신호와H2신호를 발생시키기 위한 구동 회로 (drive circuit;102), 상기 CCD부(101)로부터의 출력 신호(Sa)를 수신하여 신호(SA)를 생성하기 위한 버퍼 회로 (buffer circuit;103), 한쪽 단자는 상기 버퍼 회로(103)에 접속되어 있고 나머지 한쪽 단자(종단)는 접지되어 있는 지연 회로 또는 지연선 (delay line;104), 상기 지연 회로(104)로서 입사 신호(SA)와 지연 회로(104)로부터의 반사 신호(SB)의 합산 신호(Sc)를 수신하는 이미터 폴로어 회로 (emitter follwer circuit;105), 상기 이미터 폴로어 회로(105)로부터의 출력 신호의 신호 전하 인터벌(signal charge interval)과 피드스루 인터벌(feed-through interval) 간의 전압차를 결정하기 위한 게이트 회로(gate circuit;106), 상기 게이트 회로(106)에 샘플링 펄스 신호(sampling pulse signal)를 공급하기 위한 펄스 발생 회로(pulse generating circuit;107)을 포함하고 있다.
제2도는 제1도에 도시된 CCD부(101)의 블록도이다. 상기 CCD부(101)은 매트릭스 형태로 배열되어 있는 복수의 수광부 (light receiving section;도시되지 않음), 각각이 상기 수광부의 열(column)에 제공되는 복수의 수직 전송부 (vertical transfer section;도시되지 않음), 상기 수직 전송부를 통하여 수광부로부터 화소(pixel)로서 전하를 수신하여 상기 전송 신호H1과H2에 응답하여 제1도에 도시된 버퍼 회로(103)으로 전하를 전송하기 위한 수평 전송부 (horizontal transfer section;111)을 포함하고 있다. 상기 수평 전송부(111)은 두 개의 전극이 교대로 배열되어 전송 신호H1과H2를 공급받도록 구성되어 있다. 각각의 전극은H1또는H2신호의 하이 레벨에 응답하여 전하를 저장하기 위한 포텐셜 웰 (potential well)을 형성하고,H1또는H2신호의 로우 레벨에 응답하여 저장된 전하를 배출한다. 상기 수평 전송부(111)은H2신호를 공급받는, 교대로 배열된 전극 중 마지막 전극에 접속된 출력 게이트 (112)를 더 포함하고 있다. 상기 CCD부(101)은 상기 수평 전송부(111)로부터 전송된 전하를 저장하는 커패시터 CFJ를 구비한 전하 검출부 또는 부유 확산층 (floating diffused layer;113), 리셋 신호 단자를 통하여 트랜지스터의 게이트에 공급된 리셋 신호R에 응답하여 전하 검출부(113)에 저장된 전하를 리셋 드레인 단자 (reset drain terminal;115)로 배출시키기 위한 리셋 트랜지스터(114)를 더 포함하고 있다. 출력 증폭기(116)은 전하 검출부(113)의 전위를 검출하여 검출 결과에 따라 출력 신호(Sa)를 생성한다. 또한, 상기 출력 증폭기 (116)은 피드스루 인터벌 중에 전하 검출부(113)의 전위를 선정된 레벨 (predetermined level)로 설정한다.
다음에는, 제3도의 (a)부터 제3도의 (g)까지를 참조하면서 종래의 제1의 고체 촬상 장치의 동작이 아래에 설명될 것이다. 한 개의 화소 주기는, 상기 전하 검출부(113)에 저장된 전하가 배출되는 리셋 인터벌 (t1), 상기 전하 검출부(113)의 전위가 선정된 값으로 설정되는 피드스루 인터벌 (feed-through interval; t2), 그리고 전하가 상기 수평 전송부(111)로부터 상기 전하 검출부(113)으로 주입되는 신호 전하 인터벌 (t3)로 구성되어 있다. 또한 구동 회로(102)는 제3도의 (a)에 도시된 바와 같은 리셋 신호R, 그리고 제3도의 (c)와 제3도의 (b)에 도시된 바와 같은 구동 신호H1과H2를 생성하여 이 신호들이 각 화소 주기마다 활성화 (active) 또는 하이 (high)가 되도록 한다. 상기 신호H1과H2는 서로 위상이 반대이다. 상기 리셋 신호는 상기 리셋 트랜지스터(114)에 공급되고 구동 신호H1과H2는 수평 전송부(111)의 전극들에 공급된다. 상기H1과H2신호가 교대로 활성화되므로 각 화소의 전하는 출력 게이트(112)로 전송된다. 리셋 인터벌(t1) 동안에, 상기 전하 검출부(113)에 저장된 전하는, 리셋 신호R에 응답하여 리셋 트랜지스터(114)를 통하여 리셋 드레인 단자(115)로 배출되어 제3도의 (d)에 도시된 바와 같이 출력 증폭기(116)의 출력 신호(Sa)가 상승한다. 리셋 신호가 비활성 상태(inactive)일 때에는 상기 출력 증폭기는 상기 피드스루 인터벌(t2) 동안에 전하 검출부(113)을 선정된 전위로 설정한다. 그 결과, 출력 신호(Sa)는 제3도의 (d)에 도시된 바와 같이 상기 피드스루 인터벌(t2) 동안에 평평하다. 신호 전하 인터벌(t3) 동안에, 수평 전송부(111)의 출력 게이트(112)는 구동 회로(102)로부터의 출력 게이트 신호(OG)에 응답하여 턴온되어 한 화소의 전하가 상기 전하 검출부(113)의 커패시터로 주입된다. 그 결과, 다른 한쪽 단자가 접지되어 있는 커패시터 CFJ의 전위는 감소하고 출력 신호(Sa) 또한 내려간다.
상기 CCD부(101)의 출력 증폭기(116)에 의해 증폭된 출력 신호(Sa)는 버퍼회로(103)을 통하여 지연 회로(104)의 한쪽 단자로 신호(SA)로서 계속하여 출력된다. 지연 회로(104)의 다른 한쪽 단자는 접지되어 있다. 지연 회로(104)의 한쪽 단자로 입사하는 신호(SA)는 다른 단자에 의해 반사되어 제3도의 (e)에 도시된 것과 같이 신호(SB)로서 상기 한쪽 단자로 돌아온다. 그림에서 보듯이, 지연 회로(104)의 지연 시간은 피드스루 인터벌(t2)에 해당하는 시간이다. 입사 신호(SA)와 반사 신호(SB)는 계속적으로 그리고 차동적으로 합성 또는 합산되어 신호(Sc)를 생성한다. 신호(Sc)는 제3도의 (f)에 도시된 신호(SC)로서 이미터 폴로어(105)를 통하여 게이트 회로(106)에 공급된다. 신호(SC)는 신호(SA)와 신호(SB)를 합산한 신호를 나타낸다. 게이트 회로(106)은 제3도의 (g)에 도시된 것처럼, 펄스 발생 회로(107)로부터의 샘플링 신호(G)에 응답하여 신호 전하 인터벌 동안에 신호(SC)의 성분을 추출한다. 그림에서 보듯이 샘플링 신호(G)는 각 화소 주기마다 한 번씩 활성화된다 (activated). 따라서, 리셋 인터벌(t1) 동안의 리셋 잡음 (reset noise)과 CCD부(101)의 출력 증폭기에서 발생하는 1/f 잡음같은 잡음들이 감소될 수 있다.
그러한 고체 촬상 장치에서, 어두운 조도하에서의 감도를 향상시키는 방법으로서, 복수의 화소 주기 동안에 CCD부(101)의 수평 방향의 복수의 화소분의 신호 전하들을 전하 검출부(113)에서 순차적으로 합산하는 방법이 공지되어 있다. 이러한 경우에는, 복수의 화소분의 신호 전하들을 합산함으로써 감도의 저하를 막을 수 있지만 해상도는 저하된다. 즉, 해상도와 감도의 향상 사이에는 트레이드-오프 관계(trade-off)가 있다.
제4도는 복수의 화소분의 신호 전하들이 순차적으로 합해지는 종래의 제2의 고체 촬상 장치의 블록도이다. 종래의 제2의 고체 촬상 장치에서는, 어두운 조도하에서의 감도를 향상시키기 위한 회로가 종래의 제1의 고체 촬상 장치에 부가되어 있다. 상기 회로는 지연 시간이 t2 + 1 화소 주기(즉, t1+t2+t3)인 제2의 지연 회로(108), 그리고 지연 회로(104)와 지연 회로(108) 사이에 스위치하는 데 사용되는 스위치(109)를 포함하고 있다.
밝은 조도하에서의 종래의 제2의 고체 촬상 장치에서는, 신호 전하는 매 화소 주기마다 수평 전송부(111)로부터 전하 검출부(113)으로 주입된다. 따라서 만일 지연 회로(104)가 스위치(109)에 의해 버퍼 회로(103)의 출력에 접속된다면, 제1도에 도시된 것과 동일한 회로 구조가 만들어진다. 이러한 경우에는, 리셋 신호R은 각 화소 주기마다 트랜지스터(114)의 게이트로 공급되어 전하 검출부(113)의 전하가 리셋 드레인 단자(115)로 배출되도록 한다. 반면에, 어두운 조도하에서는 지연 회로(108)가 스위치(109)에 의해 버퍼 회로(103)의 출력에 접속된다. 이러한 경우에는, 신호 전하는 각 화소 주기마다 수평 전송부(111)로부터 전하 검출부(113)으로 주입되고, 두 개의 화소 주기마다 리셋 신호R가 트랜지스터(114)의 게이트로 공급됨으로써, 두 개의 화소분의 신호 전하가 전하 검출부(113)에서 합산되어, 높은 S/N비를 갖는 출력 신호를 얻을 수 있다. 그러나, 종래의 제2의 고체 촬상 장치에서는, 지연 회로(108)은 오랜 시간 동안 고주파 신호(SA)를 지연시켜야 한다. 게다가, 조도에 따라서 지연 회로(104)와 지연 회로(108) 사이를 스위칭하는 고주파 신호 스위치가 필요하다. 더구나, 주변 회로 (peripheral circuit)의 크기 증가와 임피던스 부정합(impedance mismatch)의 문제가 있다.
본 발명의 한 가지 목적은 어두운 조도하에서의 화상 신호의 S/N비를 개선시키는 방법과 그러한 방법을 실현하기 위한 고체 촬상 장치를 제공하고자 하는 것이다.
본 발명의 또 다른 목적은 복수의 화소분의 신호 전하를 통합적으로 처리하는 방법과, 고주파 회로용의 특별한 회로를 부가하지 않고서 그러한 방법을 실현하는 고체 촬상 장치를 제공하고자 하는 것이다.
본 발명의 한 가지 특징을 실현하기 위해, 고체 촬상 장치는, 리셋 신호와 전송 신호를 발생시키기 위한 신호 발생 유닛 (signal generating unit), 전하를 저장하기 위한 커패시터를 구비한 전하 검출부 (charge detecting section), 전송 신호에 응답하여 n개의 화소(n은 1보다 큰 양의 정수)분의 전하를 상기 전하 검출부의 커패시터로 한 번에 출력하기 위한 전하 전송부, 상기 전하 검출부의 커패시터에 접속되며 리셋 신호에 응답하여 상기 커패시터로부터 전하를 배출시키기 위한 리셋 유닛, 상기 전하 전송부로부터 상기 전하 검출부의 커패시터로 입력된 전하에 응답하여 출력 신호를 생성하기 위한 출력 증폭기 유닛을 포함하고 있다.
한 개의 화소 주기는 전하 배출 인터벌 (charge ejection interval), 전위 설정 인터벌 (potential setting interval)과 전하 주입 인터벌 (charge injection interval)로 구성되어 있고, 상기 신호 발생 유닛은 상기 전하 배출 인터벌에서 상기 리셋 유닛으로 리셋 신호를 공급하고, 상기 전하 주입 인터벌 동안에 수평 전송부로 전송 신호를 공급하며, 상기 출력 증폭기 유닛은 전하 배출 인터벌 후 전하 주입 인터벌 전의 전위 설정 인터벌에서 상기 전하 검출부를 선정된 전위로 설정하도록 동작한다.
전송 신호의 출력 제어 신호 (output control signal)는 n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌에서 상기 전하 전송부로 공급되어, n개의 화소의 전하가 상기 전하 검출부의 커패시터로 주입되도록 한다. 따라서, 마지막 화소 주기 전에는 어떠한 전하도 커패시터로 전송되지 않는다. 이를 위해, 전하 전송부는 최종 전극과, 최종 전극으로부터 순차적으로 배열된 복수의 전극을 포함할 수 있다. 이러한 경우에는 복수의 전극은 상기 신호 발생 유닛으로부터의 전송 신호의 클럭 신호들(a set of clock signals)에 응답하여 각 화소의 전하를 최종 전극으로 전송하도록 동작하고, 최종 전극은 n개의 화소 주기 동안 n개의 화소의 전하를 저장하였다가 전송 신호의 출력 제어 신호에 응답하여 저장된 전하를 커패시터로 출력한다.
고체 촬상 장치는 클럭 신호들 중 하나와 출력 제어 신호 중에서 선택적으로 하나의 신호를 최종 전극으로 공급하기 위한 스위치를 더 포함할 수 있다. 만일 스위치가 수동으로 작동된다면, 감도가 임의로 선택될 수 있다. 또한, 고체 촬상 장치는 고체 촬상 장치 주위의 조도를 검출하고, 검출된 조도가 선정된 레벨보다 낮을때에는 최종 전극으로 출력 제어 신호를 공급하고 검출된 조도가 선정된 레벨보다 높을 때에는 클럭 신호들 중 하나를 최종 전극으로 공급하도록 스위치를 제어하는 조도 검출기 (illumination detector)를 더 포함할 수 있다. 이러한 경우에는, 감도는 자동으로 선택될 수 있다.
본 발명에 따른 고체 촬상 장치에는, 반사형 지연차 잡음 저감 회로와 같은, 출력 증폭기로부터의 출력 신호에 있는 잡음을 감소시키기 위한 잡음 저감 유닛(noise reducing unit)을 부가할 수 있다. 각각의 화소 주기는 세 개의 인터벌로 구성되는데, 상기 잡음 저감 유닛은 상기 출력 신호를 입사 신호로서 한 인터벌만큼 지연시키고, 입사 신호와 지연된 신호를 합산하기 위한 지연 및 차동 유닛 (delaying and differential unit), 샘플링 신호에 응답하여 n개의 화소의 전하들이 커패시터로 주입되는, 세 개의 인터벌 중 하나의 인터벌에 해당하는 신호 성분을 추출하기 위한 샘플링 유닛을 포함하는 것이 바람직하다. 신호 발생 유닛은 n개의 화소 주기동안 한 번 샘플링 신호를 발생시켜서 샘플링 유닛에 공급한다.
본 발명의 또 다른 특징을 실현하기 위해, 고체 촬상 장치에서 낮은 조도하에서 잡음이 감소되고 S/N비가 향상된 신호를 생성하는 방법에 있어서, 전하 배출 인터벌 동안에 전하 검출부로부터 전하를 배출하는 단계; 전하 배출 인터벌 후의 전위 설정 인터벌 동안에 전하 검출부를 선정된 전위로 설정하는 단계; n개의 화소 주기 동안에 n개의 화소(n은 1보다 큰 양의 정수)의 전하를 저장하며, 전위 설정 인터벌 후에 n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌 동안에 상기 저장된 전하를 전하 검출부로 주입시키는 단계; 및 전하 검출부의 전위를 감지하여 출력 신호를 생성하는 단계를 포함하는 방법이 제공된다.
본 발명에 따른 고체 촬상 장치는 첨부된 도면을 참조하여 상세히 설명될 것이다.
제5도는 본 발명의 한 실시예에 따른 고체 촬상 장치를 보여 주는 블록도이다. 제5도를 참조하면, 이 고체 촬상 장치는 CCD부(1)을 포함하고 있다. 상기 CCD부(1)은 각각이 광신호를 신호 전하로 전환시키는데 사용되는, 매트릭스 형태로 배열된 복수의 수광부(도시되지 않음)를 포함하고 있다. 각각의 수광부는 화소 한 개에 대응한다. 상기 CCD부(1)은, 각각이 수광부의 한 열에 제공되는 복수의 수직 전송부 (vertical transfer section; 도시되지 않음)와, 수광부로부터 상기 수직 전송부를 통하여 신호 전하를 수신하여 전송 신호H1,H2,H2L에 응답하여 수평 주사 기간 (horizontal scanning period) 동안에 신호 전하를 전송하는데 사용되는 수평 전송부 (horizontal transfer secton;11)을 더 포함하고 있다. 수평 전송부(11)은 두 종류의 전극(17A 및 17B)이 교대로 배열되어 전송 신호의 클럭 신호H1과H2를 공급받도록 구성되어 있다. 수평 전송부(11)은 출력 게이트 신호(OG)에 응답하여 신호 전하가 출력되도록 하는 출력 게이트(12)와, 교대로 배열된 전극들 중 마지막 전극(17A)과 출력 게이트(12) 사이에 제공된 최종 전극(18)을 더 포함하고 있다. 최종 전극(18)은 전송 신호의 출력 제어 신호H2L에 응답하여 동작한다. 각각의 전극 (17A, 17B 또는 18)은H1,H2,H2L 신호의 하이 레벨에 응답하여, 전하를 저장하기 위한 포텐셜 웰을 형성하고,H1,H2,H2L 신호의 로우 레벨에 응답하여 저장된 전하를 방출한다. 상기 CCD부(1)은 또한 상기 수평 전송부(11)로부터 전송된 전하를 저정하는 커패시터 CFJ를 구비한 전하 검출부 (charge detecting section) 또는 부유 확산층 (floating diffusion layer;13), 그리고 리셋 신호 단자를 통하여 트랜지스터의 게이트에 공급된 리셋 신호R에 응답하여 리셋 드레인 단자(15)로 전하 검출부(13)에 저장된 전하를 배출시키기 위한 리셋 트랜지스터(14)를 더 포함하고 있다. 출력 증폭기(16)는 전하 검출부(13)의 전위를 검출하여 검출 결과에 따라 출력 신호(Sa)를 출력한다. 또한 출력 증폭기(16)은 피드스루 인터벌 동안에 전하 검출부(13)의 전위를 선정된 레벨로 설정한다.
본 발명에 따른 고체 촬상 장치는, CCD부(1)을 구동하기 위하여 펄스 발생 회로(7)로부터의 클럭 신호에 응답하여 전송 신호H1,H2,H2L, 리셋신호R, 출력 게이트 신호(OG)를 발생시키는 구동 회로(2), CCD부(1)로부터 출력 신호(Sa)를 수신하여 신호(SA)를 생성하는 버퍼 회로(3), 한쪽 단자는 입력 단자로서 버퍼 회로(3)에 접속되어 있고 나머지 한쪽 단자(종단)는 접지되어 있는 지연 회로 또는 지연선(4)를 더 포함하고 있다. 지연 회로(4)의 입력 단자에 입사하는 신호(SA)는 지연 회로(4)를 지나서 나머지 한쪽 단자(종단)에서 반사되어 반사 신호(SB)로서 입력 단자로 돌아온다. 신호(SA)가 입력 단자로 입력된 때부터 반사 신호(SB)가 입력 단자로 되돌아오는 지연 시간은 피드스루 인터벌 (feed-through interval; 아래에 상세히 설명됨)과 실질적으로 동일하다. 신호(SA)와 반사 신호(SB)는 지연 회로(4)의 입력 단자에서 차동적으로 합산되어 신호(Sc)를 생성한다.
상기 고체 촬상 장치는 지연 회로(4)로부터 합산 신호(Sc)를 수신하는 이미터 폴로어 회로(5), 샘플링 신호(G)에 응답하여 이미터 폴로어 회로(5)로부터의 출력신호(SC)의 신호 전하 인터벌과 피드스루 인터벌 사이의 전압차를 결정하거나 샘플링하기 위한 게이트 회로(6), 그리고 게이트 회로(6)에 샘플링 신호(G)를 공급하기 위한 펄스 발생 회로(7)를 더 포함하고 있다.
고체 촬상 장치는 조도 검출기(8)과 스위치(9)를 더 포함하고 있다. 조도 검출기(8)은 고체 촬상 장치 주위의 조도를 검출한다. 조도가 어두운 것으로 검출될 때에는, 스위치(9)는H2L 신호를 최종 전극(18)로 접속하도록 접속하도록 작동하고, 조도가 밝은 것으로 검출될 때에는 스위치(9)는H2신호를 최종 전극으로 접속하도록 작동한다. 구동 회로 (drive circuit;2)는H2L 신호가 최종 전극으로 공급되는 때인, 여섯 개의 인터벌마다 한 번씩인 t6 인터벌 동안 스위치(9)가 작동하도록 스위치(9)의 스위칭 상태에 기초하여 출력 게이트 신호(OG)를 발생하도록 동작한다. 또한, 펄스 발생 회로(7)은H2L 신호가 최종 전극으로 공급되는 때인, 여섯 개의 인터벌마다 한 번씩인 t6 인터벌 동안 스위치(9)가 작동하도록 스위치(9)의 스위칭 상태에 기초하여 샘플링 신호(G)를 발생하도록 동작한다.
다음은 조도 검출기 (8)에 의해 조도가 어두운 것으로 검출될 때의 종래의 제1의 고체 촬상 장치의 동작이 제6도의 (a)부터 제6도의 (h)까지를 참조하여 아래에 설명될 것이다. 본 발명에서는, 두 개의 수광부 또는 두 개의 화소가 한 개의 화소로서 취급된다. 즉, 한 개의 화소 주기는 종래의 두 개의 화소 주기로 구성되어 있다. 이런 이유로 인해, 이 실시예에서는, 한 개의 화소 주기는, 전하 검출부(13)에 저장된 전하가 배출되는 리셋 인터벌 t1과 t4, 전하 검출부(13)이 선정된 레벨로 설정되는 피드스루 인터벌 t2와 t5, 그리고 전하가 수평 전송부(11)로부터 전하 검출부(13)으로 주입되는 신호 전하 인터벌 t3과 t6라는, t1부터 t6까지의 여섯 개의 인터벌로 나뉘어진다.
구동 회로(2)는 제6도의 (a)에 도시된 것과 같이 세 개의 인터벌마다 리셋신호R, 그리고 제6도의 (b)부터 제6도의 (d)에 도시된 것과 같이 구동 신호H1,H2,H2L을 발생시킨다.H1과H2신호는 서로 위상이 반대이고 세 개의 인터벌마다 한 번씩 t2와 t5 인터벌 동안에 활성화 또는 하이 레벨이 된다. 반면에,H2L 신호는 각 화소 주기마다 한 번씩 t2부터 t5까지의 인터벌 동안에 활성화된다. 리셋 신호R은 리셋 트랜지스터(14)로 공급되고,H1,H2,H2L 신호는 수평 전송부(11)의 전극들로 공급된다.H1,H2신호는 교대로 활성화되므로 각 수광부로부터의 전하가 출력 게이트(12)로 전송된다. 리셋 인터벌 t1 동안에, 전하 검출부(13)에 저장된 전하는 리셋 신호R에 응답하여 리셋 트랜지스터(14)를 통하여 리셋 드레인 단자(15)로 배출되어, 출력 증폭기(16)의 출력 신호(Sa)가 제6도의 (e)에 도시된 것과 같이 상승된다. 리셋 신호가 비활성 상태일 때에는, 출력 증폭기는 피드스루 인터벌 t2 동안에 전하 검출부(13)을 선정된 전위로 설정한다. 그 결과, 출력 신호(Sa)는 제6도의 (e)에 도시된 것과 같이 t2 인터벌 동안에 평평하다. 그러나, t3 인터벌 동안에 는 어떠한 전하도 전하 검출부(13)으로 공급되지 않으므로, 전하 검출부(13)의 전위는 일정하게 유지된다. t4와 t5 인터벌 동안에는 상기 동작이 반복된다. 즉, 리셋 신호R이 다시 리셋 트랜지스터(4)로 공급되고 전하 검출부(13)이 선정된 전위로 설정된다. 반면에, 전송부(11)에서는,H2L 신호에 응답하여 최종 전극(18) 아래에 포텐셜 웰이 형성되고,H1,H2신호에 응답하여 전송된 신호 전하들이 최종 전극(18) 아래에 형성된 포텐셜 웰에 저장된다.
신하 전하 인터벌 또는 전하 주입 인터벌 t6 동안에는, 구동 회로(2)로부터의 출력 게이트 신호(OG)에 응답하여 수평 전송부(11)의 출력 게이트(12)가 온(on)되고 최종 전극(12)에 공급된H2L 신호가 로우 레벨(비활성 상태)이 되므로, 두 개의 수광부의 신호 전하가 전하 검출부(13)의 커패시터 CFJ로 주입된다. 그 결과, 다른 한쪽 단자가 접지되어 있는 커패시터 CFJ의 전위는 감소하며 출력 신호(Sa)도 또한 제6도의 (e)에 도시된 것과 같이 내려간다.
CCD부(1)의 출력 증폭기(16)에 의해 증폭된 출력 신호(Sa)는 버퍼 회로(3)을 통하여 신호(SA)로서 지연 회로(4)의 한쪽 단자로 계속 출력된다. 지연 회로(4)의 나머지 한쪽 단자는 접지되어 있다. 지연 회로(4)의 한쪽 단자로 입사하는 신호(SA)는 다른 한쪽 단자에 의해 반사되고 제6도의 (f)에 도시된 것과 같이 신호(SB)로서 다시 한쪽 단자로 돌아온다. 그림에서 보듯이, 지연 회로(4)의 지연 시간은 피드스루 인터벌 t2 또는 t5에 해당하는 시간이다. 지연 시간은 종래의 제2의 촬상 장치와는 달리, 긴 시간, 즉 t2 + t1 + t2 + t3일 필요가 없다. 입사 신호(SA)와 반사 신호(SB)는 계속적으로 그리고 차동적으로 합성 또는 합산되어 신호(Sc)를 생성한다. 신호(Sc)는 제6도의 (g)에 도시된 것와 같이 이미터 폴로어(5)를 통하여 신호(SC)로서 게이트 회로(6)에 공급된다. 신호(SC)는 신호(SA)와 신호(SB)를 합산한 신호를 나타낸다. 게이트 회로(6)은 제6도의 (h)에 도시된 것과 같이 펄스 발생 회로(7)로부터의 샘플링 신호(G)에 응답하여 신호 전하 인터벌 동안에 신호(SC)의 성분을 추출한다. 그림에서 보듯이 샘플링 신호(G)는 각 화소 주기마다 한 번 활성화된다. 그리하여, 리셋 인터벌 t1 동안의 리셋 잡음과 CCD부(1)의 출력 증폭기에서 발생하는 1/f 잡음같은 잡음은 감소될 수 있고, S/N비를 향상시키면서 감도를 증가시킬 수 있다.
조도 검출기(8)에 의해 조도가 밝은 것으로 검출될 때에는, 고체 촬상 장치의 동작은 제3도의 (a)부터 제3도의 (g)까지를 참조하여 설명된 종래의 제1의 촬상 장치와 동일하다.
상기 실시예에서, 조도 검출기(8)은 생략할 수 있다. 이러한 경우에, 스위치(9)는 수동으로 작동할 수 있다.

Claims (24)

  1. 고체 촬상 장치 (solid state image pick-up device)에 있어서, 리셋 신호 (reset signal)와 전송 신호 (transfer signal)를 발생시키기 위한 신호 발생 수단 (signal generating means); 전하를 저장하기 위한 커패시터를 구비한 전하 검출부 (charge detecting section); 최종 부분(final section) 및 최종 부분으로부터 순차적으로 배열된 복수의 부분을 포함하며, n개의 화소 주기 동안 n개의 화소 (n은 1보다 큰 양의 정수)의 전하를 상기 최종 부분에 저장하고, 상기 전송 신호 (transfer signal)에 응답하여, 상기 저장된 전하를 상기 전하 검출부의 상기 커패시터로 한 번에 출력하기 위한 전하 전송부 (charge transfer section); 상기 커패시터에 접속되어 있으며, 상기 리셋 신호에 응답하여 상기 전하 검출부의 상기 커패시터로부터 전하를 배출하기 위한 리셋 수단 (reset means); 및 상기 전하 전송부로부터 상기 전하 검출부의 상기 커패시터로 입력된 전하에 응답하여 출력 신호를 생성하기 위한 출력 증폭 수단 (output amplifier means)을 포함하는 고체 촬상 장치.
  2. 제1항에 있어서, 한 화소 주기 (pixel period)는 전하 배출 인터벌 (charge ejection interval), 전위 설정 인터벌 (potential setting interval), 전하 주입 인터벌 (charge injection interval)로 구성되고, 상기 신호 발생 수단이 상기 전하 배출 인터벌 동안에 리셋 신호를 상기 리셋 수단에 공급하고, 상기 전하 주입 인터벌 동안에는 전송 신호를 수평 전송부에 공급하며, 상기 출력 증폭 수단이 상기 전하 배출 인터벌 후 상기 전하 주입 인터벌 전의 상기 전위 설정 인터벌 동안에 상기 전하 검출부를 선정된 전위로 설정하도록 동작하는 고체 촬상 장치.
  3. 제2항에 있어서, 상기 전송 신호의 출력 제어 신호가 n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌 동안에 상기 전하 전송부로 공급되어 n개의 화소의 전하가 상기 전하 검출부의 상기 커패시터로 주입되게 하는 고체 촬상 장치.
  4. 제1항에 있어서, 상기 전하 전송부가 최종 전극 (final electrode)과 상기 최종 전극으로부터 순차적으로 배열된 복수의 전극을 포함하고, 상기 복수의 전극은 상기 신호 발생 수단으로부터의 상기 전송 신호의 클럭 신호들(a set of clock signals)에 응답하여 각 화소의 전하를 상기 최종 전극으로 전송하도록 동작하고, 상기 최종 전극은 n개의 화소 주기 동안에 n개의 화소의 전하를 저장하며 상기 전송 신호의 출력 제어 신호에 응답하여 저장된 전하를 상기 커패시터로 출력하는 고체 촬상 장치.
  5. 제4항에 있어서, 클럭 신호들 중 하나의 신호와 상기 출력 제어 신호중에서 선택적으로 하나의 신호를 상기 최종 전극으로 공급하기 위한 스위치를 더 포함하는 고체 촬상 장치.
  6. 제5항에 있어서, 고체 촬상 장치 주위의 조도를 검출하고 검출된 조도가 선정된 레벨 (predetermined level)보다 낮을 때에는 출력 제어 신호를 상기 최종 전극으로 공급하고, 검출된 조도가 선정된 레벨보다 높을 때에는 클럭 신호들 중 하나의 신호를 상기 최종 전극으로 공급하도록 상기 스위치를 제어하는 조도 검출기 (illumination detector)를 더 포함하는 고체 촬상 장치.
  7. 제1항에 있어서, 상기 출력 증폭 수단으로부터의 출력 신호의 잡음을 감소시키기 위한 잡음 저감 수단 (noise reducing means)을 더 포함하는 고체 촬상 장치.
  8. 제7항에 있어서, 상기 잡음 저감 수단은, 입사 신호인 상기 출력 신호를 한 개의 인터벌 만큼 지연시키고, 상기 입사 신호와 상기 지연된 신호를 합산하기 위한 지연 및 차동 수단 (delaying and differential means) - 각 화소 주기가 세 개의 인터벌로 구성된 -, 및 샘플링 신호에 응답하여, n개의 화소의 전하가 상기 커패시터로 주입되는, 상기 세 개의 인터벌 중 한 개의 인터벌에 해당하는 신호 성분 (signal element)을 추출하기 위한 샘플링 수단 (sampling means)을 포함하고, 상기 신호 발생 수단은 또한 n개의 화소 주기마다 한 번 상기 샘플링 신호를 발생시켜 상기 샘플링 수단으로 공급하는 고체 촬상 장치.
  9. 고체 촬상 장치에서 낮은 조도하에서 잡음이 감소되고 S/N 비가 향상된 신호를 생성하는 방법에 있어서, 전하 배출 인터벌 동안에 전하 검출부로부터 전하를 배출시키는 단계; 상기 전하 배출 인터벌 후의 전위 설정 인터벌 동안에 상기 전하 검출부를 선정된 전위로 설정하는 단계; n개의 화소 주기 동안 n개의 화소 (n은 1보다 큰 양의 정수)의 전하를 저장하고, 상기 전위 설정 인터벌 후에 n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌 동안에 상기 전하 검출부로 상기 저장된 전하를 주입하는 단계; 및 상기 전하 검출부의 전위를 검출하여 출력 신호를 생성하는 단계를 포함하는 신호 생성 방법.
  10. 제9항에 있어서, 출력 신호를 반사시킴으로써 상기 전위 설정 인터벌에 해당하는 시간만큼 출력 신호를 지연시키는 단계; 상기 출력 신호와 상기 지연된 신호를 차동적으로 합산하는 (differentially summing) 단계; 및 n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌의 합산 신호 (summed signal)를 추출하여 잡음이 감소된 신호를 생성하는 단계를 더 포함하는 신호 생성 방법.
  11. 제9항에 있어서, 매 화소 주기마다 전송 신호로서 클럭 신호들을 발생시켜서 전하 검출부의 복수의 부분으로 공급하여 전하가 최종 부분 (final section)으로 전송되도록 하고, n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌 동안 전송 신호로서 출력 제어 신호 (output control signal)를 발생시켜서 상기 전하 전송부로 공급하여 상기 최종 부분이 n개의 화소의 전하를 저장하였다가 상기 출력 제어 신호에 응답하여 상기 저장된 n개의 화소의 전하를 상기 전하 검출부로 주입시키도록 하는 단계를 더 포함하는 신호 생성 방법.
  12. 제11항에 있어서, 상기 최종 부분에 공급될 신호를 클럭 신호들 중 하나의 신호 (one of the set of clock signals)로부터 출력 제어 신호로 스위치하는 단계를 더 포함하는 신호 생성 방법.
  13. 고체 촬상 장치에 있어서, 리셋 신호, 전송 신호 및 샘플링 신호를 발생시키기 위한 신호 발생 수단; 전하를 저장하기 위한 커패시터를 구비한 전하 검출부; 최종 부분 및 최종 부분으로부터 순차적으로 배열된 복수의 부분을 포함하며, n개의 화소 주기 동안 n개의 화소 (n은 1보다 큰 양의 정수)의 전하를 상기 최종 부분에 저장하고, 상기 전송 신호에 응답하여, 상기 저장된 전하를 상기 전하 검출부의 상기 커패시터로 한 번에 출력하기 위한 전하 전송부; 상기 커패시터에 접속되어 있으며, 상기 리셋 신호에 응답하여 상기 전하 검출부의 상기 커패시터로부터 전하를 배출하기 위한 리셋 수단; 상기 전하 전송부로부터 상기 전하 검출부의 상기 커패시터로 입력된 전하에 응답하여 출력 신호를 생성하기 위한 증폭 수단; 및 상기 증폭 수단으로부터의 출력 신호의 잡음을 감소시켜, 샘플링 신호에 응답하여 상기 잡음이 감소된 신호를 추출하는 잡음 저감 수단을 포함하며, 상기 잡음 저감 수단은 입사 신호인 상기 출력 신호를 하나의 인터벌만큼 지연시키고, 상기 입사 신호와 상기 지연된 신호를 차동적으로 합산하기 위한 지연 및 차동 수단 -각 화소 주기는 전하 배출 인터벌, 전위 설정 인터벌 및 전하 주입 인터벌의 세 개의 인터벌로 구성됨 - , 및 샘플링 신호에 응답하여, 전하 주입 인터벌의 합산 신호를 추출하여 잡음이 감소된 신호를 생성하는 샘플링 수단을 포함하고, 상기 신호 발생 수단은 n개의 화소 주기마다 한 번 상기 샘플링 신호를 발생시켜 상기 샘플링 수단으로 공급하는 고체 촬상 장치.
  14. 제13항에 있어서, 상기 신호 발생 수단은 전송 신호로서, 매 화소 주기마다 클럭 신호들과 n개의 화소 주기중 마지막 화소 주기의 전하 주입 인터벌동안 출력 제어 신호를 발생시키고, 상기 전하 전송부의 상기 최종 부분은 상기 출력 제어 신호에 응답하여 상기 저장된 n개의 화소의 전하를 상기 전하 검출부의 상기 커패시터에 주입하는 고체 촬상 장치.
  15. 제14항에 있어서, 클럭 신호들 중 하나의 신호와 상기 출력 제어 신호 중에서 선택적으로 하나의 신호를 상기 최종 부분으로 공급하기 위한 스위치를 더 포함하며, 상기 신호 발생 수단은 클럭 신호들 중 하나의 신호가 상기 최종 부분에 공급되면, 매 화소 주기마다 한 번 샘플링 신호를 발생를 발생시키는 고체 촬상 장치.
  16. 고체 촬상 장치에서 낮은 조도하에서 잡음이 감소되고 S/N 비가 향상된 신호를 생성하는 방법에 있어서, 전하 배출 인터벌 동안에 전하 검출부로부터 전하를 배출시키는 단계; 상기 전하 배출 인터벌 후의 전위 설정 인터벌 동안에 상기 전하 검출부를 선정된 전위로 설정하는 단계; n개의 화소 주기 동안 n개의 화소 (n은 1보다 큰 양의 정수)의 전하를 저장하였다가, 상기 전위 설정 인터벌 후에 n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌 동안에 상기 전하 검출부로 상기 저장된 전하를 주입하는 단계; 상기 전하 검출부의 전위를 검출하여 출력 신호를 생성하는 단계; 출력 신호를 반사시킴으로써 상기 전위 설정 인터벌에 해당하는 기간만큼 출력 신호를 지연시키는 단계; 상기 출력 신호와 상기 지연된 신호를 차동적으로 합산하는 단계; 및 n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌의 합산 신호를 추출하여 잡음이 감소된 신호를 생성하는 단계를 포함하는 신호 생성 방법.
  17. 제16항에 있어서, 매 화소 주기마다 전송 신호로서 클럭 신호들을 발생시켜서 전하 전송부의 복수의 부분으로 공급하여 전하가 최종 부분으로 전송되도록 하고, n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌 동안 전송 신호로서 출력 제어 신호를 발생시켜서 상기 전하 전송부로 공급하여 상기 최종 부분이 n개의 화소의 전하를 저장하였다가 상기 상기 출력 제어 신호에 응답하여 상기 저장된 n개의 화소의 전하를 상기 전하 검출부로 주입시키도록 하는 단계를 더 포함하는 신호 생성 방법.
  18. 제17항에 있어서, 상기 최종 부분에 공급될 신호를 클럭 신호들 중 하나의 신호로부터 출력 제어 신호로 스위치하는 단계를 더 포함하는 신호 생성 방법.
  19. 고체 촬상 장치에 있어서, 리셋 신호와 전송 신호를 발생시키기 위한 신호 발생 수단; 전하를 저장하기 위한 커패시터를 구비한 전하 검출부; 상기 전송 신호에 응답하여, n개의 화소 (n은 1보다 큰 양의 정수)의 전하를 상기 전하 검출부의 상기 커패시터로 한 번에 출력하기 위한 전하 전송부; 상기 커패이터에 접속되어 있으며, 상기 리셋 신호에 응답하여 상기 전하 검출부의 상기 커패시터로부터 전하를 배출하기 위한 리셋 수단; 및 상기 전하 전송부로부터 상기 전하 검출부의 상기 커패시터로 입력된 전하에 응답하여 출력 신호를 생성하기 위한 출력 증폭 수단을 포함하며, 한 화소 주기는 전하 배출 인터벌, 전위 설정 인터벌, 전하 주입 인터벌로 구성되고, 상기 신호 발생 수단이 상기 전하 배출 인터벌 동안에 리셋 신호를 상기 리셋 수단에 공급하고, 상기 전하 주입 인터벌 동안에는 전송 신호를 수평 전송부에 공급하며, 상기 출력 증폭 수단이 상기 전하 배출 인터벌 후 상기 전하 주입 인터벌 전의 상기 전위 설정 인터벌 동안에 상기 전하 검출부를 선정된 전위로 설정하도록 동작하는 고체 촬상 장치.
  20. 제19항에 있어서, 상기 전송 신호의 출력 제어 신호가 n개의 화소 주기 중 마지막 화소 주기의 전하 주입 인터벌 동안에 상기 전하 전송부로 공급되어 n개의 화소의 전하가 상기 전하 검출부의 상기 커패시터로 주입되게 하는 고체 촬상 장치.
  21. 고체 촬상 장치에 있어서, 리셋 신호와 전송 신호를 발생시키기 위한 신호 발생 수단; 전하를 저장하기 위한 커패시터를 구비한 전하 검출부; 상기 전송 신호에 응답하여, n개의 화소 (n은 1보다 큰 양의 정수)의 전하를 상기 전하 검출부의 상기 커패시터로 한 번에 출력하기 위한 전하 전송부; 상기 커패시터에 접속되어 있으며, 상기 리셋 신호에 응답하여 상기 전하 검출부의 상기 커패시터로부터 전하를 배출하기 위한 리셋 수단; 및 상기 전하 전송부로부터 상기 전하 검출부의 상기 커패시터로 입력된 전하에 응답하여 출력 신호를 생성하기 위한 출력 증폭 수단을 포함하며, 상기 전하 전송부는 최종 전극과 상기 최종 전극으로부터 순차적으로 배열된 복수의 전극을 포함하고, 상기 복수의 전극은 상기 신호 발생 수단으로부터의 상기 전송 신호의 클럭 신호들에 응답하여 각 화소의 전하를 상기 최종 전극으로 전송하도록 동작하고, 상기 최종 전극은 n개의 화소 주기 동안에 n개의 화소의 전하를 저장하였다가 상기 전송 신호의 출력 제어 신호에 응답하여 저장된 전하를 상기 커패시터로 출력하는 고체 촬상 장치.
  22. 제21항에 있어서, 클럭 신호들 중 하나의 신호와 상기 출력 제어 신호 중에서 선택적으로 하나의 신호를 상기 최종 전극으로 공급하기 위한 스위치를 더 포함하는 고체 촬상 장치.
  23. 제22항에 있어서, 고체 촬상 장치 주위의 조도를 검출하고 조도가 선정된 레벨보다 낮을 때에는 출력 제어 신호를 상기 최종 전극으로 공급하고, 검출된 조도가 선정된 레벨보다 높을 때에는 클럭 신호들 중 하나의 신호를 상기 최종 전극으로 공급하도록 상기 스위치를 제어하는 조도 검출기를 더 포함하는 고체 촬상 장치.
  24. 고체 촬상 장치에 있어서, 리셋 신호와 전송 신호를 발생시키기 위한 신호 발생 수단; 전하를 저장하기 위한 커패시터를 구비한 전하 검출부; 상기 전송 신호에 응답하여, n개의 화소 (n은 1보다 큰 양의 정수)의 전하를 상기 전하 검출부의 상기 커패시터로 한 번에 출력하기 위한 전하 전송부; 상기 커패시터에 접속되어 있으며, 상기 리셋 신호에 응답하여 상기 전하 검출부의 상기 커패시터로부터 전하를 배출하기 위한 리셋 수단; 상기 전하 전송부로부터 상기 전하 검출부의 상기 커패시터로 입력된 전하에 응답하여 출력 신호를 생성하기 위한 출력 증폭 수단; 및 상기 출력 증폭 수단으로부터의 출력 신호의 잡음을 감소시키기 위한 잡음 저감 수단을 포함하며, 상기 잡음 저감 수단은 입사 신호인 상기 출력 신호를 하나의 인터벌 만큼 지연시키고, 상기 입사 신호와 상기 지연된 신호를 합산하기 위한 지연 및 차동 수단 - 각 화소 주기는 세 개의 인터벌로 구성됨 -, 및 샘플링 신호에 응답하여, n개의 화소의 전하가 상기 커패시터로 주입되는 3개의 인터벌중 하나의 인터벌에 대응하는 신호 성분을 추출하기 위한 샘플링 수단을 포함하고, 상기 신호 발생 수단은 또한 n개의 화소 주기마다 한 번 상기 샘플링 신호를 발생시켜 상기 샘플링 수단으로 공급하는 고체 촬상 장치.
KR1019950027496A 1994-08-31 1995-08-30 향상된 신호 대 잡음비를 갖는 화상 신호를 생성하기 위한 방법 및 장치 KR100227299B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-206459 1994-08-31
JP6206459A JP2891880B2 (ja) 1994-08-31 1994-08-31 固体撮像装置

Publications (2)

Publication Number Publication Date
KR960009619A KR960009619A (ko) 1996-03-22
KR100227299B1 true KR100227299B1 (ko) 1999-11-01

Family

ID=16523734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027496A KR100227299B1 (ko) 1994-08-31 1995-08-30 향상된 신호 대 잡음비를 갖는 화상 신호를 생성하기 위한 방법 및 장치

Country Status (3)

Country Link
US (1) US5821998A (ko)
JP (1) JP2891880B2 (ko)
KR (1) KR100227299B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10108081A (ja) * 1996-10-02 1998-04-24 Sony Corp 固体撮像装置およびその信号処理方法並びにカメラ
KR100447098B1 (ko) * 2001-11-29 2004-09-04 박명선 조리용 가스버너의 연소장치
JP4228947B2 (ja) 2003-05-20 2009-02-25 日産自動車株式会社 撮像装置
JP4055683B2 (ja) * 2003-09-03 2008-03-05 ソニー株式会社 固体撮像素子
JP4587450B2 (ja) * 2004-07-29 2010-11-24 富士フイルム株式会社 固体撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556910A (en) * 1984-01-05 1985-12-03 Fuji Photo Film Co., Ltd. Image sensing device having on-chip fixed-pattern noise reducing circuit
JPS6265371A (ja) * 1985-09-17 1987-03-24 Matsushita Electronics Corp 電荷転送装置
JPH01208975A (ja) * 1988-02-16 1989-08-22 Nec Corp 電荷結合素子の信号処理装置
FR2656756B1 (fr) * 1989-12-29 1994-01-07 Commissariat A Energie Atomique Dispositif pour prises de vues a circuits de balayage integres.
JP3097180B2 (ja) * 1991-06-07 2000-10-10 日本電気株式会社 相関２重サンプリング回路
US5382975A (en) * 1991-08-30 1995-01-17 Fuji Xerox Co., Ltd. Image reading apparatus
US5493423A (en) * 1994-10-28 1996-02-20 Xerox Corporation Resettable pixel amplifier for an image sensor array

Also Published As

Publication number Publication date
KR960009619A (ko) 1996-03-22
US5821998A (en) 1998-10-13
JP2891880B2 (ja) 1999-05-17
JPH0879630A (ja) 1996-03-22

Similar Documents

Publication Publication Date Title
KR100370530B1 (ko) 고체 촬상 장치
US7586487B2 (en) Solid state imaging apparatus and method for driving the same
US7489352B2 (en) Wide dynamic range pinned photodiode active pixel sensor (APS)
US7733401B2 (en) Image capturing apparatus
EP0639028B1 (en) Improved output circuit for charge transfer devices
EP0793378B1 (en) Photoelectric conversion device using charge skimming
US8063963B2 (en) Imaging device having a pixel structure with high dynamic range read-out signal
US5654755A (en) System for determining a video offset from dark photosensors in an image sensor array
US8681253B2 (en) Imaging system for creating an output signal including data double-sampled from an image sensor
US5250824A (en) Ultra low-noise charge coupled device
JP2003219277A (ja) 固体撮像装置およびその駆動方法
JPH04290081A (ja) 固体撮像装置
JPH07264491A (ja) 固体撮像装置の出力回路
US6995797B2 (en) Charge detecting device for a solid state imaging device
US5144444A (en) Method and apparatus for improving the output response of an electronic imaging system
US4719512A (en) Noise cancelling image sensor
US5777671A (en) Solid state imager having high frequency transfer mode
KR100227299B1 (ko) 향상된 신호 대 잡음비를 갖는 화상 신호를 생성하기 위한 방법 및 장치
KR100426907B1 (ko) 고체 촬상 시스템
US4527200A (en) Solid state imaging device
US5684609A (en) D.C. offset restoration for image scanners
KR930008528B1 (ko) 고체 촬상 소자
JP2002314884A (ja) 感光装置の動作方法
JPH05284428A (ja) 固体撮像装置
US7683957B2 (en) Image sensing apparatus for stable clamping operation and draining unnecessary charges

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040723

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee