KR100223594B1 - 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로 - Google Patents

피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로 Download PDF

Info

Publication number
KR100223594B1
KR100223594B1 KR1019960077968A KR19960077968A KR100223594B1 KR 100223594 B1 KR100223594 B1 KR 100223594B1 KR 1019960077968 A KR1019960077968 A KR 1019960077968A KR 19960077968 A KR19960077968 A KR 19960077968A KR 100223594 B1 KR100223594 B1 KR 100223594B1
Authority
KR
South Korea
Prior art keywords
voltage
timing sequence
control circuit
sequence control
peak current
Prior art date
Application number
KR1019960077968A
Other languages
English (en)
Other versions
KR19980058640A (ko
Inventor
고성현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960077968A priority Critical patent/KR100223594B1/ko
Publication of KR19980058640A publication Critical patent/KR19980058640A/ko
Application granted granted Critical
Publication of KR100223594B1 publication Critical patent/KR100223594B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

이 발명은 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로에 관한 것으로서, 전원이 인가되면 일정한 시간이 지난 후에 신호를 내보내는 지연 수단과, 상기 지연 수단의 출력 신호가 클럭 단자로 입력되면 제1 전압을 내보내는 래치와, 상기 제1 전압의 레벨을 시프트시켜 제2 전압을 발생시키기 위한 레벨 시프터와, 상기 제2 전압이 입력되면 신호 전압 발생부의 구동 전압을 내보내는 제어 스위치를 포함하여 이루어져 있으며, 액정 표시 장치가 사용되는 시스템의 기동시, 각 구동 신호들의 타이밍 시퀀스를 제어하여 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로에 관한 것이다.

Description

피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로
이 발명은 타이밍 시퀀스 제어 회로에 관한 것으로서, 더욱 상세히 말하자면 액정 표시 장치가 사용되는 시스템의 가동시, 각 구동 신호들의 타이밍 시퀀스를 제어하여 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로에 관한 것이다.
일반적으로 액정 표시 장치의 전원은 퓨즈(Fuse)를 통하여 입력되는데, 이것은 액정 표시 장치의 과부하시 시스템을 보호함과 동시에 액정 표시 장치 전체 모듈을 보호하기 위함이다.
그러나, 만약 사용되는 퓨즈의 용량이 너무 클 경우 퓨즈로서의 제기능을 못할 수가 있고, 용량이 너무 작을 경우 기동시와 같은 과부하시 피크 전류(peak current)에 의해서도 회로가 오픈(open)되는 수가 있기 때문에 퓨즈의 용량을 정확하게 책정하는 일은 쉬운 일이 아니다.
특히, 고정용 컴퓨터에 비해 전원 공급 능력이 상대적으로 부족한 휴대용 컴퓨터의 경우, 기동시 순간적으로 걸리는 과부하로 인해 시스템의 전원이 드롭(drop)되며 이로 인해 시스템이 정상적으로 구동되지 못할뿐더러 심지어는 시스템의 전원부가 치명적인 손상을 입을 수도 있다는 문제점이 있다.
예를 들어, 액정 표시 장치의 기동시 발생하는 전원 및 구동 신호의 종류는 여러 가지가 있지만, 일반적으로 디지탈 전원(DVDD)→디지탈 데이터(Data)→아날로그 전원(AVDD)→구동 전압(VLCD, 대향 전극 전압, 게이트-온/오프 전압, 계조 전압 등)의 순으로 발생할 때 가장 시스템을 안정화시킬 수 있다.
그러나, 이러한 전원 및 구동 신호는 기동시 짧은 시간 내에 거의 동시에 발생하기 때문에, 이로 인해 전원이 드롭되고 순간적인 피크 전류가 발생하여 시스템에 악영향을 줄 수 있다.
따라서 이 발명의 과제는 상기와 같은 문제점을 해결하기 위한 것으로서, 액정 표시 장치가 사용되는 시스템의 기동시, 각 신호들의 타이밍 시퀀스를 제어하여 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로를 제공하는 데에 있다.
제1도는 이 발명의 실시예에 따른 타이밍 시퀀스(Timing Sequence) 제어회로의 블록도이고,
제2도는 이 발명의 실시예에 따른 타이밍 시퀀스 제어 회로의 상세회로도이고,
제3도는 이 발명의 실시예에 따른 타이밍 시퀀스도이다.
상기의 과제를 달성하기 위한 이 발명은,
전원이 인가되면 일정한 시간이 지난 후에 신호를 내보내는 지연 수단과;
상기 지연 수단의 출력 신호가 클럭 단자로 입력되면 제1 전압을 내보내는 래치와;
상기 제1 전압의 레벨을 시프트시켜 제2 전압을 발생시키기 위한 레벨 시프터와;
상기 제2 전압이 입력되면 신호 전압 발생부의 구동 전압을 내보내는 제어 스위치를 포함하여 이루어져 있다.
액정 표시 장치 내부에 있는 각 신호 전압 발생부의 타이밍 시퀀스 및 전력 소모량을 평가하여, 각 신호 전압 발생부의 전(前)단에 적절하게 구성된 타이밍 시퀀스 제어 회로를 부가하므로 적절한 시간 간격을 두고 순차적으로 동작시켜 피크 전류를 감소시킬 수 있다.
이하, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
도 1 및 도 2에 도시된 이 발명의 실시예에 따른 타이밍 시퀀스 제어 회로에서,
카운터(10)는, 전원이 인가되면 미리 설정된 값을 카운팅한 후 신호를 내보내므로 시간 지연 기능을 수행한다.
전원 인가와 동시에 리세트(reset)되어 '로우' 상태를 유지하던 래치(20)는, 상기 카운터(10)의 출력 신호가 클럭 단자로 입력되면 전압(Vcc)을 내보낸다.
상기 전압(Vcc)이 레벨 시프터(30)로 출력되면, 내부의 엔모스 트랜지스터(N1)와 피모스 트랜지스터(P2)가 턴-온되어 '하이' 레벨의 전압(VDD)이 출력된다.
제어 스위치로서 사용되는 트렌스미션 게이트(40)는 상기 전압(VDD)이 입력되면 신호 전압 발생부의 구동 전압 (VLCD)을 내보낸다.
상기와 같이 카운터(10)와 래치(20), 레벨 시프터(30)와 트랜스미션 게이트(40) 등으로 적절하게 구성된 타이밍 시퀀스 제어 회로를 이용하면, 도 3에 도시된 바와 같이 적절한 시간 간격을 두고 순차적으로 각 신호 전압 발생부의 구동 전압(DVDD, Data, AVDD, VLCD)이 출력되도록 할 수 있기 때문에, 다양한 신호 전압 발생부를 순차적으로 동작시켜 기동시의 피크 전류(IDD)를 감소시킬 수 있다.
따라서 이 발명의 실시예에 따른 타이밍 시퀀스 제어 회로의 효과는, 액정 표시 장치의 기동시 피크 전류를 감소시켜 전원 레벨과 시스템을 안정화시킬 수 있다는 것이다.

Claims (3)

  1. 전원이 인가되면 일정한 시간이 지난 후에 신호를 내보내는 지연 수단과;
    상기 지연 수단의 출력 신호가 클럭 단자로 입력되면 제1 전압을 내보내는 래치와;
    상기 제1 전압의 레벨을 시프트시켜 제2 전압을 발생시키기 위한 레벨 시프터와;
    상기 제2 전압이 입력되면 신호 전압 발생부의 구동 전압을 내보내는 제어 스위치를 포함하여 이루어져 있는 타이밍 시퀀스 제어 회로.
  2. 청구항 1에 있어서, 상기 지연 수단은 카운터로 구성되는 타이밍 시퀀스 제어 회로.
  3. 청구항 1에 있어서, 상기 제어 스위치는 트랜스미션 게이트인 타이밍 시퀀스 제어 회로.
KR1019960077968A 1996-12-30 1996-12-30 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로 KR100223594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960077968A KR100223594B1 (ko) 1996-12-30 1996-12-30 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960077968A KR100223594B1 (ko) 1996-12-30 1996-12-30 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로

Publications (2)

Publication Number Publication Date
KR19980058640A KR19980058640A (ko) 1998-10-07
KR100223594B1 true KR100223594B1 (ko) 1999-10-15

Family

ID=19492735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960077968A KR100223594B1 (ko) 1996-12-30 1996-12-30 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로

Country Status (1)

Country Link
KR (1) KR100223594B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102512224B1 (ko) * 2016-01-08 2023-03-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Also Published As

Publication number Publication date
KR19980058640A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100218506B1 (ko) 액정 표시 장치용 레벨 시프트 회로
US5216289A (en) Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit
US4063117A (en) Circuit for increasing the output current in MOS transistors
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR970031341A (ko) 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal)
KR930018850A (ko) 출력 버퍼장치
KR100223594B1 (ko) 피크 전류를 감소시키기 위한 타이밍 시퀀스 제어 회로
EP0471390A2 (en) A frequency divider circuit
KR970017149A (ko) 다치 전압 출력 회로 및 액정 구동 회로
US5530672A (en) Integrated circuit for operation with plural supply voltages
JPH0645900A (ja) オーバーラップなしでの複数個の電圧の一つの選択
KR100707022B1 (ko) 액정표시장치
US6301305B1 (en) Transmitting apparatus for outputting a binary signal
US7088165B2 (en) Voltage level shifter and sequential pulse generator
KR100273292B1 (ko) 반도체 칩의 입력버퍼회로
EP0335376A2 (en) Portable electronic calculator
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR100278678B1 (ko) 광결합소자의 스위칭 시간 보상 회로
KR200270628Y1 (ko) 동기 반도체 메모리의 스탠바이 구동회로
KR0173943B1 (ko) 볼테이지 더블러
KR100232523B1 (ko) 저 전력 소비형 회로
US4340871A (en) Low power oscillator having clamping transistors across its timing capacitors
KR960019371A (ko) 하이브리드 릴레이
KR100396831B1 (ko) 절전형인버터회로
KR100230408B1 (ko) 저전력 비교기 회로 및 비교기의 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee