KR100273292B1 - 반도체 칩의 입력버퍼회로 - Google Patents

반도체 칩의 입력버퍼회로 Download PDF

Info

Publication number
KR100273292B1
KR100273292B1 KR1019980014165A KR19980014165A KR100273292B1 KR 100273292 B1 KR100273292 B1 KR 100273292B1 KR 1019980014165 A KR1019980014165 A KR 1019980014165A KR 19980014165 A KR19980014165 A KR 19980014165A KR 100273292 B1 KR100273292 B1 KR 100273292B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
clock
clock signal
diode
Prior art date
Application number
KR1019980014165A
Other languages
English (en)
Other versions
KR19990080722A (ko
Inventor
오형석
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980014165A priority Critical patent/KR100273292B1/ko
Publication of KR19990080722A publication Critical patent/KR19990080722A/ko
Application granted granted Critical
Publication of KR100273292B1 publication Critical patent/KR100273292B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 칩의 입력버퍼회로에 관한 것으로, 종래 반도체 칩의 입력버퍼회로는 전원전압과 클럭신호의 입력을 위한 핀이 각기 존재하여 고장 발생률이 높고, 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 클럭입력신호를 입력받아 충전을 통해 일정한 전압을 유지하는 충전부와; 상기 충전부에 충전된 전압에 따라 상기 클럭입력신호를 인가 제어하는 제어신호를 출력하는 클럭신호 인가 제어부와; 상기 클럭신호 인가 제어부의 제어신호에 따라 상기 클럭입력신호를 전송제어하는 전송게이트와; 그 전원전압 입력단에 상기 충전부의 출력전압을 입력받아 상기 전송게이트를 통해 전송되는 클럭입력신호를 반전 및 전압레벨을 낮춰 내부회로로 출력하는 인버터로 구성하여 전원전압의 입력 없이 클럭입력신호를 버퍼링하여 내부회로에 인가함으로써, 핀의 수를 줄여 고장 발생률을 줄임과 동시에 제조비용을 절감하는 효과가 있다.

Description

반도체 칩의 입력버퍼회로
본 발명은 반도체 칩의 입력버퍼회로에 관한 것으로, 특히 전원단자를 따로 사용할 필요가 없어 반도체 칩의 핀 수를 줄여 고장 발생률 및 제조비용을 절감하는데 적당하도록 한 반도체 칩의 입력버퍼회로에 관한 것이다.
일반적으로, 반도체 칩은 그 내부에 특정한 반도체 회로를 구비하여 단일기능으로 인쇄회로기판에 실장 되어 특정한 기능을 하게 되며, 특히 인쇄회로기판과의 접점 수를 줄이면 줄일수록 고장 발생률을 줄일 수 있고, 제조비용 또한 절감할 수 있다. 종래 반도체 칩에는 전원전압이 인가되는 핀과 반도체 칩 내부 회로의 동작을 위한 클럭신호가 인가되는 핀이 필요에 따라 복수 개로 형성되어 있다. 보통의 반도체 칩은 입력되는 신호의 전압범위조절 또는 동기의 일치를 위해 입력버퍼를 사용하고 있으며, 이와 같은 종래 반도체 칩의 입력버퍼회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 반도체 칩의 입력버퍼회로도로서, 이에 도시한 바와 같이 클럭입력핀(CLKPIN)과 전원전압핀(VCCPIN)을 연결하는 다이오드(D1)와; 상기 클럭입력핀(CLKPIN)과 접지를 연결하는 다이오드(D2)와; 상기 클럭입력핀(CLKPIN)을 통해 입력되는 클럭신호(CLK)를 상기 전원전압핀(VCCPIN)을 통해 인가되는 전원전압(VCC)의 값과 접지전압의 사이에서 반전하여 내부회로로 출력하는 인버터(INV1)로 구성된다.
이하, 상기와 같은 종래 반도체 칩의 입력버퍼회로의 동작을 설명한다.
먼저, 전원전압핀(VCCPIN)과 클럭입력핀(CLKPIN) 각각을 통해 전원전압(VCC)과 클럭신호(CLK)가 입력되면, 전원전압(VCC)은 인버터(INV1)의 전원공급단자에 인가된다.
이와 같이 인버터(INV1)에 전원전압(VCC)이 인가되면, 그 입력단에 입력되는 상기 클럭신호(CLK)를 반전하여 출력한다. 이때 인버터(INV1)의 출력신호의 전압범위는 상기 전원전압(VCC)과 접지전압의 값을 갖게 된다.
이때, 각각 상기 전원전압핀(VCCPIN)과 클럭입력핀(CLKPIN), 클럭입력핀(CLKPIN)과 접지를 연결하는 다이오드(D1),(D2)는 클럭입력핀(CLKPIN)을 통해 입력되는 클럭신호(CLK)가 전원전압(VCC)과 접지전압 사이의 전압 값을 초과하여 입력되는 경우, 전원전압(VCC)과 접지전압의 전위로 조절하는 역할을 한다.
상기와 같이 종래 반도체 칩의 입력버퍼회로는 전원전압(VCC)과 클럭신호(CLK)를 각각 독립적으로 입력받아 사용한다.
상기한 바와 같이 종래 반도체 칩의 입력버퍼회로는 전원전압과 클럭신호를 각각 독립적으로 입력받아 동작하게 되므로, 반도체 칩의 외부에는 전원전압이 인가되는 핀과 클럭신호가 인가되는 핀이 필요하며, 이에 따라 핀의 수가 증가하여 정전방전(electro static discharge) 등의 문제가 발생할 확률이 높으며, 제조비용 또한 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 전원전압을 따로 입력받지 않고 동작하는 반도체 칩의 입력버퍼회로를 제공함에 그 목적이 있다.
도1은 종래 반도체 칩의 입력버퍼회로도.
도2는 본 발명 반도체 칩의 입력버퍼회로도.
도3은 도2에 있어서, 클럭신호 인가 제어부의 내부회로도.
도4는 도2의 동작파형도.
도5는 상기 도3의 각 노드의 전압 상태 그래프도.
***도면의 주요 부분에 대한 부호의 설명***
1:클럭신호 인가 제어부 2:전송게이트
상기와 같은 목적은 클럭입력신호를 입력받아 충전을 통해 일정한 전압을 유지하는 충전부와; 상기 충전부에 충전된 전압에 따라 상기 클럭입력신호를 인가제어하는 제어신호를 출력하는 클럭신호 인가 제어부와; 상기 클럭신호 인가 제어부의 제어신호에 따라 상기 클럭입력신호를 전송제어하는 전송게이트와; 그 전원전압 입력단에 상기 충전부의 출력전압을 입력받아 상기 전송게이트를 통해 전송되는 클럭입력신호를 반전 및 전압레벨을 낮춰 내부회로로 출력하는 인버터로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 반도체 칩의 입력버퍼회로도로서, 이에 도시한 바와 같이 클럭입력핀(CLKPIN)에 에노드가 접속된 다이오드(D1)와; 상기 클럭입력핀(CLKPIN)에 캐소드가 접속되며 에노드가 접지된 다이오드(D2)와; 상기 다이오드(D1)의 캐소드를 통해 인가되는 신호를 레벨 쉬프트(LEVEL SHIFT)하여 출력하는 클럭신호 인가 제어부(1)와; 상기 클럭신호 인가 제어부(1)의 제어에 따라 상기 클럭입력핀(CLKPIN)을 통해 인가되는 클럭신호(CLK)를 전송제어하는 전송게이트(2)와; 상기 전송게이트(2)를 통해 클럭신호(CLK)를 입력단에 입력받으며, 상기 다이오드(D1)의 캐소드측 신호를 비선형 저항(PMR1)을 통해 입력받아 상기 클럭신호(CLK)를 반전하여 내부회로로 출력하는 인버터(INV1)와; 상기 다이오드(D1)의 캐소드와 접지를 연결하는 커패시터(C1)로 구성된다.
도3은 상기 클럭신호 인가 제어부(1)의 회로도로서, 이에 도시한 바와 같이 상기 도1의 다이오드(D1)의 캐소드측과 접지사이에 직렬 접속된 커패시터(C2), 저항(R1) 및 비선형저항(NMR1)과; 상기 다이오드(D1)의 캐소드측 신호를 비선형저항(PMR2)을 통해 인가 받아, 상기 커패시터(C2)와 저항(R1)의 접점측 신호를 반전하여 출력하는 인버터(INV2)와; 상기 다이오드(D1)의 캐소드측 신호를 직접 전원전압 입력단에 입력받아 상기 인버터(INV2)의 출력신호를 반전하여 출력하는 인버터(INV3)로 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 칩의 입력버퍼회로의 동작을 상세히 설명한다.
먼저, 도4는 본 발명 반도체 칩의 입력버퍼회로의 주요부분 파형도로서, 이에 도시한 바와 같이 클럭신호(CLK)가 최초로 고전위(5V)로 입력되는 구간에서 상기 다이오드(D1)의 캐소드측 전압은 약 4.2V의 값이 된다. 이는 다이오드(D1)가 순방향으로 턴온된 상태이기 때문에 다이오드(D1)의 내부 저항 값에 의해 전압 강하가 0.7~0.8V정도로 일어나기 때문이다.
이와 같은 상태에서, 상기 다이오드(D1)의 캐소드측 전압을 인가 받은 상기 클럭신호 인가 제어부(1)는 고전위신호를 출력하여 상기 전송게이트(2)를 차단하여 클럭신호(CLK)가 인버터(INV1)에 인가되지 않도록 한다.
즉, 커패시터(C2)에는 상기 다이오드(D1)의 캐소드측 전압을 충전하며, 저항(R1)과 비선형저항(NMR1)을 저항 값이 큰 것을 사용하여 상기 커패시터(C2)와 저항(R1)의 접점 즉 인버터(INV2)의 입력을 고전위로 하여, 결국 인버터(INV3)의 출력이 고전위로 출력되도록 한다.
이와 같은 동작에 따라 클럭신호(CLK)는 인버터(INV1)에 입력되지 않아 내부회로에도 입력신호가 없게 된다.
이와 같은 상태에서 상기 클럭신호(CLK)가 저전위로 천이 하여 입력되는 경우에도 상기 다이오드(D1)의 캐소드측 전압은 감소하지만 상기 클럭신호 인가 제어부(1) 내의 커패시터(C2)가 충전된 상태이며, 상기 도2에 표시한 기생 커패시터(C1)에도 전압이 충전된 상태이므로, 약 0.1V의 전압강하가 있을 뿐이며 고전위상태를 유지할 수 있게 된다.
또한, 도5는 상기 클럭신호 인가 제어부(1)의 각 노드의 파형도로서, 이에 도시한 바와 같이 상기 다이오드(D1)의 캐소드측 전위와 상기 커패시터(C2)와 저항(R1)의 접점측신호가 동일하게 되는 순간에서 커패시터(C2)에 충전이 시작되며, 상기 설명한 바와 같이 저항(R1)과 비선형저항(NM1)의 저항 값이 크므로, 커패시터(C2)에 충전되는 시간은 지연되어, 상기 저항(R1)과 커패시터(C2)의 접점측은 서서히 전위가 감소하게 되어 결국 인버터(INV2)의 문턱전압 이하로 감소하게 된다.
이에 따라 상기 인버터(INV2)는 고전위인 상기 커패시터(C1)에 충전된 전압을 출력하며, 이에 따라 인버터(INV3)의 출력신호는 저전위로 출력되며, 상기 클럭신호(CLK)의 값에 관계없이 이후의 동작에서는 항상 저전위의 출력신호를 출력하게 된다.
이와 같이 상기 클럭신호(CLK)가 고전위로 한 번 인가된 후에는 상기 클럭신호 인가 제어부(1)의 출력신호는 저전위로 고정되어, 상기 전송게이트(2)를 동작시켜 상기 클럭신호(CLK)가 인버터(INV1)에 입력될 수 있도록 하며, 이에 따라 상기 인버터(INV1)는 커패시터(C1)에 충전된 전압과 접지전압 사이의 값을 갖는 출력신호를 출력하게 되고, 이는 내부회로의 클럭신호로서 사용된다.
이때 필수적인 것은 클럭신호(CLK)의 고전위 값이 5V일 때 상기 인버터(INV1)의 문턱전압을 약 0.6V정도로 잡아야 하는 것이다. 이는 인버터(INV1)를 구성하는 피모스 트랜지스터와 엔모스 트랜지스터 및 상기 비선형저항(PMR1)의 게이트 크기를 조절함으로써 구현이 가능하다.
상기한 바와 같이 본 발명 반도체 칩의 입력버퍼회로는 전원전압의 인가 없이 클럭신호의 처음 고전위신호를 커패시터에 충전하여, 이를 전원전압으로 사용함으로써, 전원전압의 인가를 위한 핀을 줄여 고장 발생률을 감소시키는 효과와 아울러 제조비용을 절감하는 효과가 있다.

Claims (3)

  1. 클럭입력신호를 입력받아 충전을 통해 일정한 전압을 유지하는 충전부와; 상기 충전부에 충전된 전압에 따라 상기 클럭입력신호를 인가제어하는 제어신호를 출력하는 클럭신호 인가 제어부와; 상기 클럭신호 인가 제어부의 제어신호에 따라 상기 클럭입력신호를 전송제어하는 전송게이트와; 그 전원전압 입력단에 상기 충전부의 출력전압을 입력받아 상기 전송게이트를 통해 전송되는 클럭입력신호를 반전 및 전압레벨을 낮춰 내부회로로 출력하는 인버터로 구성하여 된 것을 특징으로 하는 반도체 칩의 입력버퍼회로.
  2. 제1항에 있어서, 상기 충전부는 클럭입력신호가 인가되는 클럭신호핀에 에노드가 접속된 다이오드와; 상기 다이오드의 캐소드와 접지사이에 접속된 커패시터로 구성하여 된 것을 특징으로 하는 반도체 칩의 입력버퍼회로.
  3. 제1항에 있어서, 상기 클럭신호 인가 제어부는 상기 충전부의 출력측과 접지사이에 직렬접속된 커패시터, 저항 및 제 1비선형 저항과; 제 2비선형 저항을 통해 상기 충전부에 충전된 전압을 그 전원전압 입력단에 입력받아 상기 커패시터와 저항의 접속점측 신호를 반전하여 출력하는 제 1인버터와; 상기 충전부의 출력을 직접 그 전원전압 입력단에 입력받아 상기 제 1인버터의 출력을 반전하여 제어신호로서 출력하는 제 2인버터로 구성하여 된 것을 특징으로 하는 반도체 칩의 입력버퍼회로.
KR1019980014165A 1998-04-21 1998-04-21 반도체 칩의 입력버퍼회로 KR100273292B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980014165A KR100273292B1 (ko) 1998-04-21 1998-04-21 반도체 칩의 입력버퍼회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980014165A KR100273292B1 (ko) 1998-04-21 1998-04-21 반도체 칩의 입력버퍼회로

Publications (2)

Publication Number Publication Date
KR19990080722A KR19990080722A (ko) 1999-11-15
KR100273292B1 true KR100273292B1 (ko) 2001-01-15

Family

ID=40749338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980014165A KR100273292B1 (ko) 1998-04-21 1998-04-21 반도체 칩의 입력버퍼회로

Country Status (1)

Country Link
KR (1) KR100273292B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528021B1 (ko) * 1999-03-20 2005-11-15 삼성전자주식회사 액정표시장치의 소스 드라이브 집적회로의 소스 신호 출력 제어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528021B1 (ko) * 1999-03-20 2005-11-15 삼성전자주식회사 액정표시장치의 소스 드라이브 집적회로의 소스 신호 출력 제어 회로

Also Published As

Publication number Publication date
KR19990080722A (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
US7224186B2 (en) Semiconductor circuit device
US6791391B2 (en) Level shifting circuit
KR100301928B1 (ko) 반도체장치의레벨변환기
US5796281A (en) Input buffer circuit with hysteresis for noise control
KR100308208B1 (ko) 반도체집적회로장치의입력회로
KR910009083B1 (ko) 반도체장치의 출력회로
CN115225078B (zh) 电平检测电路和电平转换电路
US6384644B2 (en) Output circuit with switching function
KR100273292B1 (ko) 반도체 칩의 입력버퍼회로
KR0159324B1 (ko) 데이터 출력회로
KR100487500B1 (ko) 반도체 장치의 버퍼회로
KR20000029081A (ko) 래치 회로
US6060955A (en) Voltage compensated oscillator and method therefor
KR20010004448A (ko) 고전압 출력 인버터
KR100386864B1 (ko) 승압 회로
EP0109004B1 (en) Low power clock generator
US6081149A (en) Electronic circuit with a clock switch
KR0162930B1 (ko) 고전압 및 전기신호를 수신하는 단자를 구비한 트랜지스터 회로
KR960001076B1 (ko) 발진 유도 회로
CN1331308C (zh) 电压移转电路
KR100340901B1 (ko) 단안정 멀티바이브레이터
KR100261179B1 (ko) 씨모스 전압 레벨 쉬프트 회로
KR100280409B1 (ko) 반도체의 출력버퍼회로
KR100268948B1 (ko) 트랜스미션 게이트 회로
KR100384833B1 (ko) 면적 소모가 적은 레벨 쉬프터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee