KR100223367B1

KR100223367B1 - 전자식 교환시스템의 디지털 중계선 시험장치

Info

Publication number: KR100223367B1
Application number: KR1019960046535A
Authority: KR
Inventors: 이상석
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-10-17
Filing date: 1996-10-17
Publication date: 1999-10-15
Also published as: KR19980027687A

Abstract

전자식 교환시스템에서 디지털 중계선 시험의 신뢰성 확보 및 유지보수를 용이하게 하고, 멀티 채널/태스킹 시험을 가능하게 하는 장치가 개시되어 있다. 이러한 디지털 중계선 시험장치는, 제1타임스위치(가입자측)-스페이스스위치-타임스위치(중계선측)로 이루어지는 스위칭회로를 포함하는 전자식 교환시스템에서: 시험을 위한 각종 디지털 제어데이터를 제공하는 상위프로세서와; TD버스를 통해 상위프로세서에 접속되며, 상기 시험용 디지털 제어데이터를 수신하여 디코딩하는 TD버스 정합부와; TD버스 정합부에 의해 디코딩된 디지털 제어데이터를 내부의 명령 형태로 포맷팅하여 디지털 명령데이터를 출력하는 마이크로프로세서와; 서브하이웨이를 통해 제2타임스위치에 접속되는 서브하이웨이 정합부와; 각각이 미리 설정된 채널의 시험을 가능하게 하는 다수의 DSP를 포함하며, 디지털 명령데이터에 대응하는 시험용 톤을 생성하여 서브하이웨이 정합부, 제2타임스위치를 통해 디지털 중계선으로 송신하고, 디지털 중계선을 통해 수신되는 타국으로부터의 PCM데이터를 제2타임스위치, 서브하이웨이 정합부를 통해 수신하여 측정하고 그 측정된 결과를 마이크로프로세서에 보고하는 디지털신호처리부와; 마이크프로세서와 디지털신호처리부와의 정합을 위한 마이크로프로세서/디지털신호처리부 정합부로 구성된다.

Description

전자식 교환시스템의 디지털 중계선 시험장치{DIGITAL TRUNK TEST DEVICE IN AN ELECTRONICAL EXCHANGE SYSTEM}

본 발명은 전자식 교환시스템의 디지털 중계선의 유지보수 및 신뢰성 확보를 위해 디지털 중계선을 시험하는 장치에 관한 것이다.

전자식 교환시스템들은 서로 중계선을 통해 연결되어 자국 가입자와 타국 가입자간의 통신을 가능하게 한다. 그러므로 교환시스템에서 중계선을 원활하게 유지보수하는 것은 통신의 신뢰성을 확보하기 위한 필수불가결한 요소라고 할 수 있다. 이러한 중계선의 원활한 유지보수를 위해 통상의 전자식 교환시스템에는 중계선을 시험하기 위한 장치가 연결되어 이용되고 있다. 이러한 중계선 시험장치는 그 시험장치가 이용되는 교환시스템 별로 다양한 구조를 가진다. 그러나 대부분의 중계선 시험장치들은 각각이 고유의 한 기능만을 시험하는 다수의 보드들로 이루어진다.

예컨대 디지털 중계선을 시험하는 대표적인 장치인 TTC-N(Trunk Test Control-N)은 각각이 고유의 한 기능만을 시험하는 다수의 보드(PBA: Printed Board circuit Assembly)들과 1매의 백플레인(back plane)으로 구성된다. 상기 PBA에 의해 수행되는 시험기능으로는 코드105 시험, 중앙집중 운용시스템(CAROT: Centralized Automatic Reporting On Trunks)과의 연동시험, BER(Bit Error Rate) 시험, FER(Far End Responder)의 역할을 수행하는 시험이 있다. 이러한 시험장치는 전술한 바와 같이 교환시스템에 연결되어 디지털 중계선을 시험하게 된다.

도 1은 디지털 중계선을 시험하기 위한 시험장치 200이 전자식 교환시스템에 연결되었음을 보여주는 도면이다. 여기서 도 1은 전자식 교환시스템을 단지 시험장치 200을 연결하는 관점에서 도시하고 있는 도면이라는 사실에 유의하여야 한다. 즉 도 1을 참조하면, 전자식 교환시스템은 가입자측과 중계선측과, 가입자측에 연결되어 디지털 중계선을 시험하는 시험장치 200 등으로만 도시되어 있다. 상기 전자식 교환시스템의 가입자측은 가입자 정합장치 110과 타임스위치 120으로 이루어지며, 중계선측은 타임스위치 140과 디지털 중계선 정합장치 150으로 이루어지며, 이들 가입자측과 중계선측은 스페이스스위치 130을 통해 연결된다. 그리고 디지털 중계선의 시험을 위해 가입자측의 가입자 정합장치 110에는 라인L1을 통해 CAROT(Centralized Automatic Reporting On Trunks) 300이 연결되며, 가입자 정합장치 110과 타임스위치 120에는 각각 라인L2와 라인L3을 통해 시험장치 200이 연결된다.

도 1에서 라인L1은 가입자 정합장치 110과 CAROT 300을 연결하는 일반자 가입자라인이다. 라인L4는 시험의 대상이며, 자국의 디지털 중계선 정합장치 150과 타국의 디지털 중계선 정합장치 150을 연결하는 디지털 중계선이다. 그리고 라인L2는 중계선을 시험하기 위해 시험장치 200에서 생성된 신호를 타국으로 전달하고, 타국에서 코드105 시험을 하기 위하여 FER을 요구할 때 이 요구된 FER을 전달받을 뿐만 아니라 FSK(Frequency Shift Keying)방식의 시험결과를 CAROT 300으로 전송하는 통로이다. 상기 라인L2는 중계선 시험을 위한 아날로그신호를 입출력하는 신호라인이다.

그런데 이러한 종래 기술에 따른 중계선 시험장치는 상술한 바와 같이 여러장의 PBA가 1세트로 구성되어 각 보드별로 해당 시험 종류들을 처리하기 때문에 유지보수가 어렵고, 보드간 호환성이 없는 단점이 있다. 또한 해당 PBA는 현재 측정하고 있는 시험을 완료하기 전에는 다른 시험이 불가능한 단점이 있다. 즉 종래 기술에 따른 중계선 시험은 멀티채널(Multi-Channel) 시험을 불가능하게 한다. 그리고 또한 종래 기술에 따른 중계선 시험은 가입자 라인을 통한 아날로그 시험이기 때문이 신뢰성이 낮으며, 동시시험이 불가능하기 때문에 전체적인 시험 수행능력이 낮은 단점이 있다. 즉 종래 기술에 따른 중계선 시험은 멀티태스킹(Multi-Tasking) 시험을 불가능하게 한다.

따라서 본 발명의 목적은 전자식 교환시스템에서 디지털 중계선의 유지보수를 용이하게 하는 시험장치를 제공함에 있다.

본 발명의 다른 목적은 전자식 교환시스템에서 멀티채널 시험장치를 제공함에 있다.

본 발명의 또다른 목적은 전자식 교환시스템에서 멀티태스킹 시험장치를 제공함에 있다.

본 발명의 또다른 목적은 전자식 교환시스템에서 디지털 중계선에 대한 시험의 신뢰성을 개선하는 시험장치를 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명은 중계선측의 타임스위치에 연결되는 1매의 PBA로 구현되며, 또한 타임스위치와 PCM정합을 하여 시험을 위한 디지털의 데이터를 처리하는 디지털 중계선 시험장치를 개시하고 있다.

본 발명에 따른 디지털 중계선 시험장치는; 가입자측에 구비된 제1타임스위치와, 중계선측에 구비된 제2타임스위치와, 상기 제1타임스위치와 상기 제2타임스위치의 사이에 접속되는 스페이스스위치로 이루어지는 스위칭회로를 포함하는 전자식 교환시스템에 있어서: 시험을 위한 각종 디지털 제어데이터를 제공하는 상위프로세서와; TD버스를 통해 상기 상위프로세서에 접속되며, 상기 상위프로세서로부터 제공되는 시험용 디지털 제어데이터를 수신하여 디코딩하는 TD버스 정합부와; 상기 TD버스 정합부에 의해 디코딩된 디지털 제어데이터를 내부의 명령 형태로 포맷팅하여 디지털 명령데이터를 출력하는 마이크로프로세서와; 서브하이웨이를 통해 상기 제2타임스위치에 접속되며, 상기 제2타임스위치와의 정합을 위한 서브하이웨이 정합부와; 각각이 미리 설정된 채널의 시험을 가능하게 하는 다수의 DSP를 포함하며, 상기 디지털 명령데이터에 대응하는 시험용 톤을 생성하여 상기 서브하이웨이 정합부, 상기 제2타임스위치를 통해 상기 디지털 중계선으로 송신하고, 상기 디지털 중계선을 통해 수신되는 타국으로부터의 PCM데이터를 상기 제2타임스위치, 상기 서브하이웨이 정합부를 통해 수신하여 측정하고 그 측정된 결과를 상기 마이크로프로세서에 보고하는 디지털신호처리부와; 상기 마이크프로세서와 상기 디지털신호처리부와의 정합을 위한 마이크로프로세서/디지털신호처리부 정합부를 포함하여 이루어진다.

도 1은 종래 기술에 따른 디지털 중계선 시험장치를 포함하는 전자식 교환시스템의 연결구성을 보여주는 도면.

도 2는 본 발명에 따른 디지털 중계선 시험장치를 포함하는 전자식 교환시스템의 연결구성을 보여주는 도면.

도 3은 도 2에 도시된 본 발명에 따른 디지털 중계선 시험장치의 구성을 보여주는 도면.

도 4는 도 3과 같이 구성되는 본 발명에 따른 디지털 중계선 시험장치의 구성을 보다 상세하게 보여주는 도면.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라고 가능한한 동일한 부호를 사용하고 있음에 유의하여야 한다. 또한 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 2는 본 발명에 따른 디지털 중계선 시험장치 200을 포함하는 전자식 교환시스템의 구성을 보여주는 도면이다. 이 시험장치 200은 종래 기술에 따른 시험장치가 도 1에 도시된 바와 같이 가입자측의 가입자 정합장치 110와 타임스위치(제1타임스위치) 120에 연결되었던 것과는 달리 중계선측의 타임스위치(제2타임스위치) 140에 연결되어 PCM정합된다. 이때 시험장치 200과 타임스위치 140은 라인L5를 통해 서로 연결되는데, 이 라인L5를 통해서는 종래 기술과는 달리 중계선 시험을 위한 디지털의 데이터가 입출력된다. 상기 시험장치 200은 1매의 PBA가 모든 시험기능을 수행하도록 구현되기 때문에 유지보수를 용이하게 하고, 멀티채널 시험 및 멀티태스킹 시험을 가능하게 한다. 또한 타임스위치 140과 PCM정합을 하여 시험을 위한 디지털 데이터를 처리함으로써 시험에 대한 신뢰성 및 처리용량을 극대화시킨다.

도 3을 참조하면, 도 2에 도시된 본 발명에 따른 시험장치 200은 서브하이웨이(SHW)정합부 210과, 디지털신호처리부 220과, 마이크로프로세서(μP)/디지털신호프로세서(DSP: Digital Signal Processor)정합부 230과, 제어로직 240과, 마이크로프로세서 및 주변회로 250과, TD버스(Telephony Device BUS)정합부 270을 포함하여 구성된다.

상기 도 3에 도시된 본 발명에 따른 시험장치 200은 전술한 바와 같이 타임스위치-스페이스스위치-타임스위치로 이루어지는 스위칭회로를 포함하는 교환시스템에서 중계선측의 타임스위치 140에 서브하이웨이(SHW)를 통해 연결되며, TD버스를 통해 시스템의 상위프로세서 280A,280B의 제어를 받아 중계선을 시험하고 그 시험결과를 TD버스를 통해 상위프로세서 280A,280B에 보고한다. 이 시험장치 200은 하나의 PBA로 구현되며, 코드105시험, BER시험, CAROT과의 연동시험 등을 수행한다.

도 3에서 SHW(Sub HighWay)(또는 PCM: Pulse Code Modulation)정합부 210은 시험장치 200이 서브하이웨이(SHW)를 통해 타임스위치 140에 연결되도록 한다. 마이크로프로세서 및 주변회로 250은 상위프로세서 280A,280B 및 CAROT 300과의 명령 및 제어데이터의 송수신을 제어하고 디지털신호처리부 220을 제어하는데, 그 구성은 시험장치 200내의 상태 등을 제어하는 마이크로프로세서(μP)와 이 마이크로프로세서에서 요구되는 프로그램을 저장하고 있는 메모리들로 이루어진다. μP/DSP정합부 230은 마이크로프로세서와 후술될 디지털신호처리부 220의 DSP간의 직렬 (Serial)통신을 가능하게 한다. 제어로직 240은 마이크로프로세서에 필요한 각종 인터럽트 제어 및 제어신호들을 생성하는 블록으로, 하나의 PLD(Programmable Logic Device)로 구현될 수 있다. TD버스정합부 270은 시험장치 200을 TD버스를 통해 상위프로세서 280A,280B에 연결하여 시험장치 200이 상위프로세서 280A,280B로부터의 명령에 따라 소정의 시험기능을 수행할 수 있도록 한다.

도 4는 도 3에 도시된 본 발명에 따른 시험장치 200의 구성을 보다 상세하게 보여주는 도면이다.

도 4에서 RS-485 송수신기 212와 PCM 인터페이스(I/F) FPGA 214A,214B는 도 3의 SHW정합부 210을 구성한다. 상기 RS-485 송수신기 212는 시험장치 200과 타임스위치 140간의 물리적인 신호들을 송수신한다. 상기 PCM I/F FPGA 214A,214B는 서브하이웨이상의 PCM데이터를 수신하여 병렬(Parallel)의 데이터로 변환하여 디지털신호처리부 220으로 제공하고, 디지털신호처리부 220으로부터의 병렬의 데이터를 직렬의 데이터로 변환하여 서브하이웨이 SHW상으로 출력한다. 상기 PCM I/F FPGA 214A,214B 각각은 2개의 서브하이웨이 정합을 하며, 각각 4개의 DSP와 연결된다.

DSP 225A∼228A,225B∼228B와 DPRAM(Dual Port Random Access Memory) 221A∼224A,221B∼224B는 도 3의 디지털신호처리부 220을 구성한다. 상기 DSP 225A∼ 228A,225B∼228B는 도 3의 μP/DSP정합부 230으로부터 제공되는 디지털 제어데이터를 수신하여 대응하는 시험용 디지털톤을 생성한 후 출력하며, PCM I/F FPGA 214A,214B로부터 타국에서 입력되는 PCM데이터를 수신하여 측정하고 그 결과를 마이크로프로세서 252에 보고한다. DPRAM 221A∼224A,221B∼224B는 PCM I/F FPGA 214A,214B와, DSP 225A∼228A,225B∼228B간에 송수신되는 데이터들을 일시적으로 저장한다. 상기 DSP 225A∼228B 각각은 본 발명의 실시예에 따르면 16채널을 처리하도록 구현된다. 즉 DSP 225A∼228B는 총 128채널(16채널×8개)을 처리하여 멀티채널 및 멀티태스킹 중계선 시험을 가능하게 한다.

TD버스 인터페이스(I/F) FPGA 232와 FPGA 부트메모리 234는 도 3의 μP/DSP정합부 230을 구성한다. 상기 TD버스 I/F FPGA 232의 동작은 FPGA 부트메모리 234에 저장되어 있는 프로그램에 따라 수행되며, 마이크로프로세서 252로부터 시험을 위해 제공되는 데이터를 해당하는 DSP로 제공한다. 이때 TD버스 I/F FPGA 232와 DSP간의 통신은 동기식 직렬통신(Sync Serial Communication)에 따른다.

RS-485 송수신기 272와 TD버스 I/F FPGA 274는 도 3의 TD버스 정합부 270을 구성한다. 상기 RS-485 송수신기 272는 시험장치 200과 상위프로세서 280A,280B간의 물리적인 신호들을 송수신한다. TD버스 I/F FPGA 274는 TD버스상의 데이터, 즉 상위프로세서 280A,280B로부터 중계선 시험을 위해 제공되는 디지털의 데이터를 수신하여 디코딩한 후 DPRAM 254로 출력한다. 이 TD버스 I/F FPGA는 참조부호 274로서 확인할 수 있는 바와 같이 TD버스 정합부 270의 기능을 수행할 뿐만 아니라, 참조부호 232로서 확인할 수 있는 바와 같이 μP/DSP정합부 230의 기능도 수행한다.

마이크로프로세서 252와 DPRAM 254와 플레쉬메모리 256과 RAM 258은 도 3의 마이크로프로세서 및 주변회로 250을 구성한다. 상기 마이크로프로세서 252는 DPRAM 254에 저장되어 있는 시험용 데이터를 읽어들여 내부의 명령형태로 포맷팅한 후 명령을 실행할 적절한 DSP를 선택하고 해당하는 DSP로 포맷팅된 명령데이터를 전송한다. 플레쉬메모리 256 및 RAM 258은 마이크로프로세서 252와 DSP의 동작을 위한 프로그램 및 송수신에 따른 데이터를 처리하는 메모리이다.

상기와 같이 구성되는 중계선 시험장치 200은 상위프로세서 280A,280B로부터 중계선 시험을 위해 제공되는 각종의 디지털 제어데이터를 수신하여 해당하는 중계선 시험을 수행한 후 그 수행결과를 다시 상위프로세서 280A,280B으로 보고하는 동작을 수행한다.

먼저, 중계선 시험장치 200이 상위프로세서 280A,280B로부터 중계선 시험을 위해 제공되는 각종 명령 및 제어데이터를 수신하는 동작을 도4를 참조하여 설명한다.

중계선 시험장치 200은 상위프로세서 280A,280B로부터 중계선 시험을 위해 제공되는 각종 명령 및 제어데이터를 TD버스를 통해 수신하며, 시험결과를 TD버스를 통해 상위프로세서 280A,280B로 송신한다. 상기 TD버스를 통해 수신된 데이터는 RS-485송수신기 272를 거쳐 TD버스 I/F FPGA 274에 수신된 후 디코딩된다. 상기 TD버스 I/F FPGA 274 에 의해 디코딩된 데이터는 DPRAM 254에 라이트된다. 그러면 마이크로프로세서 252는 상기 DPRAM 254에 라이트된 데이터를 읽어들여 이 읽어들인 데이터를 내부의 명령 형태로 포맷팅한 후 명령을 실행할 적절한 DSP를 선택하고, 이 선택된 DSP로 명령을 재전송한다. 이때 마이크로프로세서 252와 DSP간의 통신은 16비트 직렬(Serial) 데이터 링크를 사용하는데, 이를 위한 P(Parallel)/S(Serial)변환, S/P변환의 동작은 TD버스 I/F FPGA 232에 의해 이루어진다. 상기 마이크로프로세서 252는 병렬(Parallel)포트를 가지고 있으며, DSP는 직렬(Serial)포트를 가지고 있다. 그리고 상기 마이크로프로세서 252는 TD버스 I/F FPGA 232 내부의 레지스터인 2바이트의 송신영역과 2바이트의 수신영역을 사용하고, DSP는 16비트 직렬 전송모드를 사용한다. 즉 상기 마이크로프로세서 252는 TD버스 I/F FPGA 232를 통해 한 번에 하나의 DSP와 통신을 수행한다.

다음에, 중계선 시험장치 200이 상위프로세서 280A,280B로부터 중계선 시험을 위해 제공된 각종 명령 및 제어데이터에 따라 시험을 수행하고 그 시험결과를 송신하는 동작을 도4를 참조하여 설명한다.

DSP는 마이크로프로세서 252로부터 해당 중계선의 시험항목을 받아 해당 서브하이웨이(SHW)와 채널을 통하여 적절한 시험을 수행한다. 시험이 수행된 후에 PCM I/F FPGA 214A,214B로 수신되는 PCM데이터들은 병렬로 변환되어 DPRAM 221A∼224A,221B∼224B에 저장되고, DSP는 DPRAM에 저장된 PCM데이터를 읽어들여 시험결과를 측정한다. 이와 반대로 시험을 위한 각종 시험용 신호음들은 DSP에 의해 생성되어 DPRAM에 라이트되고, PCM I/F FPGA 214A,214B에 의해 적절히 제어되어 직렬 데이터로 출력된다. 이렇게 출력된 데이터들은 RS-485송수신기 212를 거쳐 PCM하이웨이(서브하이웨이 SHW)상으로 송신되고, 이 송신된 데이터들은 타임스위치 140을 거쳐 디지털 중계선에 제공되므로, 중계선의 시험이 가능하다.

상술한 바와 같이 본 발명은 중계선 시험을 위한 디지털의 데이터들을 처리할 수 있으며, 시험에 필요한 모든 기능을 수행할 수 있는 하나의 PBA로 구현된 디지털 중계선 시험장치를 제공한다. 이에 따라 중계선 시험의 신뢰성을 확보할 수 있으며, 유지보수를 용이하게 할 수 있으며, 멀티채널 및 멀티태스킹 시험이 가능한 이점이 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위 뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims

가입자측에 구비된 제1타임스위치와, 중계선측에 구비된 제2타임스위치와, 상기 제1타임스위치와 상기 제2타임스위치의 사이에 접속되는 스페이스스위치로 이루어지는 스위칭회로를 포함하는 전자식 교환시스템에서 상기 제2타임스위치에 접속되며 이 제2타임스위치를 통해 디지털 중계선을 시험하기 위한 장치에 있어서,

시험을 위한 각종 디지털 제어데이터를 제공하는 상위프로세서와,

TD버스를 통해 상기 상위프로세서에 접속되며, 상기 상위프로세서로부터 제공되는 시험용 디지털 제어데이터를 수신하여 디코딩하는 TD버스 정합부와,

상기 TD버스 정합부에 의해 디코딩된 디지털 제어데이터를 내부의 명령 형태로 포맷팅하여 디지털 명령데이터를 출력하는 마이크로프로세서와,

서브하이웨이를 통해 상기 제2타임스위치에 접속되며, 상기 제2타임스위치와의 정합을 위한 서브하이웨이 정합부와,

각각이 미리 설정된 채널의 시험을 가능하게 하는 다수의 DSP를 포함하며, 상기 디지털 명령데이터에 대응하는 시험용 톤을 생성하여 상기 서브하이웨이 정합부, 상기 제2타임스위치를 통해 상기 디지털 중계선으로 송신하고, 상기 디지털 중계선을 통해 수신되는 타국으로부터의 PCM데이터를 상기 제2타임스위치, 상기 서브하이웨이 정합부를 통해 수신하여 측정하고 그 측정된 결과를 상기 마이크로프로세서에 보고하는 디지털신호처리부와,

상기 마이크프로세서와 상기 디지털신호처리부와의 정합을 위한 마이크로프로세서/디지털신호처리부 정합부를 포함함을 특징으로 하는 중계선 시험장치.
제1항에 있어서, 상기 TD버스 정합부는,

상기 상위프로세서와의 신호 송수신을 위한 RS-485송수신기와,

상기 시험용 디지털 제어데이터를 수신하여 디코딩하는 TD버스 인터페이스를 포함함을 특징으로 하는 중계선 시험장치.
제1항에 있어서, 상기 서브하이웨이 정합부는,

상기 제2타임스위치와의 신호 송수신을 위한 RS-485송수신기와,

상기 RS-485송수신기와 상기 다수의 DSP의 사이에 접속되며, 상기 RS-485송수신기로부터의 직렬 PCM데이터를 병렬 데이터로 변환하여 상기 다수의 DSP로 출력하고, 상기 다수의 DSP로부터의 병렬 데이터를 직렬 데이터로 변환하여 상기 RS-485송수신기로 출력하는 PCM 인터페이스를 포함함을 특징으로 하는 중계선 시험장치.
제3항에 있어서, 상기 디지털신호처리부는, 상기 다수의 DSP와 상기 PCM 인터페이스의 사이에 송수신되는 데이터를 일시적으로 저장하기 위한 다수의 듀얼포트램을 더 포함함을 특징으로 하는 중계선 시험장치.
제1항에 있어서, 상기 마이크로프로세서/디지털신호처리부 정합부는, 상기 마이크로프로세서와 상기 다수의 DSP간의 동기식 직렬통신을 가능하게 하는 것을 특징으로 하는 중계선 시험장치.
제1항에 있어서, 상기 다수의 DSP는 각각이 16개의 채널을 처리하는 8개의 DSP임을 특징으로 하는 중계선 시험장치.