JPH03500238A - インタフエースユニツト - Google Patents

インタフエースユニツト

Info

Publication number
JPH03500238A
JPH03500238A JP1507235A JP50723589A JPH03500238A JP H03500238 A JPH03500238 A JP H03500238A JP 1507235 A JP1507235 A JP 1507235A JP 50723589 A JP50723589 A JP 50723589A JP H03500238 A JPH03500238 A JP H03500238A
Authority
JP
Japan
Prior art keywords
signal
interface unit
multiplexer
data
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1507235A
Other languages
English (en)
Other versions
JP3094087B2 (ja
Inventor
ピヤランミ セツポー
レイニ マツテイ
Original Assignee
ノキア テレコミュニケイションズ オイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノキア テレコミュニケイションズ オイ filed Critical ノキア テレコミュニケイションズ オイ
Publication of JPH03500238A publication Critical patent/JPH03500238A/ja
Application granted granted Critical
Publication of JP3094087B2 publication Critical patent/JP3094087B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1682Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 インタフェースユニット この発明は、請求の範囲第1項の先行技術率頂部に記載したようなインクフェー スユニットに関する。
データ通信システムは、第1図に示すようなデータ通信機器(DCE)とデータ 端末機器(DTE)とを備える。
種々のデータインタフェースが、DCHの種々の応用分野のために開発されてき た。これらのインクフェースのほとんどは、国際的に規格化されている。このよ うな電気的及び機能的インタフェースは、CCITTの規格V、2B。
V、11.V、35.X、21またはG、703を備える。これら規格インタフ ェース(standard 1nterface)は、これらの用途に関して互 いに異なっている。というのは、種々の通信速度条件があるため、並列結合信号 (parallelconnection signal)の数と種々のタイプ の機械的な端子の数とを変えるのに必要な電気的な実現手段が広範なものとなる ためである。
種々の異なるインタフェースを備えたデータ通信システムにしばしば起きる問題 は、通信の最大範囲が小さいことである(たとえば10m)、この結果、データ 端末装置は、たとえ、相当に広い範囲の通信がしばしば必要とされても、データ 通信装置に近接して設けなければならない。
更に、典型的な規格インタフェースにおける全ての信号は、並列形式であり、第 2図の接続ケーブル21のような接続ケーブルは、最悪の場合、何十という並列 導体を有することになる。このようなケーブルは、高価であり、また据え付けが めんどうである。
このような問題を解決するための試みとして、アメリカ合衆国特許明細書第47 34696号では、並列形式で伝送する代わりに、公知のように結合信号(co nnectionsignal)を、別個のユニットを用いて時分割多重化処理 をして装置の外部で直列形式に変換し、別の装置のすぐ側に設けたインタフェー スユニットに接続ケーブルを介してデータ通信機器から直列形式で伝送すること を提案している。このインタフェースユニットでは、直列信号は、他の装置に入 る並列結合信号に再度変換される。
しかしながら、データ端末装置DTEを直接、またはモデム等の他のデータ通信 機器DCHのいずれかを、データ通信機器DCHに接続できるようにするという 問題が残る。第1図では、たとえば、端末装置5とモデム6とは、データ通信機 器4に直接接続される。このため、結合信号の結合が両者間で異なっているため 、装置に取り付けたインタフェースのマツチングという問題が発生する。したが って、据え付は段階で、種々のインタフェースまたは修正を必要とする。
このような問題は、請求の範囲第1項に記載したインタフェースユニットにより 解消される0本願発明によるインタフェースユニットは、接続がデータ端末装置 (DTE)またはデータ通信装置(DCE)のいずれにされているかに応じて、 結合信号をマルチプレクサ機構に異なった方法で自動的に接続するI10装置を 通じて並列結合信号に接続されるマルチプレクサ機構を備える。このため、両方 のタイプの装置(DCE及びDTE)に向けて1個の同じインタフェースユニッ ト(端子)を用いることで済む。
添付図面を参照しながら本願発明の好ましい実施例を用いて、本願発明を更に詳 しく説明する。
第1図は、種々のデータ通信装置とデータ端末装置とを備えたデータ通信システ ムの一例を示すものである。
第2図は、公知の接続ケーブルを用いた解決手段を示すものである。
第3図は、本願発明によるインタフェースユニットを用いた本願発明によるデー タ通信装置を示すものである。
第4図は、本願発明によるインタフェースユニットにより形成されるデータリン クを示すものである。
第5図は、マルチプレクサ・直列伝送ユニットのブロック図を示すものである。
第6図は、第5図のI10回路の詳細ブロック図を示すものである。
第7図は、本願発明による直列信号のフレーム構造を説明したものである。
第3図は、本願発明によるインタフェースユニットを備えたデータ通信機器4を 示すものである。インタフェースユニットは、接続ケーブルの端部でデータ通信 機器の外に設けられる。データ通信機器4は、一体化したマルチプレクサ・直列 伝送ユニット34を備え、このマルチプレクサ・直列伝送ユニットにより、デー タ通信機器4の内部論理レベルデータ及び制御信号を、時分割多重化処理で、イ ンタフェースユニットに加える直列信号に変換する。
相応して、マルチプレクサユニット34は、インタフェースユニットから入力す る直列信号を、データ通信機器4の内部信号バスに加える並列信号に変換する。
マルチプレクサ・直列伝送ユニット34の直列伝送ボートは、データ通信機器4 の端子32に、セパレーショントランスフォーマ(separation tr ansformer) 36等のセパレーション機構を介して接続される。マル チプレクサ・直列伝送ユニット34と端子32との間には、セパレーショントラ ンスフォーマ36により、ガルバニック・セパレーション(galvanic  5eparation)がもたらされる、端子32は、使用する接続ケーブル3 1のタイプ、及び利用する直列伝送技術に応じて、適切なタイプのものとしてよ い、2導線接続ケーブル31゛は、端子32にこれと組み合う端子(図示せず) により接続される0本願発明によるインタフェースユニット35が、端子33に 設けられて接続ケーブル32の一端に接続される。このようにして、他のデータ 通信機器により用いられるインクフェースタイプへの転換を、適切なインタフェ ースユニットを選択することによって容易に行いながら、データ通信機器の端子 では同じタイプのインタフェースを絶えず用いることができる。
端子33は、データ通信機器4に接続される、端末装置5及び他のデータ通信機 器6等の他の機器によって用いられているインタフェース規格に機械的及び電気 的に整合する。したがって、端子33は、端末装置5またはデータ通信機器6の 端子と整合することになる。インタフェースユニット35は、データ通信機器の 一体化したマルチプレクサ・直列伝送ユニット34に対応するマルチプレクサ・ 直列伝送ユニットを備え、これにより、受信した直列信号を論理レベル制御信号 、クロック信号及びデータ信号に変換する。インタフェースユニット35には、 端末装置5で用いているインタフェース規格に電気的及び機能的に従った形に論 理レベル信号を変換する接続回路を設け、この変換した形で、信号を端末装置5 の端子に端子33を通じて供給するようにしてもよい。
第5図は、マルチブレクサパ直列伝送ユニット34または35の詳細を表わした ブロック図を示すものである。マルチプレクサ・直列伝送ユニット34または3 5は、マルチプレクサ回路52とディマルチプレクサ回路54とからなる。マル チプレクサ回路52は、1個のデータ入力と、2個の並列クロック入力と、6個 の並列制御入力とを有する。ディマルチプレクサ回路54は、マルチプレクサ回 路と対応する数の並列データ出力と、クロック出力と、制御出力とを有する。マ ルチプレクサ回路52に入るデータ信号は、マルチプレクサ524に入力される 荊に、コーディング部(coding block) 521でコード化(co ded)される。
マルチプレクサ回路52に入力される2個のクロック信号と6個の制御信号とは 、情報の内容と伝送速度条件とを考慮に入れて、各々ブロック522と523の 個所でデータ信号とタイミングが合うように整合される。ブロック521.52 2及び523から出る出力信号は、マルチプレクサ524に入力されて、公知の 時分割多重化処理により並列信号を直列形式に変換する。マルチプレクサ524 は、たとえば、第7図に示すような、同期ビットSと。
データ及びクロックの伝送用のタイムインターバルBOないしB7とローレベル の信号すなわち低速信号(slowersignal)用のタイムインターバル Cとからなるフレームを形成する。ローレベル用のタイムインターバルCは、更 に、ローレベルの同期ピッ)SCと、低速側W信号(slowcontrol  signal)伝送用のタイムインターバルCOないしタイムインターバルC8 とからなる。
マルチプレクサ524からの直列出力信号は、送信機53に加えられて、送信機 により、ブロック531の個所で直列信号を伝送符号形式(cod ing)に 完全に合わせられる。送信機53は、たとえば、帯域周波数モデム(band  frequency modem)または光学式送信機としてよい。
送信機53からの出力信号は、伝送線路56に出力される。
伝送路56からの直列信号は、入力信号の検出部551、ディコーディング部5 52及びタイミング部553とからなる受信機55により受信される。受信機5 5からの出力信号は、ディマルチプレクサ回路54に加えられて、ディマルチプ レクサ544が、直列信号のフレームをバラして、並列のデータ信号、クロック 信号及び制御信号を形成する。このようにして形成された信号は、ブロック54 1.542及び543の個所で、マルチプレクサ回路52のブロック521,5 22及び523の個所で行われる処理と反対の処理を受ける。
インタフェースユニット35には、マルチプレクサ回路52の入力とディマルチ プレクサ回路54の出力とを、並列結合信号、すなわちたとえば端子33のピン と接続するI10回路51を備える。このI10回路51は、マルチプレクサ回 路52の入力とディマルチプレクサ回路54の出力の数に対応する数の2方向I 10ラインを備える。
I10ラインの幾つかまたは各々は、マルチプレクサ回路の入力若しくはディマ ルチプレクサ回路の出力のいずれか一方と、または少なくとも2個の選択される 出力及び入力に選択的に結合可能である。こうすることにより、異なったインタ フェースによりめられる種々のクロスコネクション(cross−connec tion)を自動化できる。
I10回路51の内部構造を、第6図に拡大して示しである。この図示の例では 、I10ラインLl、L2ないしLl6の各々は、2個の互いに逆向きに並列接 続した緩衝増幅器AI及びA2を備え、これらの緩衝増幅器は、緩衝増幅器AI 及びA2の一方が作動状態Cあり他方が作動状態にないように制御論理部514 により制御できる。このようにして、16本のラインL1ないしLl6のライン 出力が、入力であるのか出力であるのかを選択的に判別できる。緩衝増幅器A1 及びA2は、更に、インクコネクションフィールド(interconnect ion field)部513に接続され、これにより、制御論理部514によ る制御を受けながら、ラインL1ないしLl6の各々を、マルチプレクサ回路5 2のある入力またはディマルチプレクサ回路54のある出力として機能するよう に接続する。このような選択動作は、検出回路511により制御される。検出回 路511は、2本のライン、この実施例の場合ではラインL1及びL2に接続さ れた2個の入力を有し、これらの入力では、信号方向が公知のように互いに反対 方向であり、端末機器のインクフェースからデータ伝送機器のインタフェースへ の転移時に逆転する。送信機(たとえばAI)の出力インビータンスが低く ( 100ないし300オーム)、受信機 ゛(たとえばA2)の出力インピーダン スが比較的高い(3ないし7キロオーム)ことを、測定に利用する。測定は、ラ インL1とL2を入力として働かせることにより開始し、受信機A2のインビー タンスが高いことは、I10回路の側のラインに表われる。このようにして、検 出回路511により測定されたラインからのインピーダンスレベルは、受信機が 装置の側でもラインに接続されている場合には高く、これと相応して、送信機が 装置の側でラインに接続されていると低い、インピーダンスの測定は、3つの異 なった結果をもたらす、すなわちLlが低くL2が高い場合、Llが高<L2が 低い場合、及びLlが高<L2も高い場合である。最初の2つの結果は、対象と なっている装置が端末装置またはデータ通信装置であることを示している。最後 の結果は、インクフェースユニットが、いずれの装置とも接続されていないこと を示している。1以上のラインL1ないしLi2のインピーダンスレベルを測定 することにより、インクフェースが取り付けられる装置が、端末装置DTAまた はデータ通信装置DCEであるかどうかを自動的に判別できる。この判別に基づ いて、制御論理部514が、今までは新しい接続ケーブルの据え付は又は他の複 雑な処理を必要としていた、信号の所要のクロスコネクションを実施できるよう に自動的に制御される。
本発明によるI10回路はまた、マルチプレクサユニット34を種々のデータ伝 送装置、端末、インタフェース等と組み合わせると、極めて融通性に冨んでいる ことが示される。
本願発明によるI10回路は、好ましくは、電気的なマツチングをも行うことが 好ましく、すなわち、I10ラインの電圧レベルが、装置が用いるインタフェー スの規格の電圧レベルと等しいものとする。
第4図は、本願発明によるインタフェースユニットにより実現されるデータリン クを示すものである。このデータリンクは、直列接続ケーブル(serial  connection cable)41、対ケーブルまたは光学式ケーブル等 により互いに接続された2個の端子ユニット42及び43を備える。端子ユニッ ト43及び42に組み込まれるインタフェースユニット44及び45は、第3図 に示したインタフェースユニット35に対応する。端子ユニット42及び43は 、インクフェースの規格が機械的に互いに異なるものであっても適合できるよう になっている。これに応じて、インクフェースユニット44及び45は、異なる タイプの規格インタフェースを形成するようになっている。このようにして5本 願発明によるデータリンクは、インタフェースを異にする2個の装置の相互接続 と、装置間の接続信号の直列伝送とを可能にする。装置のインタフェースが似通 っている場合には、本願発明によるデータリンクは、たとえば第2図に示した多 心接続ケーブルにとって代わるものである。
以上の説明及び図面は、本願発明を説明することだけを意図としたものである0 本願発明によるインタフェースユニットは、請求の範囲に示した発明の範囲内で 修正可能である。
FIG、 6 FIG、 7 国際調査報告 国際調査報告 PC丁/FI 89100123

Claims (4)

    【特許請求の範囲】
  1. 1.データ通信装置(DCE)または端末装置(DTE)の複数の並列入力及び 出力タイミング信号、制御信号及びデータ信号からなる並列結合に接続され、出 力される並列結合信号を多重処理化して直列伝送結合に出力される直列信号にし 、直列伝送結合から入力された直列信号を分離して入力並列信号にするマルチプ レクサ手段(52,54)を備えたインタフェースユニットにおいて、マルチプ レクサ部(52,54)が、各結合信号用の1/0ライン(L1ないしL16) からなるI/O機構(51)を通じて並列結合信号に接続され、I/Oラインの 少なくとも一部が、入力または出力として自動的に選択可能であり、及び/また はマルチプレクサ部(52,54)の少なくとも2個の選択的な入力または出力 と自動的に接続可能になっていて、インタフエースユニットが端末装置(DTE )またはデータ通信装置(DCE)のいずれかに接続されているかに応じて異な った種類のクロスコネクションを行うことを特徴とするインタフエースユニツト 。
  2. 2.伝送結合は、対ケーブルまたは光学式ケーブルであることを特徴とする、請 求の範囲第1項に記載のインタフエースユニツト。
  3. 3.インタフェースユニット(35)は、端末装置(DTE)またはデータ通信 装置(DCE)に設けた組合う端子と整合する端子(33,42,43)に設け られることを特徴とする請求の範囲第1項または第2項に記載のインタフエース ユニツト。
  4. 4.1以上のI/Oラインにおけるインピーダンスレベルを測定して、検出した インピーダンスレベルに基づいてI/Oユニットが結合信号の所要の結合を行え るように制御する機構(511)を備えたことを特徴とする、請求の範囲第1項 ないし第3項のいずれかに記載のインタフエースユニツト。
JP01507235A 1988-06-30 1989-06-27 インタフエースユニツト Expired - Fee Related JP3094087B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI883131 1988-06-30
FI883131A FI82164C (fi) 1988-06-30 1988-06-30 Kopplingsenhet.

Publications (2)

Publication Number Publication Date
JPH03500238A true JPH03500238A (ja) 1991-01-17
JP3094087B2 JP3094087B2 (ja) 2000-10-03

Family

ID=8526748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01507235A Expired - Fee Related JP3094087B2 (ja) 1988-06-30 1989-06-27 インタフエースユニツト

Country Status (7)

Country Link
US (1) US5088112A (ja)
JP (1) JP3094087B2 (ja)
DE (1) DE3990712C2 (ja)
FI (1) FI82164C (ja)
GB (1) GB2230923B (ja)
SE (1) SE466127B (ja)
WO (1) WO1990000332A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514364A (ja) * 1991-07-08 1993-01-22 Matsushita Electric Works Ltd 送受信線切替器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216671A (en) * 1990-12-13 1993-06-01 Rca Licensing Corporation High speed bit serial systems
JPH0522556A (ja) * 1991-07-11 1993-01-29 Canon Inc 複数の表示装置における同報表示方法
US5307351A (en) * 1991-08-26 1994-04-26 Universal Data Systems, Inc. Data communication apparatus for adjusting frame length and method of operating same
JP3381870B2 (ja) * 1992-11-30 2003-03-04 ヒューレット・パッカード・カンパニー 移動コンピュータ・ネットワーク・アダプタ
US5751764A (en) * 1993-04-16 1998-05-12 Nvision, Inc. Switcher for flexibly interconnecting communication ports
US5396512A (en) * 1993-04-16 1995-03-07 Nvision, Inc. Port transceiver for providing communication between a signal transmitting and receiving machine and a space switch
DE4333358B4 (de) * 1993-09-30 2004-07-15 Robert Bosch Gmbh Schaltungsanordnung zur Informationsübertragung auf einer Zweidrahtleitung
FR2724473B1 (fr) * 1994-09-08 1996-12-13 Sagem Procede de mise en service d'une liaison logique entre deux equipements de transmission de donnees
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
US5956370A (en) * 1996-01-17 1999-09-21 Lsi Logic Corporation Wrap-back test system and method
US6341142B2 (en) 1997-12-16 2002-01-22 Lsi Logic Corporation Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method
US6208621B1 (en) 1997-12-16 2001-03-27 Lsi Logic Corporation Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US6331999B1 (en) 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
DE19920383A1 (de) * 1999-05-04 2000-11-09 Deutsche Telekom Ag Schnittstellenwandler
CN1406429A (zh) * 2000-12-28 2003-03-26 皇家菲利浦电子有限公司 连接到一条电话线的两个装置或设备的同步方法
US7349466B2 (en) * 2002-03-28 2008-03-25 Seagate Technology Llc Parallel interface transmission using a single multi-frequency composite signal
TW201138305A (en) * 2010-04-21 2011-11-01 Sunix Co Ltd RS-422/485 dual-use signal converter having function of automatically determining interface configuration

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390967A (en) * 1980-10-14 1983-06-28 Interface Systems, Inc. Interface system wherein the interface is addressed before data transfer from a selected device
JPS59182648A (ja) * 1983-03-31 1984-10-17 Mitsubishi Electric Corp 双方向信号連絡装置
US4603320A (en) * 1983-04-13 1986-07-29 Anico Research, Ltd. Inc. Connector interface
US4607379A (en) * 1984-11-05 1986-08-19 Cbs Inc. Circuit for connecting together multiple serial data lines
JPS62155645A (ja) * 1984-12-17 1987-07-10 Takeshi Nakano 回線変換器
FR2587159B1 (fr) * 1985-09-12 1987-11-13 Coatanea Pierre Equipements de multiplexage et demultiplexage pour liaison numerique synchrone a debit et rapiditite de modulation variables
US4734696A (en) * 1985-12-02 1988-03-29 Telenex Corporation System and method for transmitting information
US4764939A (en) * 1985-12-02 1988-08-16 Telenex Corporation Cable system for digital information
DE3688055T2 (de) * 1985-12-18 1993-08-19 Advanced Micro Devices Inc System fuer das uebertragen und empfangen von asynchronen paralleldaten von nichthomogener variabler breite ueber ein synchrones serienuebertragungsmittel mit hoher informationsgeschwindigkeit.
EP0234453B1 (de) * 1986-02-17 1991-08-28 Siemens Aktiengesellschaft Schaltungsanordnung zur seriellen Datenübertragung zwischen mehreren Teilnehmerstellen
DE3710616C1 (en) * 1987-03-31 1988-03-17 Wieland Elek Sche Ind Gmbh F Electric multiway (multiple) connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0514364A (ja) * 1991-07-08 1993-01-22 Matsushita Electric Works Ltd 送受信線切替器

Also Published As

Publication number Publication date
GB2230923A (en) 1990-10-31
SE8903925D0 (sv) 1989-11-22
GB8926102D0 (en) 1990-07-04
FI883131A0 (fi) 1988-06-30
JP3094087B2 (ja) 2000-10-03
WO1990000332A1 (en) 1990-01-11
SE466127B (sv) 1991-12-16
GB2230923B (en) 1992-07-01
FI82164C (fi) 1991-01-10
FI883131A (fi) 1989-12-31
US5088112A (en) 1992-02-11
FI82164B (fi) 1990-09-28
DE3990712C2 (de) 2000-08-24
SE8903925L (sv) 1989-12-31

Similar Documents

Publication Publication Date Title
JPH03500238A (ja) インタフエースユニツト
US5206946A (en) Apparatus using converters, multiplexer and two latches to convert SCSI data into serial data and vice versa
US4577317A (en) Method for extending a parallel data bus
US6341142B2 (en) Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method
US6208621B1 (en) Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US4675861A (en) Fiber optic multiplexer
JPS598849B2 (ja) 通信維持装置に対する配置
KR20010017264A (ko) 데이터 통신 방법
KR100202993B1 (ko) 통신포트와 백보드상의 코넥터간 정합장치
JP2002077057A (ja) 光伝送システム及びそのモニタリング方法及び光通信装置及び光外部導出装置
JPS6264139A (ja) 回線接続装置
JPH08255038A (ja) V24/v28、v35共有インタフェース・システム
JPH0521455B2 (ja)
JPH0229052A (ja) 折返し方式
JPH0324839A (ja) ターミナルアダプタ
KR100252917B1 (ko) 데이터전송장치의 변환인터페이스
KR880008166A (ko) 구내 분기형 단말 접속장치
JPS63181545A (ja) 信号多重伝送方式
KR20000032200A (ko) 직렬통신시스템 점검회로
Barksdale et al. The DTE/DCE Physical Interface
JPS59175238A (ja) 送信禁止回路
Interfacing GHIJK L M OPQ UV WXYZ
JPS60105182A (ja) コネクタ装置
Briscoe Hybrid MIL-STD-1553B/1773 Electrical/Optical Buses
EP0260793A2 (en) Bidirectional data bus

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees