KR100216451B1 - 프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법 - Google Patents

프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법 Download PDF

Info

Publication number
KR100216451B1
KR100216451B1 KR1019960015792A KR19960015792A KR100216451B1 KR 100216451 B1 KR100216451 B1 KR 100216451B1 KR 1019960015792 A KR1019960015792 A KR 1019960015792A KR 19960015792 A KR19960015792 A KR 19960015792A KR 100216451 B1 KR100216451 B1 KR 100216451B1
Authority
KR
South Korea
Prior art keywords
data
processor
transmission
lower data
subdata
Prior art date
Application number
KR1019960015792A
Other languages
English (en)
Other versions
KR970078078A (ko
Inventor
김현주
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960015792A priority Critical patent/KR100216451B1/ko
Priority to US08/855,496 priority patent/US6052713A/en
Publication of KR970078078A publication Critical patent/KR970078078A/ko
Application granted granted Critical
Publication of KR100216451B1 publication Critical patent/KR100216451B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W28/00—Network traffic management; Network resource management
    • H04W28/02—Traffic management, e.g. flow control or congestion control
    • H04W28/10—Flow control between communication endpoints
    • H04W28/14—Flow control between communication endpoints using intermediate storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
다수의 하위프로세서와 하나의 상위프로세서로 이루어지는 프로세서 통신시스템에서 하위데이타를 전송하는 장치 및 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
다수의 하위프로세서들로부터의 하위데이타들을 시간지연없이 하나의 상위프로세서로 전송하는 방법 및 수신된 다량의 하위데이타들을 전송순서에 따라 오류없이 저장하는 장치 및 방법을 제공한다.
3. 발명의 해결방법의 요지
본 발명에 따른 데이타 전송 장치는: 전송을 위한 하위데이타를 수집하는 다수의 하위프로세서와; 상기 다수의 하위프로세서에 의해 수집된 하위데이타를 수신하여 저장하는 상위프로세서로 이루어진다. 상기 상위프로세서는; 상기 다수의 하위프로세서로부터 하위데이타가 수집되어 전송이 준비되었음을 나타내는 하위데이타 전송 준비정보를 수신하여 저장하는 준비큐와, 상기 준비큐에 저장된 하위데이타 전송 준비정보를 순차적으로 읽어들이면서 해당하는 하위프로세서와 통신하여 수집된 하위데이타를 수신하는 제어프로세스와, 상기 제어프로세스에 의해 수신된 하위데이터중에서 순수한 데이타성분만을 분리하는 버퍼링 프로세스와, 데이타의 저장을 위한 데이터뱅크와, 상기 버퍼링 프로세스에 의해 분리된 순수한 데이타성분만을 상기 데이터뱅크에 하위프로세서별로 구분하여 저장하는 저장프로세스로 구성되는 상위프로세서로 이루어진다.
4. 발명의 중요한 용도
디지탈 셀룰라시스템에 이용될 수 있다.

Description

프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법
제1도는 일반적인 디지탈 셀룰라시스템에 대한 구성도.
제2도는 본 발명에 따른 데이타 전송/저장 장치에 대한 구성도.
제3도는 본 발명에 따른 동작을 위한 하위프로세서의 처리흐름도.
제4도는 본 발명에 따른 동작을 위한 상위프로세서의 처리흐름도.
제5도는 각 하위프로세서로부터 전송된 데이타가 제2도의 데이타뱅크에 저장되는 구조를 보여주는 도면.
* 도면의 주요부분에 대한 부호의 설명
211~213 : 전송준비프로세서 220 :제어프로세스
230 : 버퍼링프로세스 240 : 저장프로세스
250 : 데이타뱅크(DB) 260 : 준비큐
본 발명은 디지탈 셀룰라시스템의 기지국서브시스템과 같이 다수의 하위프로세서들과 하나의 상위프로세서로 이루어지는 프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법에 관한 것이다.
통상 코드분할다중접속(Code Division Multlple Access) 통신시스템인 디지탈 셀룰라시스템은 기지국서브시스템 BSS(Base Station Subsystem)과, 교환기MSC(Mobile Switching Center)와, 홈위치 등록기 HLR(Home Location Register) 등으로 구성된다. 이중 기지국서브시스템 BSS는 제1도에 도시된 바와 같이 크게 하나의 기지국관리장치 BSM(Base Station Management)과, 다수의 기지국제어부 BSC(Base Station Controller)와, 다수의 기지국송수신부 BTS(Base Station Transceiver Subsystem)으로 이루어진다,
제1도를 참조하면, BSM은 워크스테이션(Work Station)으로 구성되어 전체시스템에 1개가 실장되며, CCP(Cal1 Contrl Processor) 로딩을 담당한다, CCP는 BSS당 최대 12개가 실장되는데, CCP 1개는 최대 32개의 SIP(Selector Interface Processor), 최대 16개의 BCP(BTS Contro1 Processor) 로딩을 담당한다. SIP는 BSS당 최대 384개가 실장되며, SIP 1개는 최대 4개의 SVP 로딩을 담당한다. BCP는 최대 192개가 실장되며, 1개의 BCP는 죄대 24개의 CIP, 1개의 BTP, 6쌍의 TIP, 1쌍의 TFP 로딩을 담당한다.
상기 제1도는 디지탈 셀룰라시스템의 BSS를 로딩측면에서 나타낸 도면으로,이 BSS는 상위, 중위, 하위 프로세서의 계층구조로 이루어진다. 중위프로세서(BSC)는 상위프로세서(BSM)로부터 자신의 프로그램 및 데이터를 로딩받는다. 또한 중위프로세서(BSC)는 애플리케이션(application)의 수행시 하위프로세서(BTS)에 로딩시켜줄 프로그램 및 데이타를 로딩받아 메모리에 저장한다. 그리고 하위프로세서로부터 로딩요구를 받으면 이미 로딩받아둔 프로그램 및 데이타를 로딩시켜주는 절차를 수행하게 된다.
그런데 이러한 디지탈 셀룰라시스템의 상위프로세서인 BSM은 다수의 중위프로세서 BSC와 하위프로세서 BTS를 관리하는 시스템으로, 다수의 기지국 각각에서 일어난 여러 이벤트(Event)들에 대한 데이타들을 취합하여 분석하는 동작을 수행한다. 이때 BSM이 처리하여야 할 데이타들은 다수의 기지국으로부터 전송되는 여러종류의 데이타들로서 그 양은 상당하다. 그러므로 다수의 기지국으로부터 전송되는 하위데이타들을 효율적으로 제어할 것이 요구된다.
따라서 본 발명의 목적은 프로세서 통신시스템에서 다수의 하위프로세서들과 하나의 상위프로세서로 이루어지는 시스템에서 다수의 하위데이타들을 효과적으로 전송하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 프로세서 통신시스템에서 다수의 하위데이타들을 하나의 상위프로세서로 전송할 시 시간지연없이 많은 양의 하위데이타가 전송되도록하는 장치 및 방법을 제공함에 있다.
본 발명의 또다른 목적은 프로세서 통신시스템에서 다수의 하위프로세서들로부터 전송되는 하위데이타들을 하나의 상위프로세서가 수신하여 오류없이 저장하는장치 및 방법을 제공함에 있다.
본 발명의 또다른 목적은 프로세서 통신시스템에서 하나의 상위프로세서에 연결된 다수의 하위프로세서들로부터의 하위데이타들을 전송순서에 따라 순차적으로 제어하는 장치 및 방법을 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명에 따르면, 프로세서 통신시스템의 데이타 전송 장치는 : 전송을 위힌 하위데이타를 수집하는 다수의 하위프로세서와, 상기 다수의 하위프로세서에 의해 수집된 하위데이타를 수신하여 저장하는 상위프로세서로 이루어진다.
상기 상위프로세서는, 상기 다수의 하위프로세서로부터 하위데이타가 수집되어 전송이 준비되었음을 나타내는 하위데이타 전송 준비정보를 수신하여 저장하는 준비큐와, 상기 준비큐에 저장된 하위데이타 전송 준비정보를 순차적으로 읽어들이면서 해당하는 하위프로세서와 통신하여 수집된 하위데이타를 수신하는 제어프로세스와, 상기 제어프로세스에 의해 수신된 하위데이터중에서 순수한 데이타성분만을 분리하는 버퍼링 프로세스와, 데이타의 저장을 위한 데이터뱅크와, 상기 버퍼링 프로세스에 의해 분리된 순수한 데이타성분만을 상기 데이터뱅크에 하위프로세서별로 구분하여 저장하는 저장프로세스로 구성되는 상위프로세서로 이루어진다.
바람직하기로, 상기 각 하위프로세서들은 수집된 하위데이타를 전송할 준비가 되었거나 미리 설정된 시간이 경과한 경우에 상기 하위데이타 전송 준비정보를 상기 상위프로세서로 전송한다. 상기 각 하위프로세서들은 상기 상위프로세서로 상기 하위데이타 전송 준비정보를 전송한 후 상기 상위프로세서로부터 데이터 전송요구가 발생함에 응답하여 상기 수집된 하위데이타를 상기 상위프로세서로 전송한다.
본 발명에 따르면, 다수의 하위프로세서와 하나의 상위프로세서를 포함하여 이루어지는 프로세서 통신시스템에서 하위데이타롤 전송하는 방법은, 상기 각 하위프로세서들이 전송을 위한 하위데이타를 수집하는 제1과정과, 상기 다수의 하위프로세서들중에서 전송을 위한 하위데이타의 수집을 종료하거나 하위데이타를 수집한후 미리 설정된 시간이 경과한 경우에 해당하는 하위프로세서가 하위데이타를 전송할 준비가 되었음을 나타내는 정보를 상기 상위프로세서로 전송하는 제2과정과, 상기 상위프로세서가 상기 제2과정에서 전송된 하위데이타 전송 준비정보를 저장한후 순차적으로 읽어들이면서 해당하는 하위프로세서와 통신하는 제3과정과, 상기 제3과정에서 상기 상위프로세서가 해당하는 하위프로세서와 통신하면서 수집된 하위데이타를 수신하여 저장하는 제4과정으로 이루어진다.
또한 상기 하위데이타 전송 방법은, 상기 상위프로세서가 상기 제4과정을 수행한 후 하위데이타를 수신하지 못한 하위프로세서에 하위데이타 요구신호를 전송함으로써 이 하위프로세서로부터의 하위데이타를 수신하여 저장하는 제5과정을 더포함하여 이루어질 수 있다. 상기 상위프로세서는 상기 다수의 하위프로세서로부터의 하위데이타들의 구분이 가능하도록 데이터뱅크에 파일형태로 하위데이타를 저장한다.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다.
하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
제2도는 본 발명에 따른 하위데이타 전송 장치의 구성을 보여주는 도면이다. 이러한 하위데이타 전송 장치는 제1도에 나타낸 바와 같은 디지탈 셀룰라시스템에 있음을 유의하여야 한다. 본 발명이 디지탈 셀룰라시스템에 적용될 경우 제2도의 전송준비프로세스(211∼213)는 제1도의 BTS에 해당하고, 제어프로세스(220)는 제1도의 BSC에 해당하고, 버퍼링프로세스(230)와 저장프로세스(240)와 데이타뱅크(Data Bank)(250)와 준비큐(Read Queue)(260)는 제1도의 BSM에 해당함을 알 수 있다.
제2도를 참조하면, 본 발명에 따른 하위데이타 전송 장치는 전송을 위한 전송준비프로세서(211∼213)와, 전송 제어를 위한 제어프로세스(220)와, 전송된 데이타들중 필요한 것들을 추출해내는 버퍼링프로세스(230)와, 전송된 데이타들을 디스크(250)에 저장하는 저장프로세스(240)를 적어도 포함하여 구성된다. 또한 본 발명에 따른 하위데이타 전송 장치는 전송준비프로세스(211∼213)로부터 전송된 데이타를 전송순서에 따라 일시적으로 대기시키는 준비큐(260)를 포함한다. 상기에서 시스템의 계층구조상 전송준비프로세스(211∼213)는 시스템의 하위프로세서를 이루고, 제어프로세스(220)와 버퍼링프로세스(230)와 저장프로세스(240)와 데이타뱅크(Data Bank)(250)와 준비큐(Read Queue)(260)는 시스템의 상위프로세서를 이룬다.
제3도는 본 발명에 따른 동작을 위한 하위프로세서의 처리흐름을 보여주는도면이고, 제4도는 본 발명에 따른 동작을 위한 상위프로세서의 처리흐름을 보여주는 도면이다.
본 발명에 따른 동작을 제3도 및 제4도를 참조하여 설명하면 하기와 같다.
하위프로세서는 더 작은 단위의 시스템에 데이타를 요구하고, 해당 데이타를 보내줄때까지 대기상태에 있는다(301단계). 다음에 하위프로세서는 모든 데이타들이 수집되었다고 판단되면(302단계), 상위프로세서에 초기신호 Init_Signal을 보내 이제 전송하기위한 상태가 되었음을 알려준다. 한편 하위프로세서는 모든 데이타들이 수집되지않은 것으로 판단되더라도 무한정 데이타를 기다리지는 않는다. 즉 하위프로세서는 일정정도의 타임아웃을 통해 해당 대기시간이 경과되면(308단계, 309단계) 상위프로세서에 초기신호 Init_Signal을 보낸다. 즉 하위프로세서는 전송을 하위데이타가 모두 수집되었거나 하위데이타를 수집하기 시작한 이후 일정 시간이 경과한 경우, 이를 나타내는 하위데이터 전송 준비정보인 초기신호 Init_Signal을 상위프로세서로 전송한다.
상위프로세서는 대기상태에 있다가(401단계) 초기신호 Init_Signal이 전송되면 데이타를 받을 준비가 되었다는 응답신호 Response_Signal을 하위프로세서로 보낸다(404단계). 그러면 초기신호 Init_Signal을 전송한 하위프로세서는 상위프로세서로부터의 응답신호 Response_Signal을 확인하고(304단계, 305단계), 준비된 데이타를 상위프로세서로 전송한다(306단계). 이에따라 상위프로세서는 해당하는 하위프로세서으로부터만 데이타를 수집하게 된다. 버퍼링프로세스(230)는 상기 수집된 데이타중 헤더(Header)를 제외한 순수한 데이타성분만을 추출하여 버퍼에 저장한다(407단계). 그러한 후에 모든 유형(type)의 데이타가 수신된 것으로 판단되면(410단계), 저장프로세스(240)는 버퍼에 저장되어있는 순수한 데이타를 데이타뱅크(250)에 저장한다(411단계). 상기 데이타뱅크(250)로는 하드디스크가 이용될 수 있다.
한편 상기와 같은 동작중에 다른 하위프로세서에서도 전송준비가 되었다는 초기신호 Init_Signal을 보내게 되면, 상위프로세서는 이들에 대해서는 다음에 처리하기 위해 준비큐(260)에 이들의 정보를 저장한다(409단계).
어느 한 하위프로세서로부터의 데이타를 데이타뱅크(250)에 저장한 후에 상위프로세서는 상기와 같은 동작을 데이타를 전송한 모든 하위프로세서에 대해 행한다. 즉 상위프로세서는 준비큐(260)에 저장되어 있는 정보를 하나씩 읽어들여 해당하는 하위프로세서와 통신하면서 하위데이타를 수신하고, 수신된 하위데이타를 저장하는 동작을 수행한다. 이러한 동작중에 준비큐(250)의 카운트값이 제로(0)가 되었다면(412단계), 상위프로세서는 초기신호 Init_Signal을 전송한 모든 하위프로세서로부터 하위데이타를 수신하여 저장한 것이다.
이 경우 상위프로세서는 초기신호 Init_Signal을 미쳐 전송하지 못한 하위프로세서에 의해 수집된 데이타를 수신하는 동작을 수행한다. 즉 상위프로세서는 초기신호 Init_Signal을 전송하지 못한 하위프로세서로 요구신호 Request_Signal을 전송한 후, 상기와 같은 동작을 반복하여 나머지 하위프로세서에 대한 하위데이타를 수신하여 데이타뱅크(250)에 저장한다.
제5도는 각 하위프로세서로부터 전송된 데이타가 제2도의 데이타뱅크에 저장되는 구조틀 보여주는 도면이다. 이러한 구조에 따른 파일(file)은 하위프로세서들 각각에 대한 것이다.
저장프로세스(240)는 수집된 하위데이타를 제5도에 도시된 바와 같은 구조를가지는 파일에 기록하는데, 각 릴레이션(Relation)에 대한 정보가 파일의 시작지점에 있으므로 일단 이를 접근해 해당 릴레이션의 오프셋(offset)값을 구하여 해당 릴레이션의 시작지점을 구하고, 그 다음에 시작지점에 해당 튜플의 오프셋지점을 가산하여 억세스할 하위데이타의 위치를 나타내는 어드레스를 구한다. 해당 튜플의 오프셋값은 하기의 식(1)에 의해 구해지며, 억세스 지점의 어드레스는 하기의 식(2)에 의해 구해진다. 이때 key1과 key2가 사용되었다고 가정한다.
offset = [key1×Max[key2]+[key2]×tuple_size ·····(1)
억세스 지점의 어드레스 =
릴레이션의 시작지점 + 해당 튜플의 오프셋 ····· (2)
상술한 바와 같이 본 발명은 하위프로세서로부터의 전송되는 다량의 데이타가그 전송순서에 따라 순차적으로 상위프로세서에 저장되도록 하고, 데이타를 전송하지 않은 하위프로세서로 요구신호를 송신하여 데이타의 유실을 방지하는 잇점이 있다. 또한 적절치의 타임아웃을 두어 한 하위프로세서가 무한히 대기상태에서 지연되어 전체적으로 처리가 지연되지 않도록 하는 잇점이 있다. 그리고 또한 하위데이타들을 각 하위프로세서별로 별도의 파일로서 저장하여 하위데이타들간의 충돌을 방지하는 잇점이 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야한다.

Claims (6)

  1. 프로세서 통신시스템의 데이타 전송 장치에 있어서, 전송을 위한 하위데이타를 수집하는 다수의 하위프로세서와, 상기 다수의 하위프로세서로부터 하위데이타가 수집되어 전송이 준비되었음을 나타내는 하위데이타 전송 준비정보를 수신하여 저장하는 준비큐와, 상기 준비큐에 저장된 하위데이타 전송 준비정보를 순차적으로 읽어들이면서 해당하는 하위프로세서와 통신하여 수집된 하위데이타를 수신하는 제어프로세스와,상기 제어프로세스에 의해 수신된 하위데이터중에서 순수한 데이타성분만을 분리하는 버퍼링 프로세스와, 데이타의 저장을 위한 데이터뱅크와, 상기 버퍼링 프로세스에 의해 분리된 순수한 데이타성분만을 상기 데이터뱅크에 하위프로세서별로 구분하여 저장하는 저장프로세스로 구성되는 상위프로세서로 이루어짐을 특징으로 하는 하위 데이터 전송 장치.
  2. 제1항에 있어서, 상기 각 하위프로세서들은 수집된 하위데이타를 전송할 준비가 되었거나 미리 설정된 시간이 경과한 경우에 상기 하위데이타 전송준비정보를 상기 상위프로세서로 전송하는 것을 특징으로 하는 하위 데이터 전송장치.
  3. 다수의 하위프로세서와 하나의 상위프로세서를 포함하여 이루어지는 프로세서 통신시스템에서 하위데이타를 전송하는 방법에 있어서, 상기 각 하위프로세서들이 전송을 위한 하위데이타를 수집하는 제1과정과, 상기 다수의 하위프로세서들 중에서 전송을 위한 하위데이타의 수집을 종료하거나 하위데이타를 수집한 후 미리 설정된 시간이 경과한 경우에 해당하는 하위프로세서가 하위데이타를 전송할 준비가 되었음을 나타내는 정보를 상기 상위프로세서로 전송하는 제2과정과, 상기 상위프로세서가 상기 제2과정에서 전송된 하위데이타 전송 준비정보를 저장한 후 순차적으로 읽어들이면서 해당하는 하위프로세서와 통신하는 제3과정과, 상기 제3과정에서 상기 상위프로세서가 해당하는 하위프로세서와 통신하면서 수집된 하위데이타를 수신하여 저장하는 제4과정으로 이루어짐을 특징으로 하는 하위데이타 전송 방법.
  4. 제3항에 있어서, 상기 상위프로세서는 상기 제4과정을 수행한 후 하위데이타를 수신하지 못한 하위프로세서에 하위데이타 요구신호를 전송함으로써 이 하위프로세서로부터의 하위데이타를 수신하여 저장하는 제5과정을 더 포함하여 이루어짐을 특징으로 하는 하위데이타 전송 방법.
  5. 제3항에 있어서, 상기 상위프로세서는 상기 다수의 하위프로세서로부터의 하위데이타들의 구분이 가능하도록 데이터뱅크에 파일형태로 하위데이타를 저장하는 것을 특징으로 하는 하위데이터 전송 방법.
  6. 제2항에 있어서, 상기 각 하위프로세서들은 상기 상위프로세서로 상기 하위데이타 전송 준비정보를 전송한 후 상기 상위프로세서로부터 데이터 전송요구가 발생함에 응답하여 상기 수집된 하위데이타를 상기 상위프로세서로 전송하는 것을 특징으로 하는 하위데이터 전송 장치.
KR1019960015792A 1996-05-13 1996-05-13 프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법 KR100216451B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960015792A KR100216451B1 (ko) 1996-05-13 1996-05-13 프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법
US08/855,496 US6052713A (en) 1996-05-13 1997-05-13 Technique for transmitting/storing multi sub data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015792A KR100216451B1 (ko) 1996-05-13 1996-05-13 프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR970078078A KR970078078A (ko) 1997-12-12
KR100216451B1 true KR100216451B1 (ko) 1999-08-16

Family

ID=19458504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015792A KR100216451B1 (ko) 1996-05-13 1996-05-13 프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법

Country Status (2)

Country Link
US (1) US6052713A (ko)
KR (1) KR100216451B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010036820A1 (en) * 2000-04-12 2001-11-01 Mo-Han Fong Distributed buffer management in a high data rate wireless network
US7383424B1 (en) * 2000-06-15 2008-06-03 Hewlett-Packard Development Company, L.P. Computer architecture containing processor and decoupled coprocessor
US7613753B2 (en) * 2006-11-28 2009-11-03 Alcatel Lucent Platform and method for functional programming (FP) processing
CN112540856A (zh) * 2019-09-23 2021-03-23 北京轻享科技有限公司 一种业务处理方法及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010482A (en) * 1987-07-02 1991-04-23 Unisys Corp. Multi-event mechanism for queuing happened events for a large data processing system
US5283869A (en) * 1989-07-25 1994-02-01 Allen-Bradley Company, Inc. Interrupt structure for network interface circuit
JPH04281645A (ja) * 1991-03-09 1992-10-07 Mita Ind Co Ltd Ｃｐｕ間の通信方法
US5530848A (en) * 1992-10-15 1996-06-25 The Dow Chemical Company System and method for implementing an interface between an external process and transaction processing system
US5617537A (en) * 1993-10-05 1997-04-01 Nippon Telegraph And Telephone Corporation Message passing system for distributed shared memory multiprocessor system and message passing method using the same
EP0650305A1 (en) * 1993-10-21 1995-04-26 Koninklijke Philips Electronics N.V. A digital cellular mobile radio system and a base station for use in such a system
US5576945A (en) * 1995-01-23 1996-11-19 Tandem Computers Incorporated Transaction monitor process with pre-arranged modules for a multiprocessor system

Also Published As

Publication number Publication date
US6052713A (en) 2000-04-18
KR970078078A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5603063A (en) Disk drive command queuing method using two memory devices for storing two types of commands separately first before queuing commands in the second memory device
US6615282B1 (en) Adaptive messaging
US20020168966A1 (en) I/O unit emulation
JPH03218514A (ja) Ｉ／ｏバッファのサイズを最適にする方法および最適にされたｉ／ｏバッファを有するコンピュータ装置
US7743219B2 (en) Information processing unit, computer control method, and information storage medium
JP3127523B2 (ja) 通信制御装置およびデータ送信方法
US7039728B2 (en) Information processing device and method
JP3785373B2 (ja) 通信制御回路
US5706425A (en) Timeout process circuit and receiver including this timout process circuit
CN115905086A (zh) 基于axi同步读写单口sram的控制方法及控制器
KR100216451B1 (ko) 프로세서 통신시스템에서 다수의 하위데이타들을 전송하는 장치 및 방법
CA2558548A1 (en) Optimizing database access for record linkage by tiling the space of record pairs
US20090225767A1 (en) Network packet capturing method
US5931932A (en) Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
EP0169909B1 (en) Auxiliary memory device
JP2546901B2 (ja) 通信制御装置
JPH03127154A (ja) 転送制御システム
JPH11149455A (ja) メモリディスク共有方法及びその実施装置
CN115633098B (zh) 众核系统的存储管理方法、装置和集成电路
WO2024055679A9 (zh) 数据存储方法、装置、系统、芯片及加速设备
CN116107929B (zh) 一种数据访问方法、装置、存储介质及电子设备
JPH02245860A (ja) アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法
WO2024082563A1 (zh) 射频前端控制方法、装置、设备及计算机可读存储介质
CA2257012C (en) Frame-relay frame transmission circuit
JP2848370B2 (ja) 通信回線監視装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee