CN116107929B - 一种数据访问方法、装置、存储介质及电子设备 - Google Patents

Abstract

本公开提供了一种数据访问方法、装置、存储介质及电子设备。在本公开提供的数据访问方法中，接收并行访问所述缓存的多个访问请求，并确定各访问请求所访问的数据的存储地址；针对每个存储地址，确定用于访问该存储地址的访问请求，作为原始请求，对所述原始请求进行去重，将去重后剩余的原始请求作为目标请求；处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据；根据所述目标数据，确定各原始请求所需的数据并返回。

Description

一种数据访问方法、装置、存储介质及电子设备

技术领域

本公开涉及计算机技术领域，尤其涉及一种数据访问方法、装置、存储介质及电子设备。

背景技术

目前，高速缓冲存储器（cache），也就是缓存的应用十分常见。比起一般的随机存储器，缓存具有着更高的读写速度，能够帮助系统发挥更高的性能。在高通量的情况下，缓存往往需要同时处理多个访问请求。

然而，在并行处理多个访问请求时，如果存在复数个不同的访问请求同时访问了同一地址对应的存储体（bank），那么就会发生bank冲突的问题，导致缓存的性能大幅下降。

因此，如何避免缓存在并行处理多个访问请求时可能产生的bank冲突是一个亟待解决的问题。

发明内容

本公开提供一种数据访问方法、装置、存储介质及电子设备，以至少部分地解决现有技术存在的上述问题。

本公开采用下述技术方案：

本公开提供了一种数据访问方法，所述方法应用与缓存，所述方法包括：

接收并行访问所述缓存的多个访问请求，并确定各访问请求所访问的数据的存储地址；

针对每个存储地址，确定用于访问该存储地址的访问请求，作为原始请求，对所述原始请求进行去重，将去重后剩余的原始请求作为目标请求；

处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据；

根据所述目标数据，确定各原始请求所需的数据并返回。

可选地，接收并行访问所述缓存的多个访问请求，具体包括：

接收并行访问所述缓存的多个访问请求，并将所述访问请求保存在请求队列中；

确定各原始请求所需的数据并返回，具体包括：

确定各原始请求所述的数据，并根据所述请求队列中各原始请求所在的位置返回所述数据。

可选地，对所述原始请求进行去重，将去重后剩余的原始请求作为目标请求，具体包括：

在所述原始请求中选择一个原始请求，确定为该存储地址的目标请求；

将所述请求队列中除所述目标请求之外的其它原始请求置空。

可选地，在处理所述目标请求之前，所述方法还包括：

针对除所述目标请求外的每个原始请求，确定该原始请求在所述请求队列中的位置与所述目标请求在所述请求队列中的位置之间存在对应关系，并将所述对应关系记录在第一队列中；

确定各原始请求所需的数据并返回，具体包括：

根据所述第一队列中记录的所述对应关系，确定各原始请求所需的数据并返回。

可选地，在处理所述目标请求之前，所述方法还包括：

对所述请求队列中的各目标请求进行挤位，并将各目标请求在挤位之前位于所述请求队列中的原始位置记录在第二队列中；

根据所述缓存能够并行处理的访问请求的数量，对所述请求队列中的各访问请求进行分组，其中，各分组中的访问请求在所述请求队列中位置连续；

处理所述目标请求，具体包括：

针对每个分组，当该分组中的访问请求中包含至少一个目标请求时，对该分组中的目标请求进行处理；

否则，忽略该分组的访问请求；

根据所述目标数据，确定各原始请求所需的数据并返回，具体包括：

根据所述目标数据以及所述第二队列，确定各目标请求所需的数据；

根据所述各目标请求所需的数据，确定各原始请求所需的数据并返回。

可选地，处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据，具体包括：

在所述缓存中查找所述该存储地址中存储的数据，确定查找结果，并将所述查找结果记录在第三队列中；

根据所述第三队列中记录的所述查找结果，确定该存储地址中存储的数据，作为目标数据。

可选地，根据所述第三队列中记录的所述查找结果，确定该存储地址中存储的数据，作为目标数据，具体包括：

当所述查找结果为成功时，将查找到的数据确定为目标数据；

当所述查找结果为失败时，将所述目标请求发送给上级存储器，并根据所述上级存储器返回的数据确定目标数据。

可选地，将所述目标请求发送给上级存储器，具体包括：

将各目标请求保存在上级队列中，并将所述上级队列中查找结果为成功的目标请求置空；

对所述上级队列中查找结果为失败的目标请求进行挤位，并将所述查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置记录在第四队列中；

将所述上级队列发送给上级存储器；

根据所述上级存储器返回的数据确定目标数据，具体包括：

根据所述第四队列中记录的所述查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置以及所述上级存储器返回的数据，确定各查询结果为失败的目标请求的目标数据。

本公开提供的一种数据访问装置，所述装置包括：

接收模块，用于接收并行访问缓存的多个访问请求，并确定各访问请求所访问的数据的存储地址；

去重模块，用于针对每个存储地址，确定用于访问该存储地址的访问请求，作为原始请求，对所述原始请求进行去重，将去重后剩余的原始请求作为目标请求；

处理模块，用于处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据；

返回模块，用于根据所述目标数据，确定各原始请求所需的数据并返回。

本公开提供了一种计算机可读存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述数据访问方法。

本公开提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述数据访问方法。

本公开采用的上述至少一个技术方案能够达到以下有益效果：

在本公开提供的数据访问方法中，接收并行访问所述缓存的多个访问请求，并确定各访问请求所访问的数据的存储地址；针对每个存储地址，确定用于访问该存储地址的访问请求，作为原始请求，对所述原始请求进行去重，将去重后剩余的原始请求作为目标请求；处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据；根据所述目标数据，确定各原始请求所需的数据并返回。

从上述方法中可以看出，在采用本公开提供的数据访问方法访问缓存中的数据时，在接收到多个并行的访问请求时，可确定出各访问请求在更大存储粒度上的存储地址，并在每个存储地址下进行去重，使缓存针对每个存储地址仅需处理一个访问请求，避免了多个请求同时访问一个存储地址时产生的存储体冲突，同时减少了缓存处理访问请求时的工作量，使缓存的处理效率得到提升。

附图说明

此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：

图1为本公开中一种数据访问方法的流程示意图；

图2为本公开中一种数据访问的具体实施例的示意图；

图3为本公开中采用的一种前后端分离的缓存的结构示意图；

图4为本公开提供的一种数据访问装置的示意图；

图5为本公开提供的对应于图1的电子设备示意图。

具体实施方式

在存储系统的存储器中，存在着用于存储数据的存储体（bank）。当存储器接收到访问请求时，会根据访问请求中携带的存储地址到对应的存储体中获取数据。其中，在存储器并行处理多个访问请求时，可能会出现当被访问的存储体没有恢复时又出现对该存储体新访问的现象，这一现象通常被称为存储体冲突。当发生存储体冲突时，存储器处理访问请求的速度会变慢，同时，频繁的存储体冲突还会使存储器的性能退化。

基于此，本公开提供了一种更优的数据访问方法，以解决上述技术问题。

为使本公开的目的、技术方案和优点更加清楚，下面将结合本公开具体实施例及相应的附图对本公开技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

以下结合附图，详细说明本公开各实施例提供的技术方案。

图1为本公开中一种应用于缓存的数据访问方法的流程示意图，具体包括以下步骤：

S100：接收并行访问所述缓存的多个访问请求，并确定各访问请求所访问的数据的存储地址。

本公开所提供的数据访问方法中的所有步骤均可由任何具有计算功能的电子设备中的缓存实现，电子设备可例如终端、服务器等设备。

本公开提供的数据访问方法应用于多请求访问的场景，因此，在此步骤中，可接收并行访问缓存的多个访问请求。同时，可确定各访问请求所访问的数据的存储地址，以在后续步骤中确定出访问请求所需的数据。

更优的，访存请求往往只会需要8bit，16bit的小位宽数据，为了提高地址之间重合的概率，以及提高对存储地址的访问效率，可将所有访问请求中的存储地址转化为同一个更大粒度的存储地址上，例如将所有存储地址均转化为128bit对齐的形式等，并记录每个请求需要的数据在该128bit数据中的偏移。

S102：针对每个存储地址，确定用于访问该存储地址的访问请求，作为原始请求，对所述原始请求进行去重，将去重后剩余的原始请求作为目标请求。

对于步骤S100中确定出的各访问请求的存储地址，可针对每个存储地址，确定出访问该存储地址的所有访问请求，作为原始请求。其中，每个存储地址下的原始请求的数量根据访问该存储地址的访问请求决定，可以是一个，也可以是多个。

实际上，当多个不同的访问请求所访问的存储地址相同时，这多个访问请求所需的数据也是相同的。因此，为了避免不同访问请求同时访问同一存储地址时产生的存储体冲突，并减少缓存在处理请求时的工作量，可仅处理多个访问请求中的其中一个，并将得到的数据返回给每个访问请求。

基于上述思想，在确定出一个地址下的原始请求后，可对该存储地址下的原始请求进行去重，并将去重后剩余的原始请求作为目标请求。通常情况下，为了避免发生存储体冲突，同时最大程度的提高缓存的性能，去重后一般仅会得到一个目标请求。

在确定目标请求时，可在原始请求中随机选择一个原始请求作为目标请求，也可通过特定的方法选择出一个原始请求作为目标请求，本公开对此不做具体限制。

S104：处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据。

通过步骤S102，可得到每个存储地址的目标请求。进而在此步骤中，可针对每个存储地址，处理该存储地址的目标请求，得到该存储地址中存储的数据，作为目标请求所需要的目标数据。

S106：根据所述目标数据，确定各原始请求所需的数据并返回。

最终，在每个存储地址下，可根据步骤S104中得到的该存储地址的目标请求的目标数据，确定出该存储地址下各原始请求所需的数据，并进行返回。

不难想到的，统一存储地址下的各原始请求所需的数据均为该存储地址的目标请求的目标数据。由此，可将得到的目标数据直接确定为各原始请求所需的数据，并将目标数据返回给各原始请求。

在采用本公开提供的数据访问方法访问缓存中的数据时，在接收到多个并行的访问请求时，可确定出各访问请求访问的存储地址，并在每个存储地址下进行去重，使缓存针对每个存储地址仅需处理一个访问请求，避免了多个请求同时访问一个存储地址时产生的存储体冲突，同时减少了缓存处理访问请求时的计算量，使缓存的处理效率得到提升。

更优的，本公开提供的数据访问方法在实现的过程中可借助数据结构来进一步优化对数据的处理。其中，可采用的数据结构包括但不限于数组、队列等数据结构，本公开以队列为例对数据访问方法进行解释说明。

当出现多个并行访问的数据请求时，可具体的，接收并行访问所述缓存的多个访问请求，并将所述访问请求保存在请求队列中。通过队列的形式接收并保存访问请求，以在后续步骤中能够更方便地实现对访问请求的各种操作。

同时，当以队列的形式接收访问请求时，在确定各原始请求所需的数据并返回，也可具体的，确定各原始请求所述的数据，并根据所述请求队列中各原始请求所在的位置返回所述数据。可以想到的，当采用队列的形式保存访问请求时，可通过对访问请求在队列中的位置进行操作，代替对访问请求本身进行操作，优化了操作逻辑使对访问请求的操作更容易实现，同时进一步减少了缓存在处理访问请求时的计算量。

在以队列的方式保存访问请求时，可通过对队列进行操作来实现对原始请求的去重操作。即，在对所述原始请求进行去重，将去重后剩余的原始请求作为目标请求时，可具体的，在所述原始请求中选择一个原始请求，确定为该存储地址的目标请求；将所述请求队列中除所述目标请求之外的其它原始请求置空。在确定出一个存储地址的原始请求后，可通过任意方式，任意选择出一个原始请求作为该存储地址的目标请求，本公开对此不做具体限定；通过将请求队列中除目标请求之外的其它原始请求进行置空，可快速地实现对原始请求的去重。其中，置空可以是将原始请求在请求队列中所在的位置上的数据标记为无效数据，也就是暂时消除掉原始请求；也可以对原始请求添加一个置空标识，当缓存识别到置空标识时，自动跳过带有置空标识原始请求。

另一方面，为了在确定出目标请求的目标数据后，能够将目标数据给到正确的原始请求，可在对原始请求进行去重的同时，将原始请求与目标请求访问了相同的存储地址通过特定的方式记录下来。具体的，在对一个存储地址的原始请求进行去重的同时，可针对除所述目标请求外的每个原始请求，确定该原始请求在所述请求队列中的位置与所述目标请求在所述请求队列中的位置之间存在对应关系，并将所述对应关系记录在第一队列中。其中，原始请求在请求队列中的位置与目标请求在请求队列中的位置之间的对应关系，可以是原始请求在请求队列中的位置上的访问请求与目标请求在请求队列中的位置上的访问请求所访问的存储地址相同，或是其它形式的对应关系，仅需确保根据对应关系能够判断出该如何将目标数据正确的给到原始请求即可。通过这种方式，便能够准确地记录下哪些原始请求与哪个目标请求所需的数据相同。

而在最终返回原始请求所需的数据时，可根据所述第一队列中记录的所述对应关系，确定各原始请求所需的数据并返回。根据第一队列中记录的对应关系，可以准确地将各存储地址的目标请求的目标数据传递给对应的原始请求。

更进一步的，缓存中能够同时处理的访问请求的数量是有限的，例如在某一实现中，缓存可同时处理8或16个访问请求等。但通常情况下，缓存一次接收到的访问请求的数量会大于缓存能够同时处理的访问请求的数量，因此，通常需要分批次地处理接收到的访问请求。

在采用队列的形式接收并保存访问请求时，缓存会按照队列中所保存的访问请求的顺序，每次从队头取固定数量的访问请求进行处理。换句话说，缓存会优先处理请求队列中位置更靠近队头的访问请求。本领域技术人员应当明白，在缓存并行处理的访问请求的数量不大于缓存可同时处理的访问请求的最大数量时，无论缓存同时处理多少个访问请求，处理速度几乎都是相同的。举例来说，假如一个缓存最多可同时处理8个访问请求，那么输入4个访问请求给缓存去处理与输入8个访问请求给缓存去处理，由于多个访问请求是同时处理的，因此对于这两种情况，缓存的处理时间都同样是一个轮次的处理时间。

体现到本公开提供的数据访问方法中，由于在上述过程中对原始请求进行了去重操作，也就是对请求队列中除目标请求外的原始请求所在的位置进行了置空，在请求队列中会不固定地在部分位置上出现空请求。将空请求输入缓存中去处理，实际上就相当于这一位置上什么也没有输入，直接跳过。因此如果仍按照请求队列原本的顺序将各访问请求输入到缓存中处理，就很可能在每一轮次都会出现缓存同时处理的访问请求的数量并不是缓存能够处理的最大数量。例如，当请求队列的前8个位置中有3个位置是置空的，那么将请求队列的前8个位置的访问请求输入缓存，就相当于只输入了5个访问请求。

为了加快缓存在处理访问请求时的速度，在处理目标请求之前，可具体的，对所述请求队列中的各目标请求进行挤位，并将各目标请求在挤位之前位于所述请求队列中的原始位置记录在第二队列中。其中，对请求队列中的各目标请求进行挤位，也就是在保持各目标请求原本的顺序不变的情况下，将请求队列中的各目标请求向队头的方向挤压，使各目标请求均集中在靠近队头的一侧，且各目标请求之间不存在置空的位置。

通过这种方式，可使各目标请求在请求队列中连续且均靠近队头，同时，所有的置空也连续且位于各目标请求之后。由此，便能够保证优先将连续的目标请求输入进缓存中，使缓存尽可能多的以能够处理的访问请求的最大数量去处理访问请求。

同时，由于缓存能够同时处理访问请求的数量有限，当接收到的访问请求数量超过缓存能够同时处理访问请求的最大数量时，就需要分批次地去处理访问请求。因此，在处理访问请求之前，可相应地对访问请求进行分组。具体的，可根据所述缓存能够并行处理的访问请求的数量，对所述请求队列中的各访问请求进行分组，其中，各分组中的访问请求在所述请求队列中位置连续。在分组的过程中，每一分组中访问请求的数量可根据缓存能够并行处理的访问请求数量进行分组，即每一分组中访问请求的数量不应超过缓存能够并行处理的访问请求的最大数量。在此前提下，分组数量与每一分组中访问请求的数量可根据具体需求进行设置，各分组中访问请求的数量可以相同，也可以不同，本说明书对此不做具体限制。

可以想到的，在采用上述挤位与分组的方法时，仅有可能在目标请求与空请求的交接处，出现输入进缓存的访问请求数量不为最大数量的情况。而在当所有目标请求处理完毕，仅剩下空请求时，便可视为对访问请求的输入已经结束。不难想到，当只向缓存中输入空请求时，无论输入多少个空请求，都相当于没有进行任何输入，缓存不会进行任何工作，也就相当于这一轮次没有发生。因此，采用上述方法时，可减少缓存在处理访问请求时的处理轮次，提高缓存的工作效率。

更进一步地，在完成分组后，当缓存检测到一个分组中的所有访问请求均为空请求时，可直接忽略掉该组访问请求，不去进行处理。具体的，可针对每个分组，当该分组中的访问请求中包含至少一个目标请求时，对该分组中的目标请求进行处理；否则，忽略该分组的访问请求。在实际应用中，缓存内部可直接不将该组请求发送给处理访问请求的线程，以减少缓存的数据处理量，加快缓存内部的通信速度。

相对应的，由于在对请求队列进行挤位时改变了各目标请求原本在队列所处的位置，如果不将各目标请求恢复至原来所在的位置的话，就会导致最后根据请求队列返回目标数据时可能将目标数据返回到错误的位置上的目标请求或空请求的情况。因此，在对请求队列中的各目标请求进行挤位的同时，需要记录下各目标请求在挤位之前在请求队列中所处的原始位置，保存在第二队列中。

在上述情况下，根据所述目标数据，确定各原始请求所需的数据并返回时，可具体的，根据所述目标数据以及所述第二队列，确定各目标请求所需的数据；根据所述各目标请求所需的数据，确定各原始请求所需的数据并返回。由此，便能够将确定出的各目标数据给到正确的目标请求。

额外的，在存储系统的存储器中设计中，非阻塞功能对性能有着重要影响。具有非阻塞功能的Cache可以在等待当前请求的数据从上级存储器返回的同时继续接受新的请求，进行并行处理，提高访存性能。目前，在传统的数据访问方法所采用的缓存结构中，为了实现非阻塞地处理访问请求，会设置Miss-status Handling Registers（MSHR）这一结构，用来记录每一项未完成的事务，记录的信息包括失效地址、关键字信息以及重命名寄存器信息。简单来说，就是MSHR会记录下在缓存中查找结果为失败的访问请求，以等待上级存储器查找并返回数据，当接收到上级存储器返回的数据时，才会在MSHR中将对应的记录消除。然而，如果上级存储器返回数据较慢，当MSHR中记录的信息达到上限，就无法再记录新的访问请求，相应的，缓存也就无法继续接收并处理新的访问请求。可以看出，这种方案硬件复杂度较高，不利于实现较高的堵塞容忍度。因此，在本公开提供的数据访问方法中，更优的，以队列的形式来代替MSHR，以进一步提升缓存的性能。

具体的，在处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据时，可在所述缓存中查找所述该存储地址中存储的数据，确定查找结果，并将所述查找结果记录在第三队列中；根据所述第三队列中记录的所述查找结果，确定该存储地址中存储的数据，作为目标数据。

在处理目标请求时，会针对每个目标请求，在缓存中查找该目标请求访问的存储地址中存储的数据，并确定查找结果，同时将查找结果记录在第三队列中；随后可根据第三队列中的查找结果确定出该存储地址中存储的数据，作为目标请求的目标数据。

其中，查找结果可分为查找成功与查找失败这两种。当缓存中保存有一个存储地址中的数据时，那么便能够查找成功；反之，就会查找失败。对于这两种不同的情况，也需要分别进行不同的处理。具体的，当所述查找结果为成功时，将查找到的数据确定为目标数据；当所述查找结果为失败时，将所述目标请求发送给上级存储器，并根据所述上级存储器返回的数据确定目标数据。

在查找结果为成功时，可直接在缓存中获取到相应的数据作为目标数据；而当查找结果为失败时，就需要进一步地，将目标请求发送给上级存储器，等待上级存储器进行查找，并接收上级存储器返回的数据作为目标数据。

进一步的，在第三队列中，可记录下各目标请求的查找结果。由于同一分组下的各目标请求是在队列中并行处理的，所有查找结果为失败的目标请求会同时发送给上级存储器，上级存储器也会同时返回所有对应的数据。因此，在第三队列中无需记录下每一个查找结果为失败的目标请求，只需要记录是否存在查找失败的目标请求即可。同时，当一个分组下的访问请求全部处理完毕后，第三队列中的数据便可以全部清空，不会影响后续访问请求的处理。比起MSHR结构，本方法中采用的队列结构需要记录的数据更少，具有更小的开销，更加灵活，可以以较低的代价实现较高的堵塞容忍度。

进一步的，在将查找结果为失败的目标请求发送给上级存储器时，其过程可与将目标请求输入缓存中的过程相似。具体的，可将各目标请求保存在上级队列中，并将所述上级队列中查找结果为成功的目标请求置空；对所述上级队列中查找结果为失败的目标请求进行挤位，并将所述查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置记录在第四队列中；将所述上级队列发送给上级存储器。

可以想到的，在每一轮次中将访问请求输入到缓存时，也可同样通过队列的方式进行输入。在当这一队列中出现查找结果为失败的目标请求时，可将这一队列用作将目标请求发送给上级存储器的上级队列。其中，上级队列中可能既包含查找结果为成功的目标请求，又包含查找结果为失败的目标请求，而需要发送给上级存储器的仅为查找结果为失败的目标请求。因此，可先对上级队列中查找结果为成功的目标请求进行置空，随后对上级队列中查找结果为失败的目标请求进行挤位，同时，将查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置记录在第四队列中。

实际上，第四队列的作用与第二队列类似，都是用于记录队列中的目标请求在挤位前的位置。由此在根据所述上级存储器返回的数据确定目标数据时，可具体的，根据所述第四队列中记录的所述查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置以及所述上级存储器返回的数据，确定各查询结果为失败的目标请求的目标数据。通过上述方式，便能够准确地将上级存储器返回的数据给到对应的目标请求。

为了使本公开提供的数据访问方法更加清楚，在此以图2中给出的具体实施例为例对上述数据访问方法进行说明。在此实施例中，假设接收到的访问请求数量为32个，缓存每次能够处理的最大数量为16个。

如图2所示，缓存以队列的形式接收32个请求，存放在请求队列中的第0位置到第31位置，为方便后续的表述，将原始的请求队列中位于第0位置到第31位置的访问请求对应的称为0号请求到31号请求。对接收到的请求，首先可进行去重操作，针对每个存储地址，仅保留一个目标请求。在图2中，用X表示被置空的访问请求，假设图2的请求队列中用“……”表示的各位置的请求在去重后均被置空，可以看出，保留的目标请求为第0、1、3、5、7、31位置上的访问请求。

在进行去重的同时，可针对每个存储地址，确定除目标请求外的原始请求在队列中的位置与目标请求在队列中的位置存在对应关系，并采用第一队列记录。以图2为例，第一队列可以为（位置0与位置2访问的存储地址相同，位置1与位置4访问的存储地址相同，位置3与位置6访问的存储地址相同，……），也就是将访问的存储地址相同的位置上的原始请求与目标请求以对应关系的形式记录下来；又或者，第一队列可以为（31，……，7，3，5，1，3，0，1，0），也就是说，可以直接将与一个位置上的原始请求访问的存储地址相同的目标请求在请求队列中的位置直接记录到该位置上；在上述思路下，第一队列还可以是其它形式，本公开对此不做具体限制。

在完成去重后，可对请求队列进行挤位，将目标请求挤位到靠近队头的位置。如图2所示，在完成挤位后，原本位于第0、1、3、5、7、31位置的目标请求在不改变目标请求之间的相对顺序的情况下，全部靠在了队头一侧，而被置空的各原始请求均排在目标请求之后。

挤位的同时，可采用第二队列将挤位前各目标请求所处的原始位置记录下来。实际上，记录各目标请求所处的原始位置，可看作是将挤位前的队列复制并保存。例如，在图2中，第二队列可以直接是请求队列在去重之后，挤位之前的队列，也就是（31，……，7，X，5，X，3，X，1，0）。当然，第二队列也可以其它方式记录各目标请求在挤位前的原始位置，本公开对此不做具体限制。

由于通常情况下，接收到的访问请求的数量会大于缓存能够同时处理的访问请求的最大数量，因此在开始实际处理访问请求前，可对访问请求进行打包操作，将所有访问请求分为多个批次的访问请求，使每一批次中包含的访问请求的数量不大于缓存能够同时处理访问请求的最大数量。在实际应用中，可采用多种方式对访问请求进行打包，例如，可直接将挤位后的请求队列从队列的中点对半拆分，拆分为两组访问请求，若拆分后的各组访问请求仍无法被缓存同时处理，则可继续将各组访问请求从中点对半拆分，直到拆分出的每一组中包含的访问请求的数量均不大于缓存能够同时处理访问请求的最大数量。

以图2为例，可直接将挤位后的请求队列从队列中点拆分为两组，分别包括了前16个位置的访问请求与后16个位置的访问请求。由于在本实施例中缓存能够同时处理的访问请求的最大数量为16，已经满足要求，因此可不再继续进行打包。进一步的，在本实施例中，目标请求的数量为6个，且在挤位后全部位于请求队列的队头，因此在打包后，所有目标请求均分在同一组中；而另一组中不包含任何目标请求，全部为置空的空请求，因此缓存只需要处理前一组访问请求即可，无需再处理后一组访问请求。

通常情况下，缓存中会包含多个分块（tile），在处理访问请求时，会将访问请求输入到缓存中的分块中进行处理，每个访问请求进入一个分块。在图2给出的实施例中，包含分块1、分块2共两个分块，在实际应用时，分块的数量可根据需求进行设定，本公开对此不做具体限制。另外，为保证缓存中各分块的负载较为平均，在将访问请求输入到分块中时，可采用随机输入，例如计算各访问请求的哈希值，并根据哈希值进行输入等，本公开对此同样不做具体限制。

回到图2所示的实施例中，在缓存中的各分块处理目标请求的过程中，会在缓存中查找目标请求所访问的存储地址中存储的数据，若能查找到，则记录查找结果为查找成功，否则记录查找结果为查找失败。同时，将每个目标请求的查找结果记录在第三队列中。

如图2所示，在此实施例中，查找成功的目标请求为0、3、7、31号请求，因此第三队列可以是（成功，成功，失败，成功，失败，成功）。不难看出，第三队列的长度与记录的内容与输入分块的目标请求相对应，在图2中共包括6个目标请求，因此第三队列的长度也同样为6；而根据各目标请求在上级队列中的位置，相对应的在第三队列中记录下各目标请求的查找结果。

查找成功的目标请求可直接从缓存中获取到对应的目标数据，而查找失败的目标请求需要发送到上级存储器中继续查找。如图2所示，以各目标请求构成上级队列。其中，上级队列可以是直接从输入分块的一组访问请求中截取的队列，如图2所示，输入到分块中的一组访问请求为（X，X，X，X，X，X，X，X，X，X，31，7，5，3，1，0）共16个访问请求，将前6个访问请求，也就是所有目标请求截取出来作为上级队列。

在上级队列中，查找成功的目标请求为0、3、7、31号请求，因此将该4个目标请求在上级队列中置空；随后，对上级队列进行挤位，得到如图2所示的上级队列（X，X，X，X，5，1）。同时，可采用第四队列将挤位前的上级队列中各目标请求的位置记录下来。其中，第四队列的形式可与第二队列相同，可直接对挤位前的上级队列进行复制。但值得一提的是，由于在挤位前对上级队列中查找成功的目标请求进行了置空操作，为保证每个目标请求均能够得到对应的目标数据，第四队列可以是对置空前的上级队列进行复制。

另外，在将挤位后的上级队列发送给上级存储器前，仍可根据上级存储器能够同时处理的访问请求的最大数量选择是否对上级队列进行打包。

将查找结果为失败的目标请求发送给上级存储器后，可等待上级存储器对目标请求进行处理，并接收上级存储器返回的相应的数据。至此，缓存已经得到了所有目标请求的目标数据。根据第四队列将上级队列恢复为包含所有目标请求的最初的上级队列，并根据第三队列将各目标数据给到各目标请求。

随后，可根据第二队列将挤位后的请求队列恢复至挤位前，再根据第一队列将各目标请求的目标数据给到对应的原始请求。至此，可正确地返回每个访问请求所需的数据。

值得一提的是，本方法中采用的所有队列均为标准形式的队列，遵循先进先出规则。

在理解上，可将图2中左侧的内容与右侧的内容分别看作前端和后端，前端负责判断访问请求是否命中了缓存中的数据，后端负责根据前端的判断获取相应的数据，前后端采用第一队列、第二队列、第三队列、第四队列这四条队列相连，传递前后端的信息，实现上述数据访问方法。但实际上，所有操作均可直接由缓存整体完成。在实际应用时，是否在硬件上对前端、后端进行区分可根据硬件本身结构以及实际需求进行设置，本说明书对此不做具体限制。

图3为本说明书所提供的数据访问方法中采用的一种缓存的结构示意图。如图3所示，在缓存中存在请求预处理单元、数据预处理单元、数据后处理单元以及前端和后端。其中，前端用于处理访问请求，并给出访问请求的查找结果；后端用于根据前端给出的访问请求的查找结果，相应地获取数据。

图3中，Req表示访问请求，Resp表示对访问请求的响应，也就是访问请求需要的数据。旁路通道用于监控是否存在不合规的访问请求，并直接做出响应的回应。请求预处理单元负责对访问请求进行地址转换、去重（地址唯一化）、挤位以及分组（地址打包），并通过哈希将访问请求分配给不同的bank进行处理。在图3所示的缓存中，前端存在两个不同的bank，每个bank中存在M个缓存行（cacheline），表示可同时处理M个访问请求。在前端查找各访问请求是否命中缓存中的存储地址，并将查找结果发送给后端，同时将查找结果为失败的访问请求发送给上级存储器。

数据预处理单元用于接收上级存储器返回的数据，并在数据格式与缓存使用的格式不同时处理为与缓存相对应的格式。后端根据从前端接收的查找结果，分别从缓存中获取查找成功的访问请求的数据，以及从数据预处理单元获取查找失败的访问请求的数据，并返回给数据后处理单元。数据后处理单元将数据所在的队列还原为与原始的请求队列对应的形式，向外输出。

其中，缓存中存在四个用于信息传递的队列。分别是连接请求预处理单元中地址唯一化与数据后处理单元中地址去唯一化，用于记录请求队列原本形式的第一队列；连接请求预处理单元中地址打包与数据后处理单元中地址解包，用于记录目标请求在挤位和分组前位于请求队列中的位置的第二队列；连接前端和后端，用于记录访问请求的查找结果的第三队列；用于记录查找结果为失败的访问请求在挤位发送给上级存储器前在上级队列中的原始位置的第四队列。四个队列的具体作用与应用情况已在本说明书提供的数据访问方法中详细介绍，此处不再进行赘述。

以上是本公开提供的数据访问方法，基于同样的思路，本公开还提供了相应的数据访问装置，如图4所示。

图4为本公开提供的一种数据访问装置示意图，具体包括：

接收模块200，用于接收并行访问缓存的多个访问请求，并确定各访问请求所访问的数据的存储地址；

去重模块202，用于针对每个存储地址，确定用于访问该存储地址的访问请求，作为原始请求，对所述原始请求进行去重，将去重后剩余的原始请求作为目标请求；

处理模块204，用于处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据；

返回模块206，用于根据所述目标数据，确定各原始请求所需的数据并返回。

可选的，所述接收模块200，具体用于接收并行访问所述缓存的多个访问请求，并将所述访问请求保存在请求队列中；

所述返回模块206，具体用于确定各原始请求所述的数据，并根据所述请求队列中各原始请求所在的位置返回所述数据。

可选的，所述去重模块202，具体用于在所述原始请求中选择一个原始请求，确定为该存储地址的目标请求；将所述请求队列中除所述目标请求之外的其它原始请求置空。

可选的，所述装置还包括记录模块208，具体用于针对除所述目标请求外的每个原始请求，确定该原始请求在所述请求队列中的位置与所述目标请求在所述请求队列中的位置之间存在对应关系，并将所述对应关系记录在第一队列中；

所述返回模块206，具体用于根据所述第一队列中记录的所述对应关系，确定各原始请求所需的数据并返回。

可选的，所述装置还包括挤位模块210，具体用于对所述请求队列中的各目标请求进行挤位，并将各目标请求在挤位之前位于所述请求队列中的原始位置记录在第二队列中；根据所述缓存能够并行处理的访问请求的数量，对所述请求队列中的各访问请求进行分组，其中，各分组中的访问请求在所述请求队列中位置连续；

所述处理模块204，具体用于针对每个分组，当该分组中的访问请求中包含至少一个目标请求时，对该分组中的目标请求进行处理；否则，忽略该分组的访问请求；

所述返回模块206，具体用于根据所述目标数据以及所述第二队列，确定各目标请求所需的数据；根据所述各目标请求所需的数据，确定各原始请求所需的数据并返回。

可选的，所述处理模块204，具体用于在所述缓存中查找所述该存储地址中存储的数据，确定查找结果，并将所述查找结果记录在第三队列中；根据所述第三队列中记录的所述查找结果，确定该存储地址中存储的数据，作为目标数据。

可选的，所述处理模块204，具体用于当所述查找结果为成功时，将查找到的数据确定为目标数据；当所述查找结果为失败时，将所述目标请求发送给上级存储器，并根据所述上级存储器返回的数据确定目标数据。

可选的，所述处理模块204，具体用于将各目标请求保存在上级队列中，并将所述上级队列中查找结果为成功的目标请求置空；对所述上级队列中查找结果为失败的目标请求进行挤位，并将所述查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置记录在第四队列中；将所述上级队列发送给上级存储器；

所述返回模块206，具体用于根据所述第四队列中记录的所述查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置以及所述上级存储器返回的数据，确定各查询结果为失败的目标请求的目标数据。

本公开还提供了一种计算机可读存储介质，该存储介质存储有计算机程序，计算机程序可用于执行上述图1提供的数据访问方法。

本公开还提供了图5所示的电子设备的示意结构图。如图5所述，在硬件层面，该电子设备包括处理器、内部总线、网络接口、内存以及非易失性存储器，当然还可能包括其他业务所需要的硬件。处理器从非易失性存储器中读取对应的计算机程序到内存中然后运行，以实现上述图1所述的数据访问方法。当然，除了软件实现方式之外，本公开并不排除其他实现方式，比如逻辑器件抑或软硬件结合的方式等等，也就是说以下处理流程的执行主体并不限定于各个逻辑单元，也可以是硬件或逻辑器件。

在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进（例如，对二极管、晶体管、开关等电路结构的改进）还是软件上的改进（对于方法流程的改进）。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件（Programmable Logic Device, PLD）（例如现场可编程门阵列（Field Programmable GateArray，FPGA））就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器（logic compiler）”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言（Hardware Description Language，HDL），而HDL也并非仅有一种，而是有许多种，如ABEL（Advanced Boolean Expression Language）、AHDL（Altera Hardware DescriptionLanguage）、Confluence、CUPL（Cornell University Programming Language）、HDCal、JHDL（Java Hardware Description Language）、Lava、Lola、MyHDL、PALASM、RHDL（RubyHardware Description Language）等，目前最普遍使用的是VHDL（Very-High-SpeedIntegrated Circuit Hardware Description Language）与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。

控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该（微）处理器执行的计算机可读程序代码（例如软件或固件）的计算机可读介质、逻辑门、开关、专用集成电路（Application Specific Integrated Circuit，ASIC）、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20 以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本公开时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本公开的实施例可提供为方法、系统、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本公开是参照根据本公开实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。

内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本公开的实施例可提供为方法、系统或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本公开可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本公开，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

本公开中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本公开的实施例而已，并不用于限制本公开。对于本领域技术人员来说，本公开可以有各种更改和变化。凡在本公开的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本公开的权利要求范围之内。

Claims (10)

1.一种数据访问方法，其特征在于，所述方法应用于缓存，所述方法包括：

接收并行访问所述缓存的多个访问请求，并将所述访问请求保存在请求队列中，并确定各访问请求所访问的数据的存储地址；

针对每个存储地址，确定用于访问该存储地址的访问请求，作为原始请求，在所述原始请求中选择一个原始请求，确定为该存储地址的目标请求，将所述请求队列中除所述目标请求之外的其它原始请求置空；对所述请求队列中的各目标请求进行挤位，并将各目标请求在挤位之前位于所述请求队列中的原始位置记录在第二队列中；根据所述缓存能够并行处理的访问请求的数量，对所述请求队列中的各访问请求进行分组，根据分组中包含的目标请求，基于分组处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据；其中，各分组中的访问请求在所述请求队列中位置连续；

根据所述目标数据，确定各原始请求所需的数据并返回。

2.如权利要求1所述的方法，其特征在于：

确定各原始请求所需的数据并返回，具体包括：

确定各原始请求所需的数据，并根据所述请求队列中各原始请求所在的位置返回所述数据。

3.如权利要求2所述的方法，其特征在于，在处理所述目标请求之前，所述方法还包括：

针对除所述目标请求外的每个原始请求，确定该原始请求在所述请求队列中的位置与所述目标请求在所述请求队列中的位置之间存在对应关系，并将所述对应关系记录在第一队列中；

确定各原始请求所需的数据并返回，具体包括：

根据所述第一队列中记录的所述对应关系，确定各原始请求所需的数据并返回。

4.如权利要求1所述的方法，其特征在于，在处理所述目标请求之前，所述方法还包括：

处理所述目标请求，具体包括：

针对每个分组，当该分组中的访问请求中包含至少一个目标请求时，对该分组中的目标请求进行处理；

否则，忽略该分组的访问请求；

根据所述目标数据，确定各原始请求所需的数据并返回，具体包括：

根据所述目标数据以及所述第二队列，确定各目标请求所需的数据；

根据所述各目标请求所需的数据，确定各原始请求所需的数据并返回。

5.如权利要求1所述的方法，其特征在于，处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据，具体包括：

在所述缓存中查找所述该存储地址中存储的数据，确定查找结果，并将所述查找结果记录在第三队列中；

根据所述第三队列中记录的所述查找结果，确定该存储地址中存储的数据，作为目标数据。

6.如权利要求5所述的方法，其特征在于，根据所述第三队列中记录的所述查找结果，确定该存储地址中存储的数据，作为目标数据，具体包括：

当所述查找结果为成功时，将查找到的数据确定为目标数据；

当所述查找结果为失败时，将所述目标请求发送给上级存储器，并根据所述上级存储器返回的数据确定目标数据。

7.如权利要求6所述的方法，其特征在于，将所述目标请求发送给上级存储器，具体包括：

将各目标请求保存在上级队列中，并将所述上级队列中查找结果为成功的目标请求置空；

对所述上级队列中查找结果为失败的目标请求进行挤位，并将所述查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置记录在第四队列中；

将所述上级队列发送给上级存储器；

根据所述上级存储器返回的数据确定目标数据，具体包括：

根据所述第四队列中记录的所述查找结果为失败的目标请求在挤位之前位于所述上级队列中的位置以及所述上级存储器返回的数据，确定各查询结果为失败的目标请求的目标数据。

8.一种数据访问装置，其特征在于，包括：

接收模块，用于接收并行访问缓存的多个访问请求，并将所述访问请求保存在请求队列中，并确定各访问请求所访问的数据的存储地址；

去重模块，用于针对每个存储地址，确定用于访问该存储地址的访问请求，作为原始请求，在所述原始请求中选择一个原始请求，确定为该存储地址的目标请求，将所述请求队列中除所述目标请求之外的其它原始请求置空；

处理模块，用于对所述请求队列中的各目标请求进行挤位，并将各目标请求在挤位之前位于所述请求队列中的原始位置记录在第二队列中；根据所述缓存能够并行处理的访问请求的数量，对所述请求队列中的各访问请求进行分组，根据分组中包含的目标请求，基于分组处理所述目标请求，以得到该存储地址中存储的数据，作为目标数据；其中，各分组中的访问请求在所述请求队列中位置连续；

返回模块，用于根据所述目标数据，确定各原始请求所需的数据并返回。

9.一种计算机可读存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述权利要求1~7任一项所述的方法。

10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现上述权利要求1~7任一项所述的方法。