KR100215694B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100215694B1
KR100215694B1 KR1019950069526A KR19950069526A KR100215694B1 KR 100215694 B1 KR100215694 B1 KR 100215694B1 KR 1019950069526 A KR1019950069526 A KR 1019950069526A KR 19950069526 A KR19950069526 A KR 19950069526A KR 100215694 B1 KR100215694 B1 KR 100215694B1
Authority
KR
South Korea
Prior art keywords
metal wiring
semiconductor device
manufacturing
forming
insulating film
Prior art date
Application number
KR1019950069526A
Other languages
English (en)
Other versions
KR970053578A (ko
Inventor
허은미
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950069526A priority Critical patent/KR100215694B1/ko
Publication of KR970053578A publication Critical patent/KR970053578A/ko
Application granted granted Critical
Publication of KR100215694B1 publication Critical patent/KR100215694B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것이다. 개시된 본 발명은, 반도체 기판 상에 Cu가 첨가된 금속 배선을 형성하는 단계와, 상기 금속 배선 상부에 절연막을 형성하는 단계와, 상기 절연막의 상부에 소정의 감광막 패턴을 형성한 후 이의 형태로 절연막을 식각하여 상기 금속 배선의 소정 부분을 노출시키는 단계를 포함하는 반도체 소자의 제조 방법에 있어서, 상기 금속 배선을 노출시키기 위한 식각에 이어, 상기 금속 배선표면이 소정 두께만큼 제거되도록 과도 식각하는 것을 특징으로 한다.

Description

반도체 소자의 제조 방법
제 1 도 (a) 내지 (c)는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 도면이다.
도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 12 : 하층 금속 배선
14 : 절연막 16 : 감광막 패턴
18 : Cu가 집중적으로 모여지는 부분
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 금속 배선 형성시 금속은 알루미늄의 일렉트로마이그레이션(electromigration) 현상을 방지하기 위하여 알루미늄 금속에 Cu를 약 0.5% 정도를 함유한다. 이러한 Al+Cu가 반도체 기관 상에 증착되어 하층 금속 배선을 형성한 후, 금속 배선의 상부에는 절연막이 형성된다.
그런 다음, 그 절연막의 상부에 소정의 감광막 패턴이 형성되고 이의 형태로 식각이 실시되어 금속 배선의 상부 표면이 노출된다. 노출된 금속배선의 상부에는 일반적으로 동종 또는 이종의 금속이 증착됨으로써 다층금속 배선 구조를 이루게 된다.
그러나, 첨가된 구리는 하층 금속 배선의 표면과 자유 공간의 계면에 주로 존재하게 되고 공기중의 산소와 반응하거나 Al과 반응하여 구리 화합물을 형성함으로써 하층 금속 배선의 상부에 이종 또는 동종의 금속이 증착되는때 하층 금속 배선과 이것의 상부에 증착되는 금속과의 결합력을 약화시키는 요인이 되고 있다. 따라서, 소자의 신뢰도가 감소한다는 문제점이 있었다.
따라서, 본 발명의 목적은 상기의 문제점을 극복하기 위하여 안출된 것으로, Cu가 함유된 하층 금속 배선과 이것의 상부에 증착되는 금속과의 결합력을 향상시킴으로써, 소자의 신뢰도를 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하는 데에 있다.
상기의 본 발명의 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 Cu가 첨가된 금속 배선을 형성하는 단계와, 상기 금속 배선 상부에 절연막을 형성하는 단계와, 상기 절연막의 상부에 소정의 감광막 패턴을 형성한 후 이의 형태로 절연막을 식각하여 상기 금속 배선의 소정 부분을 노출시키는 단계를 포함하는 반도체 소자의 제조 방법에 있어서, 상기 금속 배선을 노출시키기 위한 식각에 이어, 상기 금속 배선 표면이 소정 두께만큼 제거되도록 과도 식각하는 것을 특징으로 한다.
본 발명의 상기의 반도체 소자의 제조 방법에 있어서, 상기 금속 배선의 과도 식각 되는 두께는 100∼300Å 인 것이 바람직하다.
본 발명에 의하면, Cu화합물이 집중적으로 모여 있는 하층 금속 배선의 상부 부분을 소정 두께 만큼 식각하여 제거함으로써, 하층 금속 배선과 이것의 상부에 증착되는 금속과의 결합력을 향상시킬 수 있다. 따라서, 소자의 신뢰도가 향상된다.
이하, 본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명한다.
제 1 도 (a) 내지 (c)는 본 발명의 바람직한 실시예에 따른 반도체소자의 제조 방법을 설명하기 위한 도면이다.
우선, 제 1 도 (a)에서 도시된 바와 같이, 반도체 기판(10)의 상부에 형성된 알루미늄(Al)과 구리(Cu)로 이루어진 하층 금속 배선(12)의 상부에 절연막(14)을 형성한다.
그런다음, 절연막(14)의 상부에 소정의 감광막 패턴(l6)을 형성한다. 그리고 나서, 상기 감광막 패턴(16)의 형태로 식각을 실시하여 제 1 도 (b)에서 도시된 바와 같이, 하층 금속 배선(12)의 표면이 노출되도록 한다. 이어, 하층 금속 배선(12)의 상부 표면이 바람직하게 100∼300Å정도가 제거되도록 과도 식각을 실시한다. 여기서, 상기 금속 배선(12)의 상부 표면에는 결합력을 저하시키는 Cu가 집중적으로 모여 있기 때문에, 이를 제거하면 후속의 금속 배선시, 금속간 결합력을 향상시킬 수 있다.
여기서, 상기 노출된 금속 배선(12)의 표면을 과도 식각하는 방법은 공지된 바와 같이, 콘택홀을 식각하고나서, 그식각 가스 분위기에 소정 시간동안 즉, 원하는 두께만큼 금속 배선(12)이 제거될 수 있도록 방치시키어, 금속 배선(12) 상부 부분을 제거한다.
그리고나서, 감광막 패턴(16)을 제거한 후 노출된 금속 배선(12)의 표면부분에는 동종 또는 이종의 금속이 높은 결합력으로 증착될 수 있다.
이상에서와 같이, 본 실시예에 의하면, Cu화합물이 집중적으로 모여 있는 금속 배선의 상부 부분을 소정 두께만큼 과도 식각하여 제거함으로써, 금속 배선과 이것의 상부에 증착되는 금속과의 결합력을 높일 수 있다.
또한, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (2)

  1. 반도체 기판 상에 Cu가 첨가된 금속 배선을 형성하는 단계; 상기 금속 배선 상부에 절연막을 형성하는 단계; 상기 절연막의 상부에 소정의 감광막 패턴을 형성한 후 이의 형태로 절연막을 식각하여 상기 금속 배선의 소정 부분을 노출시키는 단계를 포함하는 반도체 소자의 제조 방법에 있어서, 상기 금속 배선을 노출시키기 위한 식각에 이어, 상기 금속 배선 표면이 소정 두께만큼 제거되도록 과도 식각하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 금속 배선의 과도 식각 되는 두께는 100∼300Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1019950069526A 1995-12-30 1995-12-30 반도체 소자의 제조방법 KR100215694B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069526A KR100215694B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069526A KR100215694B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970053578A KR970053578A (ko) 1997-07-31
KR100215694B1 true KR100215694B1 (ko) 1999-08-16

Family

ID=19448502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069526A KR100215694B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100215694B1 (ko)

Also Published As

Publication number Publication date
KR970053578A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5244833A (en) Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
US5010389A (en) Integrated circuit substrate with contacts thereon for a packaging structure
CN1275324C (zh) 半导体器件及其制造方法
JPH04155835A (ja) 集積回路装置の製造方法
KR100617993B1 (ko) 전자 구성 요소의 제조 방법
US20010011777A1 (en) Semiconductor device using a BGA package and method of producing the same
US6787467B2 (en) Method of forming embedded copper interconnections and embedded copper interconnection structure
KR970067702A (ko) 반도체 장치 및 그 제조 방법
US6541845B2 (en) Components with releasable leads and methods of making releasable leads
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
JPS61212042A (ja) 半導体素子製造方法
KR100215694B1 (ko) 반도체 소자의 제조방법
KR940003566B1 (ko) 반도체 장치의 다층배선의 형성방법
US7276439B2 (en) Method for forming contact hole for dual damascene interconnection in semiconductor device
JP2007115853A (ja) 半導体装置及びその製造方法
EP0647966A1 (en) Semiconductor device with wiring pattern and method for manufacturing same
JPH08204312A (ja) チップオンボード基板の製造方法
KR20030002942A (ko) 반도체 소자의 금속 배선 형성 방법
KR100460803B1 (ko) 반도체소자제조방법
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
KR100390832B1 (ko) 반도체소자제조공정에서의폴리머제거방법
JPS59172744A (ja) 半導体装置の製造方法
JPS5989437A (ja) 半導体装置の製造方法
KR19980021548A (ko) 반도체장치의 콘택호 형성방법
KR20000018723A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee