KR100214280B1 - 누설 전류 감소형 반도체 회로 - Google Patents

누설 전류 감소형 반도체 회로 Download PDF

Info

Publication number
KR100214280B1
KR100214280B1 KR1019960052249A KR19960052249A KR100214280B1 KR 100214280 B1 KR100214280 B1 KR 100214280B1 KR 1019960052249 A KR1019960052249 A KR 1019960052249A KR 19960052249 A KR19960052249 A KR 19960052249A KR 100214280 B1 KR100214280 B1 KR 100214280B1
Authority
KR
South Korea
Prior art keywords
mos transistor
voltage
source terminal
leakage current
semiconductor circuit
Prior art date
Application number
KR1019960052249A
Other languages
English (en)
Other versions
KR19980034253A (ko
Inventor
김무석
김영희
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960052249A priority Critical patent/KR100214280B1/ko
Publication of KR19980034253A publication Critical patent/KR19980034253A/ko
Application granted granted Critical
Publication of KR100214280B1 publication Critical patent/KR100214280B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 회로 동작시 액티브 되지 않고 스탠바이 상태에 있는 블럭이나, 혹은 액티브된 블럭 내에 있으나 동작되지 않는 회로에 대해 각 모스 트랜지스터의 소스단에 인가되는 전압을 가변적으로 변화시키는 누설 전류 감소형 반도체 회로에 관한 것으로, 소스단 전압의 가변 인가를 통해 누설 전류를 제거하는 잇점이 있으며, 또한 액티브된 블럭내에서도 누설 전류를 최소화 시켜 동작 전압 VCC를 다운시키는 효과가 있다.

Description

누설 전류 감소형 반도체 회로
본 발명은 누설 전류 감소형 반도체 회로에 관한 것으로 반도체 회로 동작시 액티브 되지 않고 스탠바이 상태에 있는 블럭이나, 혹은 액티브된 블럭 내에 있으나 사용치 않는 회로에 대해 모스 트랜지스터의 소스단에 인가되는 전압을 가변적으로 변화시켜 특히 서브 스레시홀드 누설전류를 제거시키는 누설 전류 감소형 반도체 회로에 관한 것이다.
최근 반도체 메모리의 생산추세를 살펴보면, 비트 밀도는 빠른 속도로 증가하면서 디바이스의 크기는 소형화 되고 있는 상황이며, 디바이스의 소형화에 따라 디바이스에 전압을 제공하는 서플라이의 전압 레벨 또한 낮아지고 있는 추세이다.
그런데 상기처럼 다비이스에 제공하는 전압 레벨이 로우 레벨로 낮아짐에 따라 이 로우 전압을 고려한 로우 스레시 홀드 전압을 갖음과 동시에 비트 밀도가 증가하면서 발생하는 문제가 있는 바, 이는 누설 전류에 관한 것이다.
이 누설 전류는 보편적으로 디-램에서 사용되는 1 트랜지스터와 1 캐패시터(1 Transistor 1 Capacitor : 1T1C) 셀에서 상기 캐패시터에 저장된 전하가 누설되는 전류로서, 이 누설전류의 경로를 보면 크게 저장노드의 접합 누설전류(Junction Leakage Current)와, 트랜지스터의 서브 스레시홀드 영역에서의 누설전류(Subthreshold Leakage Current)로 나눌 수 있는 바, 반도체 칩이 상기에서도 언급한 바와 같이 고 집적화 됨에 따라 소자의 크기가 작아지고, 이에 따른 짧은 채널효과(Short Channel Effect) 때문에 특히 디-램 메모리 셀에서의 서브 스레시홀드 영역에서의 누설이 대부분의 누설요인이 되고 있다.
상기처럼 누설 전류가 발생하는 직접적인 원인을 보면, 종래에는 스텐바이상태의 블럭에 속하는 P-모스 트랜지스터와, N-모스트랜지스터 및 C-모스트랜지스터의 각 소스단을 제1도에 도시된 바와 같이 각각 '전압VCC'와 '전압VSS'로 고정시켜 놓음으로써 상기 서브 스레시홀드 누설 전류가 항상 존재하였었다.
이 때 상기 C- 모스 트랜지스터는 입력단이 '하이' 값이던지 '로우' 값이던지 상관없이 P-모스 트랜지스터의 소스단은 항상 'VCC'로 고정되어 있고, N-모스 트랜지스터의 소스단은 'VSS'로 고정되어 있다.
제1도는 일반적인 모스 트랜지스터에 인가되는 전압 상태를 나타내는 도면.
제2도는 본 발명에 의해 모스 트랜지스터의 소스단 전압이 가변된 상태를 나타내는 도면.
제3도는 본 발명을 반도체 회로의 블럭에 적용한 상태를 나타내는 도면.
제4도는 본 발명의 다른 실시예를 반도체 회로의 블럭에 적용한 상태를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 전압 가변 제어부
본 발명은 상기에 기술한 바와 같은 종래의 문제점을 해결하기 위해, 반도체 회로 동작시 액티브 되지 않은 블럭(X-디코더, Y-디코더, HOLE 등등)에서 출력을 '하이'로 드라이브 하는 인버터 내의 N-모스 트랜지스터의 소스단을 '전압 VCC'로 가변하고, '로우'를 드라이브 하는 인버터 내의 P- 모스 트랜지스터의 소스단을 '전압VSS'로 가변하여 오프 상태에 있는 로직에서 누설 전류를 제거하도록 하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 본 발명에서는 램 내의 회로 중 특정 모드에 따라 블럭단위로 동작하는 반도체 회로에서 액티브된 블럭과, 액티브 되지 않은 블럭(non-active)을 구분하여 상기 액티브 되지 않은 블럭은 블럭 셀렉터 신호를 통해 모스 트랜지스터의 소스단 전압을 가변시키고, 액티브된 블럭 내에서 동작되고 있지 않는 회로 부분에 대해서는 라스(RAS) 신호를 통해 모스 트랜지스터의 소스단 전압을 가변시키도록 하는 것이다.
상기와 같이 동작되는 본 발명의 누설 전류 감소형 반도체 회로는 반도체 회로의 각 모스 트랜지스터의 소스단에 연결하며, 상기 연결된 반도체 회로의 동작 여부에 따라 턴-오프된 모스 트랜지스터의 소스단 전압을 가변시키는 전압 가변 제어부와: 상기 전압 가변 제어부에서 출력되는 신호를 반전시켜 상기 턴-오프된 모스 트랜지스터의 소스단에 인가하는 다수개의 인버터를 포합하는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제2도는 본 발명에서 제시하는 방식에 의해 반도체 회로에서 스탠바이 상태에 있는 각 모스 트랜지스터들의 소스단에 인가되는 전압을 가변시킨 상태를 나타내는 회로도로, 소스단에 전압 'VCC'가 제공되던 P-모스 트랜지스터는 전압 'VSS'로 가변시키고, 소스단에 전압 'VSS'가 제공되던 N-모스 트랜지스터는 전압 'VCC'로 각각 가변시켜 소스단과 드레인단 전압 레벨이 동일 레벨이 되도록 하므로써 전류 누설을 차단한다.
한편, P-모스 트랜지스터와 N-모스 트랜지스터로 이루어진 C- 모스 트랜지스터는 게이트 단의 입력에 상관없이 항상 P-모스 트랜지스터의 소스단은 전압 'VCC'를 인가받고, N- 모스 트랜지스터의 소스단은 전압 'VSS'를 인가받게 고정되어 있으므로, 회로 동작시 어느쪽이 액티브 되지 않은 쪽인가를 판단하여 이쪽의 소스단을 가변시키면 된다.
즉, 입력단에 '로우'값이 입력되어 P-모스 트랜지스터가 액티브 되었을 경우에는 N- 모스 트랜지스터의 소스단을 전압 'VCC'로 가변시키고, 반대로 입력단에 '하이'값이 입력되어 N- 모스 트랜지스터가 액티브되었을 경우에는 P- 모스 트랜지스터의 소스단을 전압 'VSS'로 가변시킨다.
제3도는 특정 모드에 따라 블럭 단위로 동작하는 반도체 회로에서 스탠바이 상태에 있는 블럭 내의 각 모스 트랜지스터들의 소스단에 인가되는 전압을 가변시킨 상태를 나타내는 회로도로, 인버터를 이루는 각 모스 트랜지스터 중 턴-오프된 모스 트랜지스터의 소스단을 가변시킬 수 있도록 소스단 인가 전압을 가변시키는 블럭 셀렉트 신호(BLKSEL)를 출력하는 전압 가변 제어부(10)와: 상기 전압 가변 제어부(10)에서 출력된 신호를 반전시키는 다수개의 인버터(INV1~INV3): 및 상기 전압 가변 제어부(10)에서 출력되는 신호에 따라 각 소스단에 인가되는 전압이 가변되는 인버터(11~14) 기능의 다수개의 모스 트랜지스터(P-모스, N-모스)를 포함한다.
상기와 같이 구현된 반도체 회로에서 전압 가변 제어부(10)의 동작을 살펴보면, 상기 전압 가변 제어부(10)에서는 자신과 연결된 블럭이 정상적인 노말 상태로 동작할 경우에는 '하이' 상태의 블럭 셀렉트 신호(BLKSEL)를 출력하고, 반대로 블럭이 난-액티브 상태 및 스탠바이 상태일 경우에는 '로우'상태의 블럭 셀렉트 신호(BLKSEL)를 출력한다.
즉, 도면에서 게이트 단에 '로우'값이 인가된 인버터(11,13)인 C-모스 트랜지스터에서 턴-오프된 각 N-보모스 트랜지스터의 소스단은 '로우'상태로 출력된 블럭 셀렉트 신호(BLKSEL) 상태에 따라 전압 'VCC'로(인버터(INV3)를 통해 '하이'값으로 반전됨)가변되고, 반대로 게이트 단에 '하이'값이 인가된 인버터(12,14)인 C-모스 트랜지스터에서 턴-오프된 각 P-모스 트랜지스터의 소스단은 '로우'상태로 출력된 블럭 셀렉트 신호(BLKSEL) 상태에 따라 전압 'VSS'로(인버터(INV1,INV2)를 거친 신호임) 가변된다.
한편, 상기와 같이 동작되지 않은 모스 트랜지스터의 소스 전압을 가변시켜 누설 전류를 제거한 상태에서 다시 노말 상태로 동작할 경우에는 전압 가변 제어부(10)에서 '하이'상태의 블럭 셀렉트 신호(BLKSEL)를 출력하면 된다.
제4도는 상기와 동일한 원리로 액티브된 블럭 내에서 사용되지 않는 회로에 대해 전압을 가변시킨 상태를 나타내는 회로도로, 인버터를 이루는 각 모스 트랜지스터 중 턴-오프된 모스 트랜지스터의 소스단을 가변시킬 수 있도록 소스단 인가 전압을 가변시키는 라스 신호(RAS)를 출력하는 전압 가변 제어부(20)와: 상기 전압 가변 제어부(20)에서 출력된 신호를 반전시키는 다수개의 인버터(INV4~INV6): 및 상기 전압 가변 제어부(20)에서 출력되는 신호에 따라 각 소스단에 인가되는 전압이 가변되는 인버터 (21~24)기능의 다수개의 모스 트랜지스터(P-모스, N-모스)를 포함한다.
상기 전압 가변 제어부(20)는 상기 전압 가변 제어부(10)와 동일한 역할을 하는 부로, 액티브된 블럭내에서 동작하지 않고 있는 모스 트랜지스터에서 흐르는 누설 전류를 제거하기 위해 '로우' 상태의 라스 신호(RAS)를 출력하여, 인버터(21,23)의 N-모스 트랜지스터 소스단을 전압 VCC로 가변시키고, 인버터(22,24)의 P-모스 트랜지스터 소스단을 전압 'VSS'로 가변시킨다.
한편, 상기와 같이 동작되지 않은 모스 트랜지스터의 소스 전압을 가변시켜 누설 전류를 제거한 상태에서 다시 노말 상태로 동작할 경우에는 전압 가변 제어부(20)에서 '하이'상태의 라스(RAS) 신호를 출력하면 된다.
이와 같이 동작되는 본 발명은 물론 각 인버터(11~14)의 소스 노드 전압을 변경시키기 위해 차지/디스차지 전류가 소모되나 액티브 되는 블럭의 로직만 변경할 뿐 회로적으로 보았을때 오프 상태에 있는 모스 트랜지스터는 여전히 오프 상태에 있으므로 졍선 캐패시턴스와 게이트-소스 오버랩 캐패시스턴스 밖에 없으므로 큰 문제가 되지 않는다.
또한 액티브 상태에서도 액티브되는 블럭의 로직에서만 오프-스테이트 누설 전류(off-state ieakage current)가 흐르므로 액티브 동안 파워 소모도 줄일 뿐만 아니라, 로우 스래시 홀드 전압을 갖는 디바이스를 사용하여도 스탠바이 및 액티브 전류가 문제없으므로 로우 전압 실행도 가능하다.
이상에서 상세히 설명한 바와 같이 본 발명은 액티브 되지 않은 회로에서 발생되는 누설전류를 제거하기 위해 턴-오프된 트랜지스터의 소스단에 인가되는 전압을 가변시키므로써, 누설 전류를 제거하는 잇점이 있으며, 또한 액티브된 블럭내에서도 누설 전류를 최소화 시켜 동작 전압 VCC를 다운시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 반도체 회로의 각 모스 트랜지스터의 소스단에 연결하며, 상기 연결된 반도체 회로의 동작 여부에 따라 턴-오프된 모스 트랜지스터의 소스단 전압을 가변시키는 전압 가변 제어부와; 상기 전압 가변 제어부에서 출력되는 신호를 반전시켜 상기 턴-오프된 모스 트랜지스터의 소스단에 인가하는 다수개의 인버터를 포함하는 것을 특징으로 하는 누설 전류 감소형 반도체 회로.
  2. 제1항에 있어서, 상기 전압 가변 제어부는 반도체 회로가 특정 모드에 따라 동작하는 블럭 단위 동작일 경우, 블럭 셀렉트 신호(BLKSEL)를 통해 동작되지 않고 있는 상태의 블럭을 판별한 후 상기 동작하지 않는 블럭내에 있는 모스 트랜지스터의 소스단 전압을 가변시켜 누설 전류를 제거하는 것을 특징으로 하는 누설 전류 감소형 반도체 회로.
  3. 제2항에 있어서, 상기 소스단 전압의 가변 제어는 블럭 셀렉트 신호를 비반전시킨 신호를 이용해, 턴-오프된 P- 모스 트랜지스터의 소스단 전압을 드레인단 전압 레벨과 동일한 레벨로 가변시키고; 블럭 셀렉트 신호를 반전 시킨 신호를 이용해, 턴-오프된 N-모스 트랜지스터의 소스단 전압을 드레인단 전압 레벨과 동일한 레벨로 가변시키는 것을 특징으로 하는 누설 전류 감소형 반도체회로.
  4. 제1항에 있어서, 상기 전압 가변 제어부는 반도체 회로에서 동작 중인 블럭 내의 모스 트랜지스터 제어일 경우, 라스 신호(RAS)를 통해 동작되지 않고 있는 상태의 모스 트랜지스터를 판별한 후, 상기 동작하지 않는 모스 트랜지스터의 소스단 전압을 가변시켜 누설 전류를 제거하는 것을 특징으로 하는 누설 전류 감소형 반도체 회로.
  5. 제4항에 있어서. 상기 소스단 전압의 가변 제어는 라스 신호를 비반전시킨 신호를 이용해, 턴-오프된 P-모스 트랜지스터의 소스단 전압을 드레인단 전압 레벨과 동일한 레벨로 가변시키고; 라스 신호를 반전 시킨 신호를 이용해, 턴-오프된 N-모스 트랜지스터의 소스단 전압을 드레인단 전압 레벨과 동일한 레벨로 가변시키는 것을 특징으로 하는 누설 전류 감소형 반도체 회로.
KR1019960052249A 1996-11-06 1996-11-06 누설 전류 감소형 반도체 회로 KR100214280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960052249A KR100214280B1 (ko) 1996-11-06 1996-11-06 누설 전류 감소형 반도체 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052249A KR100214280B1 (ko) 1996-11-06 1996-11-06 누설 전류 감소형 반도체 회로

Publications (2)

Publication Number Publication Date
KR19980034253A KR19980034253A (ko) 1998-08-05
KR100214280B1 true KR100214280B1 (ko) 1999-08-02

Family

ID=19480922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052249A KR100214280B1 (ko) 1996-11-06 1996-11-06 누설 전류 감소형 반도체 회로

Country Status (1)

Country Link
KR (1) KR100214280B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4439031B2 (ja) * 1999-04-15 2010-03-24 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
KR19980034253A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
USRE34797E (en) Semiconductor memory device having a back-bias voltage generator
US7215136B2 (en) Semiconductor integrated circuits with power reduction mechanism
US5408144A (en) Semiconductor integrated circuits with power reduction mechanism
US5656946A (en) Mode-selectable voltage driving circuit for use in semiconductor memory device
KR0158485B1 (ko) 본딩옵션용 워드라인전압 승압회로
JP2003132683A (ja) 半導体装置
US6225852B1 (en) Use of biased high threshold voltage transistor to eliminate standby current in low voltage integrated circuits
KR100631953B1 (ko) 메모리 장치
US5682105A (en) Bonding option circuit having no pass-through current
KR0142963B1 (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
US6532178B2 (en) Reducing level shifter standby power consumption
US5744997A (en) Substrate bias voltage controlling circuit in semiconductor memory device
KR100234389B1 (ko) 전압 검출 회로
KR100582380B1 (ko) 동작모드에 따라 선별적으로 파워를 공급하는 파워공급장치
KR100214280B1 (ko) 누설 전류 감소형 반도체 회로
KR20070101243A (ko) 고속 및 저전력 에스램 매크로 구조 및 방법
KR100364424B1 (ko) 낮은 서브-스레숄드 누설전류를 갖는 로직게이트 회로
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
KR20000009108A (ko) 대기전류를 감소시킨 반도체 메모리용 고전원 발생장치
KR100357425B1 (ko) 반도체기억장치
KR0146168B1 (ko) 전위 펌핑 회로
KR0164796B1 (ko) 반도체 메모리장치의 벌크전압 인가회로 및 벌크전압 인가방법
JP2004259362A (ja) 半導体記憶装置
JP4031546B2 (ja) 半導体装置
KR970004415B1 (ko) 반도체 기억 소자의 워드 라인 드라이버 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee