KR100214147B1 - 다중 통신 프로세서의 구현 장치 - Google Patents
다중 통신 프로세서의 구현 장치 Download PDFInfo
- Publication number
- KR100214147B1 KR100214147B1 KR1019960081248A KR19960081248A KR100214147B1 KR 100214147 B1 KR100214147 B1 KR 100214147B1 KR 1019960081248 A KR1019960081248 A KR 1019960081248A KR 19960081248 A KR19960081248 A KR 19960081248A KR 100214147 B1 KR100214147 B1 KR 100214147B1
- Authority
- KR
- South Korea
- Prior art keywords
- communication
- data
- processor
- unit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims abstract description 75
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/106—Microcomputer; Microprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
- Telephonic Communication Services (AREA)
Abstract
본 발명은 전전자 교환기에서 상위 프로세서의 데이터를 수신하는 하나의 하위 프로세서의 다중 통신 프로세서의 구현에 있어서, 상기 하나의 하위 프로세서는 상기 상위 프로세서에서 데이터를 수신하는 통신 정합부와, 상기 통신 정합부에서 데이터를 수신하고 통신 제어하며 메모리부로 전송하는 제어부와, 상기 제어부의 통신 제어에 따라 저장한 후 아비터부로 전송하는 메모리부와 상기 메모리부에 저장된 데이터를 기약속되어져 있는 통신 프로세서가 메모리를 읽고 쓸것인지를 결정하여 필요로 하는 통신 프로세서에게 데이터를 전송하는 아비터부와, 상기 아비터부에서 데이터 전송이 완료되면 상기 통신 프로세서가 갖고 있는 데이터를 다수의 가입자에게 전송하는 다수의 통신 프로세서를 구비하는 것으로 많은 수의 통신 채널을 확보할 수 있으며, 메모리, 제어부, 통신 정합부 등을 공유함으로써 효율적으로 이용할 수 있는 효과가 있다.
Description
본 발명은 전전자 교환기의 다중 통신 프로세서의 구현에 관한 것으로, 특히 한 개의 하위 프로세서와 다수의 가입자간의 다중 통신 프로세서를 구현하므로 많은 수의 통신채널을 확보할 수 있는 다중 통신 프로세서의 방법에 관한 것이다.
도1은 전전자 교환기의 다중 통신 프로세서의 시스템 블록 구성도로써 상위 프로세서(10)와 하위 프로세서(20a∼20n) 및 다수의 가입자(30a∼30n)로 구성된다.
상위 프로세서(10)는 서로 다른 프로세서간 통신 기능을 위해 호 처리, 번호번역, 교환제어, 다중주파수 신호처리, 시스템 유지보수를 수행하고, 신호 장치 및 스위치 제어를 위해 L-버스(12) 회로를 통하여 데이터를 하위 프로세서(20a∼20n)에게 전송된다.
상위 프로세서(10)로부터 데이터를 전송받는 하위 프로세서(20a∼20n)는 각기 통신 접합부(22a∼22n)와, 제어부(24a∼24n)와, 메모리부(26a∼26n)와, 통신 프로세서(28a∼28n)로 구성된다. 하위 프로세서(20a∼20n)의 내부 블록으로 구성되어 있는 통신 접합부(22a∼22n)에는 상위 프로세서(10)와의 통신을 위한 L-버스(12) 정합회로가 포함되어 이를 통하여 상위 프로세서(10)로부터 데이터를 수신하여 제어부(24a∼24n)로 전송한다.
제어부(24a∼24n)는 수신한 데이터를 메모리부(26a∼26n)로 전송한다. 메모리부(26a∼26n)에 저장된 데이터는 통신 프로세서(28a∼28n)가 필요로 할 때 불러와서 가입자(30a∼30n)에게 전송한다.이와 같이, 통신 프로세서(28a∼28n)와 가입자(30a∼30n)간의 제공할 수 있는 통신채널의 수는 하위 프로세서(20a∼20n) 내부의 디바이스를 공유할 수 없으므로 다수의 통신 채널 확보가 어렵고, 일대일 채널로만 사용할 수 있는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로써, 전전자 교환기의 한 개의 하위 프로세서에서 다수의 통신 프로세서를 구현하므로 보다 많은 통신 채널을 확보하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 전전자 교환기에서 상위 프로세서의 데이터를 수신하는 하나의 하위 프로세서의 다중 통신 프로세서의 구현에 있어서, 상기 하나의 하위 프로세서는 상기 상위 프로세서에서 데이터를 수신하는 통신 정합부와, 상기 통신 정합부에서 데이터를 수신하고 통신 제어하며 메모리부로 전송하는 제어부와, 상기 제어부의 통신 제어에 따라 저장한 후 아비터부로 전송하는 메모리부와, 상기 메모리부에 저장된 데이터를 기약속되어져 있는 통신 프로세서가 메모리를 읽고 쓸것인지를 결정하여 필요로 하는 통신 프로세서에게 데이터를 전송하는 아비터부와, 상기 아비터부에서 데이터 전송이 완료되면 상기 통신 프로세서가 갖고 있는 데이터를 다수의 가입자에게 전송하는 다수의 통신 프로세서를 구비하는 것을 특징으로 한다.
제1도은 종래 기술의 다중 통신 프로세서의 시스템 블록 구성도.
제2도는 본 발명에 따른 다중 통신 프로세서의 시스템 블록 구성도.
제3도은 본 발명에 따른 다중 통신 프로세서의 구현을 위한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 상위 프로세서 20a∼20n : 하위 프로세서
22a∼22n : 통신 접합부 24a∼24n : 제어부
26a∼26n : 메모리부 28a∼28n : 통신 프로세서
30a∼30n : 가입자 100 : 상위 프로세서
150 : 하위 프로세서 152 : 통신 접합부
154 : 제어부 156 : 메모리부
158 : 아비터(Arbiter)부 160a∼160n : 통신 프로세서
200a∼200n : 가입자
본 발명의 상술한 목적 및 특징은 첨부된 도면을 참조하여 하기와 같이 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.
도2는 본 발명에 따른 다중 통신 프로세서의 시스템 블록 구성도로써, 상위 프로세서(100)와 하위 프로세서(150) 및 다수의 가입자(200a∼200n)로 구성된다.
상위 프로세서(100)는 서로 다른 프로세서간 통신 기능을 위해 호 처리, 번호번역, 교환제어, 다중주파수 신호처리, 시스템 유지보수를 수행하고, 신호 장치 및 스위치 제어를 위해 L-버스(120) 회로를 포함하며, 이 L-버스(120)를 통하여 데이터를 하위 프로세서(150)에게 전송한다.
하위 프로세서(150)는 통신 접합부(152)와, 제어부(154)와, 메모리부(156)와, 다수의 통신 프로세서(160a∼160n)로 구성된다.
하위 프로세서(150)의 내부 블록으로 구성되어 있는 통신 접합부(152)는 상기 상위 프로세서(100)와의 통신을 위한 L-버스(120) 정합회로가 포함되어 데이터를 수신하여 제어부(154)로 전송한다. 제어부(154)는 전송받은 데이터를 메모리부(156)로 전송한다.
메모리부(156)는 데이터를 저장한 후 제어부(154)의 제어에 따라 아비터부(158)로 전송한다.
아비터부(158)는 다수의 통신 프로세서(160a∼160n)중 필요로 하는 통신 프로세서가 메모리를 읽고 쓸것인지를 결정하여 필요로 하는 통신 프로세서에게 데이터를 전송한다.
다수의 통신 프로세서(160a∼160n)는 상기 아비터부(158)에서 데이터를 전송받아 다수의 가입자(200a∼200n)에게 전송한다.
상기와 같이 구성된 본 발명의 다중 통신 프로세서의 방법을 도3의 흐름도를 참조하여 구체적으로 설명하면 다음과 같다.
상위 프로세서(100)에서 전송된 데이터를 하위프로세서(150)의 통신접합부에서 데이터를 수신(300)하여 제어부(154)에 제어에 따라 메모리부(156)로 데이터를 이송(310)한다.
따라서, 상기 단계(310)에서 입력되는 데이터를 아비터부(158)에서 약속 된 장소로 송신할 통신 프로토콜의 접근이 되었는가 판단(320)하여, 약속된 장소로 송신할 통신 프로토콜이 접근되면 다수의 통신 프로세서(160a∼160n)중 선택된 통신 프로세서로 데이터를 이송(330)한다.
여기서, 아비터(Arbiter)는 다수의 통신 프로세서가 공유할 때 어느 시점에서 그중 한 개의 통신프로세서만 메모리에 접근할 수 있도록 제어하는 일을 해주므로 데이터의 충돌 및 유실없이 통신기능을 수행할 수 있는 것이다.
그러나, 상기 단계(320)에서 약속된 장소로 송신할 통신 프로토콜의 접근이 수행되지 않을 것으로 판단되면 상기 단계(310)를 다시 수행한다.
그리고, 상기 단계(330)에서 데이터 이송이 완료되면 다수의 통신 프로세서(160a∼160n)로 부터의 데이터를 다수의 가입자(200a∼200n)에게 이송(340)한다.
이상, 상기와 같이 설명한 본 발명은 전전자 교환기의 한 개의 하위 프로세서에서 다수의 통신 프로세서가 다수의 가입자와의 통신을 할 수 있도록 아비터를 첨부하여 약속된 장소로 송신할 통신 프로토콜의 접근이 수행될 수 있도록 하고, 한 개의 하위 프로세서에 다수의 통신 프로세서를 포함하므로 많은 수의 통신 채널을 확보할 수 있으며, 메모리, 제어부, 통신 정합부 등을 공유함으로써 효율적으로 이용할 수 있는 효과가 있다.
Claims (1)
- 상위 프로세서의 데이터를 수신하는 하나의 하위 프로세서의 다중 통신 프로세서의 구현에 있어서, 상기 하나의 하위 프로세서는, 상기 상위 프로세서에서 데이터를 수신하는 통신 정합부; 상기 통신 정합부에서 데이터를 수신하고 통신 제어하며 메모리부로 전송하는 제어부; 상기 제어부의 통신 제어에 따라 저장한 후 아비터부로 전송하는 메모리부; 상기 메모리부에 저장된 데이터를 기약속되어져 있는 통신 프로세서가 메모리를 읽고 쓸 것인지를 결정하여 필요로 하는 통신 프로세서에게 데이터를 전송하는 아비터부; 상기 아비터부에서 테이터 전송이 완료되면 상기 통신 프로세서가 갖고 있는 데이터를 다수의 가입자에게 전송하는 다수의 통신 프로세서를 구비하는 것을 특징으로 하는 다중 통신 프로세서의 구현 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960081248A KR100214147B1 (ko) | 1996-12-31 | 1996-12-31 | 다중 통신 프로세서의 구현 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960081248A KR100214147B1 (ko) | 1996-12-31 | 1996-12-31 | 다중 통신 프로세서의 구현 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980061871A KR19980061871A (ko) | 1998-10-07 |
| KR100214147B1 true KR100214147B1 (ko) | 1999-08-02 |
Family
ID=19493880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960081248A Expired - Fee Related KR100214147B1 (ko) | 1996-12-31 | 1996-12-31 | 다중 통신 프로세서의 구현 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100214147B1 (ko) |
-
1996
- 1996-12-31 KR KR1019960081248A patent/KR100214147B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980061871A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850700200A (ko) | 회로 스위칭 시스템 | |
| KR880014760A (ko) | 통신 처리장치 | |
| US5107257A (en) | Bus relay apparatus for multi-data communication processing system | |
| EP0059731A1 (en) | Processor interconnection system | |
| KR100214147B1 (ko) | 다중 통신 프로세서의 구현 장치 | |
| KR830008579A (ko) | 모듀울 전송통신 시스템 | |
| JPS63279692A (ja) | 自動着信分配管理装置 | |
| US6741588B1 (en) | Elimination of operational loop-around trunks | |
| ES2084630T3 (es) | Disposicion de circuito para una instalacion de conmutacion de telecomunicaciones controlada de forma centralizada, especialmente instalacion de conmutacion telefonica-pcm, con procesador central de coordinacion y grupos de conexion descentralizados con mecanimos de control parci | |
| EP0781433B1 (en) | Bus assignment system for dsp processors | |
| KR100210813B1 (ko) | 전전자 교환기의 패킷 핸들러 리셋 장치 | |
| KR0184971B1 (ko) | 데이타 공유 방법 | |
| JP2933478B2 (ja) | 交換システムのリソース制御方式 | |
| KR100197424B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 알람 통신 장치 | |
| KR960016661B1 (ko) | 사설 교환기의 데이타 베이스 생산방법 | |
| JPS58206259A (ja) | 割り込み機能をもつ同報通信方式 | |
| JP3039717B2 (ja) | 時分割交換機 | |
| JP2983029B2 (ja) | 網終端装置 | |
| EP0841784A2 (en) | Packet switch for the transmission of PCM frames | |
| MXPA97001974A (en) | Common bar assignment system for processors | |
| JPH05197662A (ja) | 情報処理装置 | |
| JPH05265671A (ja) | ポート自動切換装置 | |
| KR960020278A (ko) | 전전자 교환기에서의 입출력 단말접속 정합 장치 | |
| KR19990038247A (ko) | 사설 교환기의 착신번 번역 방법 | |
| JPS6222515B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961231 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961231 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990316 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990518 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990519 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20020517 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020517 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20040210 |