KR100209711B1 - 반도체 소자 및 제조 방법 - Google Patents

Abstract

본 발명은 반도체 소자 및 제조 방법에 관한 것으로 특히 콘덴서가 차지하는 면적을 줄여 칩의 크기를 축소하는 반도체 소자 및 제조 방법에 관한 것이다.

이를 위한 본 발명의 반도체 소자 및 제조방법은 트렌치가 형성된 기판; 상기 트렌치 내부 및 트렌치 일측의 기판 표면상에 형성된 제1하부전극; 상기 제1하부전극 표면에 형성되는 제1유전체막; 상기 트렌치내에서 골을 갖도록 상기 제1유전체막 표면에 형성되는 제1상부전극; 상기 골을 채우도록 상기 제1상부전극표면에 형성되는 제1절연막; 상기 골에 채워진 제1절연막 위에 기둥모양으로 형성된 제2절연막; 상기 제1상부전극과 전기적으로 연결되도록 상기 제1, 제2절연막 표면에 형성되는 제2상부전극; 상기 제1유전체막과 함께 상기 제1, 제2상부전극을 감싸도록 상기 제2상부전극 표면에 형성되는 제2유전체막; 상기 제1하부 전극과 전기적으로 연결되도록 상기 제2유전체막 표면에 형성되는 제2하부전극; 상기 제2하부전극 표면에 형성되는 제3절연막을 포함하여 구성됨을 특징으로 한다.

Description

반도체 소자 및 제조 방법

본 발명은 반도체 소자 및 제조 방법에 관한 것으로 특히 콘덴서가 차지하는 면적을 줄여 칩의 크기를 축소하는 반도체 소자 및 제조 방법에 관한 것이다.

일반적으로 콘덴서의 용량은 (극판의 면적 × 층간물질의 유전상수) ÷ (양극판의 간격)으로 표시된다.

그리하여 콘덴서의 용량을 증가시키기 위해 트렌치(Trench)의 폭이나 깊이를 변경시키거나 유전물질의 유전상수를 높이기 위해 신물질의 개발에 노력을 하였다.

이하 반도체 소자에 관해 첨부된 도면을 참고하여 설명하면 다음과 같다.

제1도는 종래 기술에 따른 콘덴서의 구조 단면도이다.

제1도에서와 같이, 종래의 콘덴서는 트렌치패턴을 갖는 반도체 기판(11)과, 상기 반도체 기판(11)의 트렌치 패턴을 포함하여 반도체 기판(11)표면에 알파벳 'T'자 모양으로 형성되는 하부전극(12)과, 상기 하부전극(12)표면상에 형성되는 유전체막(13)과, 상기 유전체막(13)상에 형성되는 상부전극(14)과, 상기 전극(14)상에 형성되어 상기 상부전극(14)을 외부로 부터 절연시키는 절연막(15)으로 구성된다.

이와 같이 구성되는 종래의 콘덴서 제조 방법은 다음과 같다.

제2a도 내지 제 2e도는 종래 기술에 따른 콘덴서의 공정 단면도이다.

제2a도에서와 같이, 반도체 기판(11)상에 감광막(도면에 도시하지 않음)을 도포한 후, 상기 감광막을 선택적으로 노광 및 현상이다. 이어 상기 선택적으로 노광 및 현상한 감광막을 마스크로 이용하여 상기 반도체 기판(11)을 소정 깊이로 식각하여서 트렌치를 형성한다. 그리고 상기 감광막을 제거한다.

제2b도에서와 같이, 상기 트렌치를 포함한 반도체 기판(11)전면에 하부전극(12)을 형성한다.

제2c도에서와 같이, 상기 하부전극(12)상에 유전체막(13)을 증착한다.

제2d도에서와 같이, 상기 유전체막(13)상에 상부전극(14)을 형성한다.

제2e도에서와 같이, 상기 상부전극(14)상에 절연막(15)을 증착하여 종래의 콘덴서를 완성한다.

종래의 콘덴서에 있어서는 다음과 같은 문제점이 있었다.

즉, 콘덴서의 용량을 증가시키기 위해서 더욱 깊은 트렌치를 형성하거나 트렌치 폭을 더욱 좁게하는 방법을 사용하였으나 웨이퍼(Wafer)가공 기술의 한계로 용량 증가에 한계가 있다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 콘덴서를 수직으로 구성하여 동일한 크기에도 보다 많은 용량을 가지므로 칩의 크기가 작아지는 반도체 소자의 제조 방법을 제공하는데, 그 목적이 있다.

제1도는 종래 기술에 따른 콘덴서의 구조 단면도.

제2a 내지 2e도는 종래 기술에 따른 콘덴서의 공정 단면도.

제3도는 본 발명에 따른 콘덴서의 구조 단면도.

제4a도 내지 4n도는 본 발명에 따른 콘덴서의 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

31 : 반도체 기판 32 : 하부 전극

33 : 유전체막 34 : 상부 전극

35 : 제1절연막 36 : 제2절연막

본 발명의 반도체 소자는 트렌치가 형성된 기판과, 상기 트렌치 내부 및 트렌치 일측의 기판 표면상에 형성된 제1하부전극; 상기 제1하부전극 표면에 형성되는 제1유전체막과, 상기 트렌치 내에서 골을 갖도록 상기 제1유전체막 표면에 형성되는 제1상부전극과, 상기 골을 채우도록 상기 제1상부전극 표면에 형성되는 제1절연막과, 상기 골에 채워진 제1절연막 위에 기둥모양으로 형성된 제2절연막과, 상기 제1상부전극과 전기적으로 연결되도록 상기 제1, 제2절연막 표면에 형성되는 제2상부전극과, 상기 제1유전체막과 함께 상기 제1, 제2상부전극을 감싸도록 상기 제2상부전극 표면에 형성되는 제2유전체막과, 상기 제1하부 전극과 전기적으로 연결되도록 상기 제2유전체막 표면에 형성되는 제2하부전극과, 상기 제2하부전극 표면에 형성되는 제3절연막을 포함하여 구성됨을 특징으로 한다.

그리고 본 발명의 반도체 소자의 제조 방법은 트렌치 패턴을 갖는 기판상에 제1전도성막, 제1유전물질과, 제2전도성막, 제1절연막을 차례로 형성하는 단계와, 상기 제1절연막을 기둥모양으로 패터닝하는 단계와, 상기 제2전도성막에 연결되도록 상기 제1절연막 표면에 제3전도성막을 형성하는 단계와, 상기 제1유전물질막에 연결되도록 상기 제3전도성막 표면에 제2유전물질막을 형성하는 단계와, 상기 제1전도성막과 연결되도록 상기 제2유전물질막 표면에 제4전도성막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

상기와 같은 본 발명에 따른 반도체 소자 및 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

제3도는 본 발명에 따른 콘덴서의 구조 단면도이다.

제3도에서와 같이, 본 발명의 콘덴서는 트렌치가 형성된 반도체 기판(31)과, 상기 트렌치 내부 및 트렌치 일측의 반도체 기판 표면상에 모음 ㅓ자 모양으로 형성되는 하부전극(32)과, 상기 하부전극(32)의 내측에 동일한 모양으로 형성되어 전극간의 절연 역할을 하는 유전체막(33)과, 상기 유전체막(33)의 내측에 동일한 모양으로 형성되는 상부전극(34)과, 상기 상부전극(34)의 내측에 동일한 모양으로 형성되어 상기 상부전극(34)간의 절연 역할을 하는 제1절연막(35)과 상기 상부전극(34)을 포함하여 상기 반도체 기판(31)상에 형성되어 상기 상부전극(34)을 외부로 부터 절연하는 제2절연막(36)으로 구성된다.

여기서 상기 하부전극(32)은 상기 트렌치 내부 및 트렌치 일측의 반도체 기판(31) 표면상에 형성된 제1하부전극(32a)과, 상기 제1하부전극(32a)과 전기적으로 연결되고 제1하부전극(32a)과 함께 상기 유전체막(33) 표면에 형성되는 제2하부전극(32b)으로 형성된다.

그리고 상기 유전체막(33)은 상기 제1하부전극(32a) 표면에 형성되는 제1유전체막(33a)과, 상기 제1유전체막(33a)과 연결되고 제1유전체막(33a)과 함께 상기 상부전극(34)을 감싸도록 상기 상부전극(34) 표면에 형성되는 제2유전체막(33b)으로 형성된다.

이어 상기 상부전극(34)은 상기 트렌치내에서 골을 갖도록 상기 제1유전체막(33a) 표면에 형성되는 제1상부전극(34a)과, 상기 제1상부전극(34a)과 전기적으로 연결되고 제1상부전극(34a)과 함께 상기 제1절연막(35) 표면에 형성되는 제2상부전극(34b)으로 형성된다.

이와 같은 구조를 갖는 본 발명의 콘덴서 제조 방법을 첨부된 도면을 참고하여 설명하면 다음과 같다.

제4a도 내지 4n도는 본 발명에 따른 콘덴서의 공정 단면도이다.

제4a도에서와 같이 반도체 기판(31)상에 제1감광막(37)을 도포한 다음 상기 제1감광막(37)을 선택적으로 노광 및 현상이다.

이어 상기 선택적으로 노광 및 현상한 제1감광막(37)을 마스크로 이용하여 상기 반도체 기판(31)을 소정 깊이로 식각하여서 트렌치를 형성한다. 그리고 상기 제1감광막(37)을 제거한다.

제4b도에서와 같이, 상기 트렌치를 포함한 반도체 기판(31) 표면에 제1전도성막(32a)을 증착한다.

제4c도에서와 같이 상기 제1전도성막(32a)상에 제1유전물질막(33a)을 증착한다.

제4d도에서와 같이 상기 제1유전물질막(33a)상에 제2전도성막(34a)을 증착한다.

제4e도에서와 같이, 상기 제2전도성막(34a)상에 제1절연막(35)을 증착한다.

여기서 상기 제1절연막(35)의 두께는 콘덴서 용량에 영향을 크게 미치게 되므로 원하는 용량에 맞게 적당한 두께를 갖도록 한다.

그리고 상기 제1절연막(35)상에 제2감광막(38)을 도포하고 노광 및 현상하여 상기 트렌치 내에 있는 상기 제1절연막(35)의 연장선을 중심으로 일측에만 제거되도록 패터닝 한다.

제4f도에서와 같이, 상기 제2감광막(38)을 마스크로 이용하여 상기 제1전도성막(34a)의 표면이 노출되도록 상기 제1절연막(35)을 선택적으로 건식 식각한다.

그리고 상기 제2감광막(38)을 제거하고 전면에 제3감광막(39)을 도포하여 노광 및 현상공정으로 상기 트렌치 내에 있는 상기 제1절연막(35)의 연장선상과 상기 제2감광막(38)을 노광 및 현상한 부위만 남도록 패터닝한다.

제4g도에서와 같이, 상기 패터닝된 제3감광막(39)을 마스크로 이용하여 제1절연막(35)을 상기 트렌치 내에 있는 제1절연막(35)과 동일한 두께가 남도록 건식식각하고 제3감광막(39)을 제거한다.

제4h도에서와 같이, 상기 제1절연막(35)을 포함한 제2전도성막(34a)전면에 제3전도성막(34b)을 증착한 후, 상기 제3전도성막(34b)상에 제4감광막(40)을 도포하고 상기 트렌치 안의 제2전도성막(34a)의 연장 선상을 중심으로 상기 제2감광막을 노광 및 현상한 일측부위만 제거되도록 선택적으로 노광 및 현상하여 패터닝한다.

제4i도에서와 같이, 상기 선택적으로 노광 및 현상한 제4감광막(40)을 마스크로 이용하여 상기 제3전도성막(34b), 제2전도성막(34a), 및 상기 트렌치와 수직한 제1유전물질막(33a)을 각각 선택적으로 식각한다. 그리고 상기 제4감광막(40)을 제거한다.

제4i도에서와 같이, 상기 제1전도성막(32a), 제1유전물질막(33a)을 포함한 제3전도성막(34b)전면에 제2유전물질막(33b)을 증착한다.

제4k도에서와 같이, 상기 제2유전물질막(33b)상에 제5감광막(41)을 도포한 후, 상기 트렌치 구조안에 있는 상기 제1유전물질막(33a)의 연장선상을 중심으로 상기 제4감광막을 노광 및 현상한 일측 부위만 제거되도록 선택적으로 노광 및 현상하여 패터닝한다.

그리고 상기 선택적으로 노광 및 현상한 제5감광막(41)을 마스크로 이용하여 상기 제2유전물질막(33b)을 선택적으로 식각한다.

제4l도에서와 같이, 상기 제5감광막(41)을 제거한다.

그리고 상기 제1전도성막(32a)을 포함하나 제2유전물질막(33b) 전면에 제4전도성막(32b)을 증착한다.

제4m도에서와 같이, 상기 제4전도성막(32b)상에 제6감광막(42)을 도포한 후, 상기 트렌치 구조안에 있는 상기 제1전도성막(32a)의 연장 선상을 중심으로 상기 제5감광막(41)을 노광 및 현상한 일측 부위만 제거되도록 선택적으로 노광 및 현상하여 패터닝한다.

그리고 상기 선택적으로 노광 및 현상한 제6감광막(42)을 마스크로 이용하여 상기 제4전도성막(32b)을 선택적으로 식각한다.

제4n도에서와 같이, 상기 제6감광막(42)을 제거한다.

그리고 상기 제4전도성막(32b)을 포함한 반도체 기판(31) 전면에 제2절연막(36)을 증착하므로 본 발명에 다른 콘덴서를 형성한다.

상기 제4도에서 제1, 제5전도성막(32a,32b)은 제3도에서의 하부전극(32)을 이루고, 제2, 제3전도성막(34a,34b)은 제3도에서의 상부전극(34)을 이룬다.

본 발명의 반도체 소자는 콘덴서를 반도체 기판에 대해 수직으로 구성하여 칩내에서 동일한 트렌치 폭 또는 면적으로도 요구하는 콘덴서의 용량을 구성하여 칩의 크기를 줄이는 효과가 있다.

Claims (4)

1. (1) 트렌치가 형성된 기판; (2) 상기 트렌치 내부 및 트렌치 일측의 기판 표면상에 형성된 제1하부전극; (3) 상기 제1하부전극 표면에 형성되는 제1유전체막; (4) 상기 트렌치내에서 골을 갖도록 상기 제1유전체막 표면에 형성되는 제1상부전극; (5) 상기 골을 채우도록 상기 제1상부전극표면에 형성되는 제1절연막; (6) 상기 골에 채워진 제1절연막 위에 기둥모양으로 형성된 제2절연막; (7) 상기 제1상부전극과 전기적으로 연결되도록 상기 제1, 제2절연막 표면에 형성되는 제2상부전극; (8) 상기 제1유전체막과 함께 상기 제1, 제2상부전극을 감싸도록 상기 제2상부전극 표면에 형성되는 제2유전체막; (9) 상기 제1하부 전극과 전기적으로 연결되도록 상기 제2유전체막 표면에 형성되는 제2하부전극; (10) 상기 제2하부전극 표면에 형성되는 제3절연막을 포함하여 구성됨을 특징으로 하는 반도체 소자.
2. (1) 트렌치 패턴을 갖는 기판상에 제1전도성막, 제1유전물질막 , 제2전도성막, 제1절연막을 차례로 형성하는 단계; (2) 상기 트렌치 일측의 제2전도성막위와 트렌치 내부 및 트렌치 상측에 기둥모양으로 남도록 패터닝하는 단계; (3) 상기 제2전도성막에 연결되도록 상기 제1절연막 표면에 제3전도성막을 형성하는 단계; (4) 상기 제1유전물질막에 연결되도록 상기 제3전도성막 표면에 제2유전물질막을 형성하는 단계; (5) 상기 제1전도성막과 연결되도록 상기 제2유전물질막 표면에 제4전도성막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
3. 제2항에 있어서, 제(1)단계에서 상기 제1절연막을 콘덴서의 용량에 따라 적당한 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
4. 제2항에 있어서, 제(5)단계에서 상기 제4전도성막을 포함한 기판전면에 제2절연막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.