KR100204851B1 - 데이타변환장치 - Google Patents

데이타변환장치 Download PDF

Info

Publication number
KR100204851B1
KR100204851B1 KR1019950032764A KR19950032764A KR100204851B1 KR 100204851 B1 KR100204851 B1 KR 100204851B1 KR 1019950032764 A KR1019950032764 A KR 1019950032764A KR 19950032764 A KR19950032764 A KR 19950032764A KR 100204851 B1 KR100204851 B1 KR 100204851B1
Authority
KR
South Korea
Prior art keywords
ram cell
data
ram
cell array
image data
Prior art date
Application number
KR1019950032764A
Other languages
English (en)
Other versions
KR960011660A (ko
Inventor
우메시마도시아끼
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960011660A publication Critical patent/KR960011660A/ko
Application granted granted Critical
Publication of KR100204851B1 publication Critical patent/KR100204851B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/60—Rotation of whole images or parts thereof
    • G06T3/606—Rotation of whole images or parts thereof by memory addressing or mapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Dram (AREA)

Abstract

화상 데이타 회전 처리에 통상의 RAM 셀을 사용하고 회로 규모 및 크리티컬 딜레이를 작게 한다.
n비트의 화상 데이타가 데이타 버스(101)을 통하여 데이타선(111∼11n)에서 RAM 셀 어레이(200)에 기입될 때, Y방향 셀렉터(103)으로부터의 선택 신호선(13j)에 의해 트랜스퍼 게이트(121j∼12nj)가 개방되어 RAM 셀 100_k
[단, k=(i-1)n+j ; i=1∼n]에 기입된다. RAM 셀 어레이(200)에서 n비트의 화상 데이타가 판독될 때 Y방향 셀렉터(104)로부터의 선택 신호선(15m)에 의해 트랜스퍼 게이트(14ml∼14mn)이 개방되어 RAM 셀 100_k[단, k=n(n-m)+1 ; 1=1∼n]로부터 데이타 버스(101)로 데이타선(161∼16n), 데이타선(171∼17n)등을 통해 판독된다.

Description

데이터 변환 장치
제1도는 본 발명의 제1실시예에 관한 데이타 변환 장치의 구성을 도시한 회로도.
제2도는 제1도 중의 RAM 셀의 구성을 상세하게 예시한 회로도.
제3도는 본 발명의 제2실시예에 관한 데이타 변환 장치의 구성을 도시한 회로도.
제4도는 제3도 중의 RAM 셀 매트릭스의 구성을 상세하게 예시한 도면.
제5도는 제2실시예의 데이타 변환 장치에 따른 화상 데이타의 +90˚회전처리의 동작을 예시한 도면.
제6도는 제2실시예의 데이타 변환 장치에 따른 화상 데이타의 -90˚회전처리의 동작을 예시한 도면.
제7도는 종래의 데이타 변환 장치의 일예를 도시한 회로도.
제8도는 제7도의 데이타 변환 장치에서의 ○인자 부분의 RAM 셀의 상세한 회로도.
제9도는 제7도의 데이타 변환 장치에서의 무인(無印)의 RAM 셀의 상세한 회로도.
* 도면의 주요부분에 대한 부호의 설명
100_1∼100_n2: RAM 셀 101 : 데이타 버스
103, 104 : Y방향 셀렉터 105 : X방향 디코더
111∼11n, 161∼16n, 171∼17n : 데이타선
131∼13n, 151∼15n, 181∼18q : 선택 신호선
200, 200_1∼200_q : RAM 셀 어레이 300 : RAM 셀 매트릭스
1211∼121n, 1221∼122n, …, 12n1∼12nn, 1411∼141n, 1421∼142n,…, 14n1∼14nn : 트랜스퍼 게이트
본 발명은 데이타 변환 장치에 관한 것으로, 특히 화상 데이타의 회전 처리에 이용하는 데이타 변환 장치에 관한 것이다.
종래의 화상 데이타 회전 처리 기술을, 예를 들면 제7도∼제9도에 도시한다.
제7도는 종래의 n(n≥2의 정수) 비트×n비트의 화상 데이타 회전 처리에 이용하는 데이타 변환 장치를 도시하고, 제8도는 제7도에서의 ○인자 부분의 RAM 셀(Random Access Memory)의 상세한 회로도를 도시하며, 제9도는 제7도에서의 무인(無印)의 RAM 셀의 상세한 회로도이다.
이와 같은 종래의 데이타 변환 장치에서는 데이타의 기입은 어드레스 선택 디코더(403)에 의해, 예를 들면 어드레스선 401_n이 H로 되면 RAM 셀 400_n0∼400_nn의 어드레스선(401)이 H로 되고, 402_li∼402_ni의 데이타가 데이타선(405 및 406)에 의해 RAM 셀 400_n0∼400_nn에 각각 기입된다. 이 때, RAM 셀 400_n0의 어드레스선(401과 402)가 접속되어 있으므로, RAM 셀 400_n0∼400_nn의 어드레스선(402)가 H로 된다. 그러나, 데이타선(403 및 404)는 프리차지 신호(410)에 의해 프리차지되어 있기 때문에, RAM 셀 400_00∼400_n0의 데이타는 파괴되지 않고 그대로 유지된다.
데이타의 판독은 데이타 기입의 경우와 같이 어드레스 선택 디코더(403)에 의해, 예를 들면 어드레스선 401_n이 H가 되면, RAM 셀 400_n0∼400_nn 중에서 선택된 어드레스선(401)이 H로 되고, RAM 셀 400_n0∼400_nn의 어드레스선(402)가 H로 된다. 이때, RAM 셀 400_n0∼400_nn의 데이타는 데이타선 405 및 406에서 판독되고, RAM 셀 400_n0∼400_nn의 데이타는 데이타선 403 및 404에 판독된다.
그리고, 회전 신호(411)가 H일 때에는 데이타선 403 및 404의 데이타가, L일 때에는 데이타선 405 및 406의 데이타가 402_lo∼402no에 출력됨으로써 통상의 RAM으로서의 기능과 화상 데이타 회전 처리를 행하는 데이타 변환 장치(소위, 회전 RAM)으로서의 기능이 실현된다.
또, 일본국 특허 공개(평) 4-33178호 공보에는 워크 메모리의 화소 정보를 화소 단위에서 90˚단위의 임의의 각도로 회전시킬 때 CPU가 화상 정보를 K화소×L열의 화소 정보로 분할하고, 각 화소 정보군의 각 열의 화소 정보를 CPU의 I/O 어드레스 공간에 각각 할당된 L개의 K비트의 화상 정보 래치 회로에 순차 출력하고, L개의 K비트의 화상 정보 래치 회로의 출력의 동일 비트가 입력에 접속되며 CPU의 I/O 어드레스 공간에 할당된 K개의 L비트의 회전 게이트 회로로부터 순차 판독한 후에 화상 정보를 분할한 화상 정보군을 하나의 요소로서 90˚단위의 소정 각도로 회전시킨 블럭에 기입하도록 한 화상 정보 처리방식이 개시되어 있다.
상술한 종래의 데이타 변환 장치에서는 특수한 8트랜지스터의 RAM 셀을 사용하여 2계통의 어드레스선 및 데이타선을 필요로 하기 때문에, 회로 규모가 커진다는 문제점이 있었다. 또, 2계통의 어드레스선 및 데이타선을 사용하기 때문에 배선길이가 길어지고 크리티컬 딜레이가 커진다는 문제점이 있었다.
한편, 일본국 특허 공개(평)4-33178호 공보에 개시된 화상 정보 처리방식에서는 화상 정보 래치 회로와 회전 게이트 회로라는 화상 데이타 회전처리를 위한 회로를 필요로 하기 때문에 회로 규모가 커진다는 문제점이 있다.
본 발명의 목적은 상술한 점을 감안하여 화상 데이타 회전 처리에 2계통의 어드레스선 및 데이타선을 필요로 하지 않는 통상의 RAM 셀로 이루어진 RAM 셀 어레이를 사용함과 동시에 판독/기입(R/W) 버퍼에 특수한 논리를 사용하여 회로 규모를 작게함과 동시에, 크리티컬 딜레이도 작게 할 수 있도록 한 데이타 변환 장치를 제공하는데 있다.
본 발명의 데이타 변환 장치는 폭 n(비트)×높이n(비트)인 정방형의 화상 데이타 WDij[i=1∼n(행방향), j=1∼n(열방향]을 +90˚ 회전시킨 화상 데이타 RDlm[l=1∼n(행방향), m=1∼n(열방향)]로 변환시키는 화상 데이타 회전 처리를 행하는 데이타 변환 장치에 있어서, n2개의 RAM 셀로 이루어진 RAM 셀 어레이와, n비트의 화상 데이타 WDij(i=1∼n)을 상기 RAM 셀 어레이의 {(i-1)n+j}번지(i-1∼n)의 RAM셀에 일괄하여 기입하는 데이타 기입 수단과, n비트의 화상 데이타 RDlm(l=1∼n)을 상기 RAM 셀 어레이의 {n(n-m)+1}번지(l=1∼n)의 RAM 셀로부터 일괄하여 판독하는 데이타 판독 수단을 갖는다.
또, 본 발명의 데이타 변환 장치는 폭 n(비트)×높이n(비트)의 정방형의 화상 데이타 WDij[i=1∼n(행방향), j=1∼n(열방향]을 -90˚회전시킨 화상 데이타 RDlm[l=1∼n(행방향), m=1∼n(열방향)]으로 변환시키는 화상 데이타 회전 처리를 행하는 데이타 변환 장치에 있어서, n2개의 RAM셀로 이루어진 RAM 셀 어레이와, n비트의 화상 데이타 WDij(i=1∼n)을 상기 RAM 셀 어레이의 {in-j+1}번지(i=1∼n)의 RAM 셀에 일괄하여 기입하는 데이타 기입 수단과, n비트의 화상 데이타 RDlm(l=1∼n)을 상기 RAM 셀 어레이의 {n(m-1)+1}번지(1=1∼n)의 RAM 셀로부터 일괄하여 판독하는 데이타 판독 수단을 갖는다.
또한, 본 발명의 데이타 변환 장치는 폭 n(비트)×높이n(비트)의 정방형의 q(q≥2의 정수)개의 화상 데이타 WDij[i=1∼n(행방향), j=1∼n(열방향, p=1∼q(갯수)]를 +90˚회전시킨 q개의 화상 데이타 RDlmp[l=1∼n(행방향), m=1∼n(열방향), p=1∼q(갯수)]로 변환시키는 화상 데이타 회전처리를 행하는 데이타 변환 장치에 있어서, n2개의 RAM 셀로 이루어진 RAM 셀 어레이의 q개의 집합인 RAM 셀 매트릭스와, 상기 RAM 셀 매트릭스로부터 하나의 RAM 셀 어레이를 선택하는 RAM 셀 어레이 선택 수단, n비트의 화상 데이타 WDijp(i=1∼n)을 상기 RAM 셀 어레이 선택 수단에 의해 선택된 p번째의 상기 RAM 셀 어레이의 {(i-1)n+j}번지(i=1∼n)의 RAM 셀에 일괄하여 기입하는 데이타 기입 수단과, n비트의 화상 데이타 RDlmp(l=1∼n)을 상기 RAM 셀 어레이 선택 수단에 의해 선택된 p번째의 상기 RAM 셀 어레이의 {n(n-m)+1}번지(l=1∼n)의 RAM 셀로부터 일괄하여 판독하는 데이타 판독수단을 갖는다.
또한, 본 발명의 데이타 변환 장치는 폭 n(비트)×높이n(비트)의 정방형의 q(q≥2의 정수)개의 화상 데이타 WDijp[i=1∼n(행방향), j=1∼n(열방향, p=1∼q(갯수)]를 -90˚회전시킨 q개의 화상 데이타 RDlmp[l=1∼n(행방향), m=1∼n(열방향), p=1∼q(갯수)]로 변환시키는 화상 데이타 회전 처리를 행하는 데이타 변환 장치에 있어서, n2개의 RAM셀로 이루어진 RAM 셀 어레이의 q개의 집합인 RAM 셀 매트릭스와, 상기 RAm 셀 매트릭스로부터 하나의 RAM 셀 어레이를 선택하는 RAM 셀 어레이 선택 수단과, n비트의 화상 데이타 WDijp(i=1∼n)을 상기 RAM 셀 어레이 선택 수단에 의해 선택된 p번째의 상기 RAM 셀 어레이의 {in-j+1}번지(i=1~n)의 RAM 셀에 일괄하여 기입하는 데이타 기입 수단과, n비트의 화상 데이타 RDlmp(1=1~n)을 상기 RAM 셀 어레이 선택 수단에 의해 선택된 p번째의 상기 RAM 셀 어레이의 {n(n-m)+1}번지(l=1∼n)의 RAM 셀로부터 일괄하여 판독하는 데이타 판독수단을 갖는다.
다음으로, 본 발명에 관해 도면을 참조하여 상세하게 설명한다.
제1도는 본 발명의 제1실시예에 관한 데이타 변환 장치의 구성을 도시한 회로도이다. 본 실시예의 데이타 변환 장치는 n비트의 데이타 버스(101)와, 이 데이타 버스(101)에 접속된 n개의 1비트의 데이타선(111∼11n)과, 각 데이타선(111∼11n)의 n개의 분기선에 각각 설치된 트랜스퍼 게이트(1211∼121n, 1221∼122n, …, 12n1∼12nn)와, 이 트랜스퍼 게이트(1211∼121n, 1221∼122n, …, 12n1∼12nn)를 선택적으로 개폐하는 선택 신호선(131∼13n)과, 이 선택 신호선(131∼13n)이 도출된 Y방향 셀렉터(103)와 n2개의 100_1∼100_n2으로 이루어진 RAM 셀 어레이(200)와, 이 RAM 셀 어레이(200)의 각 RAM 셀 100_1∼100_n2에 접속된 n개의 1비트의 데이타선(161∼16n)의 n개의 분기선에 각각 설치된 트랜스퍼 게이트(1411∼141n, 1421∼142n, …, 14n1∼14nn)와, 이 트랜스퍼 게이트(1411∼141n, 1421∼142n, …, 14n1∼14nn)를 선택적으로 개폐하는 선택 신호선(151∼15n)과, 이 선택 신호선(151∼15n)이 도출된 Y방향 셀렉터(104)와, n개의 1비트의 데이타선(161∼16n)이 접속된 센스 앰프(102)와, 센스 앰프(102)로부터 도출되어 데이타 버스(101)에 접속된 n개의 1비트의 데이타선(171∼17n)으로 구성되어 있다.
데이타선(111)의 n개의 분기선은 트랜스퍼 게이트(1211∼121n)를 각각 통하여 RAM 셀 어레이(200)의 RAM 셀 100_1∼100_n에 접속되어 있다. 마찬가지로, 각 데이타선(112 내지 11n)의 n개의 분기선은 트랜스퍼 게이트(1221∼122n 내지 12n1∼12nn)를 각각 통해 RAM 셀 어레이(200)의 RAM 셀 100_n+1∼100_2n 내지 100_n2+1∼100_2n2에 접속되어 있다.
선택 신호선(131)은 각 데이타선(111∼11n)의 1번째의 분기선에 설치된 n개의 트랜스퍼 게이트(1211∼12n1)를 일괄하여 개폐하도록 되어 있다. 마찬가지로, 선택 신호선(132 내지 13n)은 각 데이타선(111∼11n)의 2번째 내지 n번째의 분기선에 설치된 n개의 트랜스퍼 게이트(1211∼121n, 1221∼122n, …, 12n1∼12nn)를 일괄하여 개폐하도록 되어 있다.
데이타선(161)의 n개의 분기선은 트랜스퍼 게이트(1411∼14n1)를 각각 통하여 RAM 셀 어레이(200)의 RAM 셀 100_1∼100_n+1, …, 100n2-n+1에 접속되어 있다. 마찬가지로, 각 데이타선(162 내지 16n)의 n개의 분기선은 트랜스퍼 게이트(1412∼14n2 내지 141n∼14nn)를 각각 통해 RAM 셀 어레이(200)의 RAM 셀 100_2∼100_n+2 내지 100_n, 100_2n, …, 100n2에 접속되어 있다.
선택 신호선(151)은 각 데이타선(161∼16n)의 1번째의 분기선에 설치된 n개의 트랜스퍼 게이트(1411∼141n)를 일괄하여 개폐하도록 되어 있다. 마찬가지로, 선택 신호선(151 내지 15n)은 각 데이타선(162∼16n)의 2∼n번째 분기선에 설치된 n개의 트랜스퍼 게이트(1421∼142n 내지 14n1∼14nn)를 일괄하여 개폐하도록 되어 있다.
제2도는 일반 스태틱 RAM 등에 사용되는 RAM 셀 100_k(1≤k≤n2)의 일예를 도시한 회로도이다. 상기 RAM 셀 100_k는 이른바 디프레션 부하형이라 불리는 6트랜지스터 구성의 것으로, 이미 공지된 것이기 때문에 그 상세한 동작에 관해서는 설명을 생략한다. 또한, RAM 셀 100_k가 제2도에 도시한 구성의 RAM 셀에 한정되는 것은 물론 아니다.
다음으로, 이와 같이 구성된 제1실시예의 데이타 변환 장치의 동작에 관해 설명한다.
(1) 폭 n(비트)×높이n(비트)인 정방형의 화상 데이타 WDij[i=1∼n(행방향), j=1∼n(열방향]을 +90˚ 회전시킨 화상 데이타 RDlm[l=1∼n(행방향), m=1∼n(열방향)]으로 변환시키는 화상 데이타의 회전 처리일 경우, 버스 마스터(도시하지 않음)가 데이타 버스(101)을 통하여 데이타선(111∼11n)에서 RAM 셀 어레이(200)로 1워드(이하, 행방향에 n비트를 1워드로 한다)의 화상 데이타 WDij(i=1∼n)을 전송할 수 있고, Y방향 셀렉터(103)로부터의 선택 신호선(13j)에 의해 선택된 트랜스퍼 게이트9121j∼12nj)가 개방되어 n개의 RAM 셀 100+k[단 k=(i-1)n+j;i=1∼n]에 화상 데이타 WDij(i=1∼n)이 일괄하여 기입된다. 이것을 j=1∼n에 대해 마찬가지로 반복함으로써, RAM 셀 어레이(200)의 모든 RAM 셀 100_k(k=1∼n2)에 화상 데이타 WDij(i=1∼n, j=1∼n)가 서로 겹치지 않고 기입된다.
다음으로, RMA 셀 어레이(200)에서 1워드의 화상 데이타 RDlm(l=1∼n)을 판독할 때, Y방향 셀렉터(104)로부터의 선택 신호선(15m)에 의해 선택된 트랜스퍼 게이트(14m1∼14mn)가 개방되어 RAM 셀 100+k[단 k=n(n-1)+j;i=1∼n]로부터 데이타선(161∼16n), 센스 앰프(102) 및 데이타선(171∼17n)을 통해 데이타 버스(101)로 화상 데이타 RDlm(l=1∼n)이 판독된다. 이것을 m=1∼n에 대해 마찬가지로 반복함으로써, RAM 셀 어레이(200)의 모든 RAM 셀 100_k(k=1∼n2)에 화상 데이타 RDlm(l=1∼n, m=1∼n)가 모두 빠짐없이 판독된다.
이 결과, 화상 데이타 WDij(i=1∼n, j=1∼n)을 +90˚회전 처리한 화상 데이타 RDlm[l=1∼n, m=1∼n]을 얻을 수 있다.
(2) 폭 n(비트)×높이 n(비트)인 정방형의 화상 데이타 WDij[i=1∼n(행방향), j=1∼n(열방향]을 -90˚회전시킨 화상 데이타 RDlm[l=1∼n(행방향), m=1∼n(열방향)]으로 변환시키는 화상 데이타 회전 처리일 경우, 버스 마스터(도시하지 않음)가 데이타 버스(101)를 통해 데이타선(111∼11n)에서 RAM 셀 어레이(200)로 1워드의 화상 데이타 WDij(i=1∼n)을 전송할 때 Y방향 셀렉터(103)로부터의 선택 신호선(13j)에 의해 선택된 트랜스퍼 게이트(121j∼12nj)가 개방되어 n개의 RAM 셀 100+k[단 k=(i-1)n+in-j+1;i=1~n]에 화상 데이타 WDij(i=1∼n)이 일괄하여 기입된다. 이것을 j=n~1에 관해 선택 신호선(13n∼131)을 순차 액티브로 하여 마찬가지로 반복함으로써, RAM 셀 어레이(200)의 모든 RAM 셀 100_k(k=1∼n2)에 화상 데이타 WDij(i=1∼n, j=1∼n)가 서로 겹치지 않고 기입된다.
다음으로, RMA 셀 어레이(200)에서 1워드의 화상 데이타 RDlm(l=1∼n)을 판독할 때, Y방향 셀렉터(104)로부터의 선택 신호선(15m)에 의해 선택된 트랜스퍼 게이트(14m1∼14mn)가 개방되어 RAM 셀 100-k[단 k=n(m-1)+1;i=1∼n]로부터 데이타선(161∼16n), 센스 앰프(102) 및 데이타선(171∼17n)을 통해 데이타 버스(101)로 화상 데이타 RDlm(l=1∼n)이 판독된다. 이것을 m=1∼n에 대해 마찬가지로 반복함으로써, RAM 셀 어레이(200)의 모든 RAM 셀 100_k(k=1∼n2)에 화상 데이타 RDlm(l=1∼n, m=1∼n)가 모두 빠짐없이 판독된다.
이 결과, 화상 데이타 WDij(i=1∼n, j=1∼n)을 -90˚회전 처리한 화상 데이타 RDlm[l=1∼n, m=1∼n]을 얻을 수 있다.
제3도는 본 발명의 제2실시예에 관한 데이타 변환 장치의 구성을 도시한 회로도이다. 본 실시예의 데이타 변환 장치는 제1도에 도시한 제1실시예의 데이타 변환 장치에서의 RAM 셀 어레이(200)를 RAM 셀 매트릭스(300)로 치환함과 동시에 RAM 셀 매트릭스(300) 중의 q(q≥2의 정수)개의 RAM 셀 어레이 200_1∼200_q(제4도 참조)중 하나를 선택하는 선택 신호선(181∼18q)을 도출하는 ×방향 디코더(105)를 추가하도록 한 것이다. RAM 셀 매트릭스(300)는, 제4도에 도시한 바와 같이 q개의 RAM 셀 어레이 200_1∼200_q의 집합으로 각 RAM 셀 어레이 200_1∼200_q는 RAM 셀 100_1∼100_n2의 n2비트의 집합이 된다. 또한, 그 외의 부분은 제1실시예의 데이타 변환 장치에서의 대응 부분과 동일하기 때문에 대응하는 부분에는 동일한 부호를 붙여 그 상세한 설명을 생략한다.
다음으로, 이와 같이 구성된 제2실시예의 데이타 변환 장치의 동작에 관하여 설명한다.
(3) 폭 n(비트)×높이 n(비트)인 정방형의 q개의 화상 데이타 WDij[i=1∼n(행방향), j=1∼n(열방향), p=1∼q(갯수)]를 +90˚회전시킨 q개의 화상 데이타 pplmp[1~n(행방향), m=1~n(열방향)p=1~q(갯수)]로 변환시키는 화상 데이타의 회전 처리일 경우, 우선 ×방향 디코더(105)로부터 선택 신호선(18q)을 액티브로 하여 RAM 셀 매트릭스(300)중의 p번째의 RAM 셀 어레이 200_p를 선택한다. 이 상태에서 버스 마스터(도시하지 않음)가 데이타 버스(101)를 통해 데이타선(111∼11n)에서 RAM 셀 어레이 200_p에 1워드의 화상 데이타 WDijp(i=1∼n)을 전송할 때, Y방향 셀렉터(103)로부터의 선택 신호선(13j)에 의해 선택된 트랜스퍼 게이트(121j∼12nj)가 개방되어 n개의 RAM 셀 100+k[단 k=(i-1)n+j;i=1∼n]에 화상 데이타 WDij(i=1∼n)이 일괄하여 기입된다. 이것을 j=1∼n에 대해 마찬가지로 반복함으로써, RAM 셀 어레이 200_p의 모든 RAM 셀 100_k(k=1∼n2)에 화상 데이타 WDij(i=1∼n, j=1∼n)이 서로 겹치지 않고 기입된다. 또한, 이것을 p=1∼p에 대하여 반복함으로써, q개의 화상 데이타 WDijp(i=1∼n, j=1∼n, p=1∼q)가 RAM 셀 매트릭스(300)의 모든 RAM 셀 어레이 200_p(p=1∼q)의 모든 RAM 셀 100_k(k=1∼n2)에 겹치지 않고 기입된다.
다음으로, ×방향 디코더(105)로부터 선택 신호선(18p)을 액티브로 하여 RAM 셀 매트릭스(300)중의 p번째의 RAM 셀 200_p를 선택한다. 이 상태에서 RAM 셀 200_p에서 1워드의 화상 데이타 RDlm(l=1∼n)을 판독할 때, Y방향 셀렉터(104)로부터의 선택 신호선(15m)에 의해 선택된 트랜스퍼 게이트(14m1∼14mn)가 개방되고, RAM 셀 100-k[단 k=n(n-m)+1;1=1∼n]로부터 데이타선(161∼16n), 센스 앰프(102) 및 데이타선(171∼17n)을 통해 데이타 버스(101)로 화상 데이타 RDlm(l=1∼n)이 판독된다. 이것을 m=1∼n에 대해 마찬가지로 반복함으로써, RAM 셀 어레이 200_p의 모든 RAM 셀 100_k(k=1∼n2)에 화상 데이타 RDlm(l=1∼n, m=1∼n)이 모두 빠짐없이 판독된다. 또한, 이것을 p=q∼q에 대해 반복함으로써, q개의 화상 데이타 WDij(i=1∼n, j=1∼n, p=1∼q)가 RAM 셀 매트릭스(300)의 모든 RAM 셀 200_p(p=1∼q)의 모든 RAM 셀 100_k(k=1∼n2)로부터 빠짐없이 판독된다.
이 결과, q개의 화상 데이타 WDij(i=1∼n, j=1∼n, p=1∼q)를 +90˚ 회전 처리한 q개의 화상 데이타 RDlmp[l=1∼n, m=1∼n, p=1∼q]를 얻을 수 있다.
(4) 폭 n(비트)×높이 n(비트)인 정방형의 q개의 화상 데이타 WDijp(i=1∼n,행방향 j=1∼n, 열방향 p=1∼q(갯수)]를 -90˚회전시킨 q개의 화상 데이타 RDlmp[l=1∼n(행방향), m=1∼n(열방향), p=1∼q(갯수)]로 변환시키는 화상 데이타의 회전 처리일 경우, 우선 X방향 디코더(105)로부터 선택 신호선(18p)를 액티브로 하여 RAM 셀 매트릭스(300)중의 p번째의 RAM 셀 200_p를 선택한다. 이 상태에서 버스 마스터(도시하지 않음)가 데이타 버스(101)를 통해 데이타선(111∼11n)에서 RAM 셀 200_p로 1워드의 화상 데이타 WDijp(i=1∼n)를 전송할 때, Y방향 셀렉터(103)로부터의 선택 신호선(13j)에 의해 선택된 트랜스퍼 게이트(121j∼12nj)가 개방되어 n개의 RAM 셀 100+k[단 k=in-j+1;i=1∼n]에 화상 데이타 WDijp(i=1∼n)가 일괄하여 기입된다. 이것을 j=n∼1에 관해 마찬가지로 반복함으로써, RAM 셀 어레이 200_p의 모든 RAM 셀 100_k(k=1∼n2)에 화상 데이타 WDijp(i=1∼n, j=1∼n)가 서로 겹치지 않고 기입된다. 또한, 이것을 p=1∼q에 대해 반복함으로써, q개의 화상 데이타 WDijp(i=1∼n, j=1∼n, p=1∼q)가 RAM 셀 매트릭스(300)의 모든 RAM 셀 어레이 200_p(p=1∼q)의 모든 RAM 셀 100_k(k=1∼n2)에 겹치지 않고 기입된다.
다음으로, ×방향 디코더(105)로부터 선택 신호선(18p)을 액티브로 하여 RAM 셀 매트릭스(300)중의 p번째의 RAM 셀 200_p를 선택한다. 이 상태에서 RAM 셀 200_p에서 1워드의 화상 데이타 RDlmj(l=1∼n)을 판독할 때, Y방향 셀렉터(104)로부터의 선택 신호선(15p)에 의해 선택된 트랜스퍼 게이트(14lj∼14nj)가 개방되고, RAM 셀 100_k[단 k=n(n-m)+1;1=1∼n]로부터 데이타선(161∼16n), 센스 앰프(102) 및 데이타선(171∼17n)을 통해 데이타 버스(101)로 화상 데이타 RDlmp(l=1∼n)이 판독된다. 이것을 m=1∼n에 대해 마찬가지로 반복함으로써, RAM 셀 어레이 200_1의 모든 RAM 셀 100_k(k=1∼n2)부터 화상 데이타 RDlmp(l=1∼n, m=1∼n)이 모두 빠짐없이 판독된다. 또한, 이것을 p=1∼q에 대해 반복함으로써, q개의 화상 데이타 WDijp(i=1∼n, j=1∼n, p=1∼q)가 RAM 셀 매트릭스(300)의 모든 RAM 셀 200_p(p=1∼q)의 모든 RAM 셀 100_k(k=1∼n2)로부터 빠짐없이 판독된다.
이 결과, q개의 화상 데이타 WDijp(i=1∼n, j=1∼n, p=1∼q)를 -90˚ 회전 처리한 q개의 화상 데이타 RDlmp[l=1∼n, m=1∼n, p=1∼q]를 얻을 수 있다.
제5도 및 제6도는 제2 실시예의 데이타 변환 장치에서 2개의 4비트×4비트의 화상 데이타를 ±90˚회전 처리할 경우의 동작예를 도시한 도면이다.
제5도를 참조하면서 +90˚ 회전 처리할 경우에 관해 설명한다. 우선, 선택 신호선(181)을 액티브로 하여 RAM 셀 매트릭스(300) 중의 RAM 셀 어레이 200_1을 선택한다. 이 상태에서 버스 마스터가 데이타선(111∼114)에서 RAM 셀 어레이 200_1에 1워드의 화상 데이타(11, 12, 13, 14 ; 여기서, 11, 12, 13, 14 등은 화상 데이타의 위치를 나타낸다. 이하 동일)를 전송할 때, 선택 신호선(131)에 의해 선택된 트랜스퍼 게이트(1211, 1221, 1231 및 1241)가 개방되고, 화상 데이타(11, 12, 13, 14)가 RAM 셀 어레이 200_1의 RAM 셀 100_1, 100_5, 100_9 및 100_13에 각각 기입된다. 마찬가지로 하여 화상 데이타(21, 22, 23, 24)가 선택 신호선(132)에 의해 선택된 트랜스퍼 게이트(1212, 1222, 1232 및 1242)를 통하여 RAM 셀 어레이 200_1의 RAM 셀 100_2, 100_6, 100_10 및 100_14에 각각 기입된다. 마찬가지로 하여 화상 데이타(31, 32, 33, 34)가 선택 신호선(133)에 의해 선택된 트랜스퍼 게이트(1213, 1223, 1233 및 1243)를 통하여 RAM 셀 어레이 200_1의 RAM 셀 100_3, 100_7, 100_11 및 100_15에 각각 기입된다. 마찬가지로 하여 화상 데이타(41, 42, 43, 44)가 선택 신호선(134)에 의해 선택된 트랜스퍼 게이트(1214, 1224, 1234 및 1244)를 통하여 RAM 셀 어레이 200_1의 RAM 셀 100_4, 100_8, 100_12 및 100_16에 각각 기입된다. 이에 따라, 4비트×4비트의 화상 데이타가 RAM 셀 어레이 200_1의 모든 RAM 셀 100_1∼100_16에 서로 겹치지 않고 기입되게 된다. 다음으로, 선택 신호선(182)을 액티브로 하여 RAM 셀 매트릭스(300) 중의 RAM 셀 어레이 200_2를 선택한 상태에서 마찬가지로 하여 화상 데이타(11', 12', 13', 14'), (21', 22', 23', 24'), (31', 32', 33', 34') 및 (41', 42', 43', 44')를 순차 전송하면 4비트×4비트의 화상 데이타가 RAM 셀 어레이 200_2의 모든 RAM셀 100_1∼100_16에 서로 겹치지 않고 기입되게 된다. 이 결과, 2개의 4비트×4비트의 화상 데이타가 RAM 셀 매트릭스(300)에 제5도에 도시한 바와 같이 저장된다.
다음으로, 선택 신호선(181)을 액티브로 하여 RAM 셀 매트릭스(300)의 RAM 셀 어레이 200_1을 선택한다. 이 상태에서 선택 신호선(154)을 액티브로 하여 RAM 셀 어레이 200_1에서 1워드의 화상 데이타를 판독하면 선택 신호선(154)에 의해 선택된 트랜스퍼 게이트(1441∼1444)가 개방되어 RAM 셀 어레이 200_1의 RAM 셀 100_13, 100_14, 100_15 및 100_16으로부터 화상 데이타(14, 24, 34, 44)가 판독되어 데이타 버스(101)로 전송된다. 이어서, 선택 신호선(153, 152 및 151)을 순차 액티브로서 RAM 셀 어레이 200_1에서 1워드의 화상 데이타를 판독하면 선택 신호선(153, 152 및 151)에 의해 선택된 트랜스퍼 게이트(1431∼1434, 1421∼1424 및 1411∼1414)가 순차 개방되어 RAM 셀 어레이 200_1의 RAM 셀 100_9, 100_10, 100_11 및 100_12, RAM 셀 100_5, 100-6, 100_7 및 100_8 및 RAM 셀 100_1, 100_2, 100_3 및 100_4로부터 화상 데이타(13, 23, 33, 43), (12, 22, 32, 42) 및 (11, 21, 31, 41)이 순차 판독되어 데이타 버스(101)로 전송된다. 이로써, RAM 셀 어레이 200_1의 RAM 셀 100_1∼100_16상의 4비트×4비트의 화상 데이타가 빠짐없이 판독된다. 다음으로, 선택 신호선(182)을 액티브로 하여 RAM 셀 매트릭스(300)의 RAM 셀 어레이 200_2에 대해 동일한 처리를 반복함으로써, RAM 셀 어레이 200_2의 RAM 셀 100_1∼100_16부터 화상 데이타(14', 24', 34', 44'), (13', 23', 33', 43'), (12', 22', 32', 42') 및 (14', 24', 34', 44')가 이 순서로 판독되어 데이타 버스(101)로 전송된다.
이에 따라, RAM 셀 어레이 200_2의 RAM 셀 100_1∼100_16상의 4비트×4비트의 화상 데이타가 빠짐없이 판독된다. 이 결과, 제5도 중에 도시한 바와 같은 +90˚ 회전시킨 2개의 화상 데이타를 얻을 수 있다.
제6도를 참조하면서 -90˚ 회전 처리할 경우에 대해 설명하면, 우선 선택 신호선(181)을 액티브로 하고 RAM 셀 매트릭스(300)중의 RAM 셀 어레이 200_1을 선택한다. 이 상태에서 버스 마스터가 데이타선(111∼114)에서 RAM 셀 어레이 200_1로 1워드의 화상 데이타(11, 12, 13, 14)를 전송할 때, 선택 신호선(134)에 의해 선택된 트랜스퍼 게이트(1214, 1224, 1234 및 1244)가 개방되고 화상 데이타(11, 12, 13, 14)가 RAM 셀 어레이 200_1의 RAM 셀 100_4, 100_8, 100_12 및 100_16에 각각 기입된다. 마찬가지로 하여 화상 데이타(21, 22, 23, 24)가 선택 신호선(133)에 의해 선택된 트랜스퍼 게이트(1213, 1223, 1233 및 1243)를 통해 RAM 셀 어레이 200_1의 RAM 셀 100_3, 100_7, 100_11 및 100_15에 각각 기입된다. 마찬가지로 하여 화상 데이타(31, 32, 33, 34)가 선택 신호선(132)에 의해 선택된 트랜스퍼 게이트(1212, 1222, 1232 및 1242)를 통하여 RAM 셀 어레이 200_1의 RAM 셀 100_2, 100_6, 100_10 및 100_14에 각각 기입된다. 마찬가지로 하여 화상 데이타(41, 42, 43, 44)가 선택 신호선(131)에 의해 선택된 트랜스퍼 게이트(1211, 1221, 1231 및 1241)를 통하여 RAM 셀 어레이 200_1의 RAM 셀 100_1, 100_5, 100_9 및 100_13에 각각 기입된다. 이에 따라, 4비트×4비트의 화상 데이타가 RAM 셀 어레이 200_1의 모든 RAM 셀 100_1∼100_16에 서로 겹치지 않게 기입되게 된다. 다음으로, 선택 신호선(182)을 액티브로 하여 RAM 셀 매트릭스(300) 중의 RAM 셀 어레이 200_2를 선택한 상태에서, 마찬가지로 하여 화상 데이타(11', 12', 13', 14'), (21', 22', 23', 24'), (31', 32', 33', 34') 및 (41', 42', 43', 44')를 순차 전송한다. 4비트×4비트의 화상 데이타가 RAM 셀 어레이 200_2의 모든 RAM셀 100_1∼100_16에 서로 겹치지 않고 기입되게 된다. 이 결과, 2개의 4비트×4비트의 화상 데이타가 RAM 셀 매트릭스(300)에 제6도에 도시한 바와 같이 저장된다.
다음으로, 선택 신호선(181)을 액티브로 하여 RAM 셀 매트릭스(300)의 RAM 셀 어레이 200_1을 선택한다. 이 상태에서 선택 신호선(154)을 액티브로 하여 RAM 셀 어레이 200_1에서 1워드의 화상 데이타를 판독하면 선택 신호선(151)에 의해 선택된 트랜스퍼 게이트(1414∼1414)가 개방되어 RAM 셀 어레이 200_1의 RAM 셀 100_1, 100_2, 100_3 및 100_4로부터 화상 데이타(41, 31, 21, 11)가 판독되어 데이타 버스(101)로 전송된다. 이어서, 선택 신호선(152, 153 및 154)을 순차 액티브로서 RAM 셀 어레이 200_1에서 1워드의 화상 데이타를 판독하면 선택 신호선(152, 153 및 154)에 의해 선택된 트랜스퍼 게이트(1421∼1424, 1431∼1434 및 1441∼1444)가 순차 개방되어 RAM 셀 어레이 200_1의 RAM 셀 100_5, 100_6, 100_7 및 100_8, RAM 셀 100_9, 100-10, 100_11 및 100_12 및 RAM 셀 100_13, 100_14, 100_15 및 100_16으로부터 화상 데이타(42, 32, 22, 12), (43, 33, 23, 13) 및 (44, 34, 24, 14)가 순차 판독되고 데이타 버스(101)로 전송된다. 이로써, RAM 셀 어레이 200_1의 RAM 셀 100_1∼100_16상의 4비트×4비트의 화상 데이타가 빠짐없이 판독된다. 다음으로, 선택 신호선(182)을 액티브로 하여 RAM 셀 매트릭스(300)의 RAM 셀 어레이 200_2에 대해 동일한 처리를 반복함으로써, RAM 셀 어레이 200_2의 RAM 셀 100_1∼100_16으로부터 화상 데이타(41', 31', 21', 11'), (42', 32', 22', 12'), (43', 33', 23', 13') 및 (44', 34', 24', 14')가 이 순서로 판독되어 데이타 버스(101)로 전송된다.
이로써, RAM 셀 어레이 200_2의 RAM 셀 100_1∼100_16상의 4비트×4비트의 화상 데이타가 빠짐없이 판독된다. 이 결과, 제6도 중에 도시한 바와 같은 -90˚ 회전한 2개의 화상 데이타를 얻을 수 있다.
특히, 본 발명의 데이타 변환 장치를 프린트 버퍼에 적용함으로써 화상 데이타를 ±90˚회전시켜 프린트 헤드에 직접 전송하는 경우 등에서 이용할 수 있다.
이상 설명한 바와 같이 본 발명은 n2개의 RAM 셀로 이루어진 RAM 셀 어레이와, n비트의 화상 데이타를 RAM 셀 어레이의 소정 번지의 RAM 셀에 일괄하여 기입하는 데이타 기입 수단과, n비트의 화상 데이타를 RAM 셀 어레이의 소정 번지의 RAM 셀로부터 일괄하여 판독하는 데이타 판독 수단을 설치함으로써 n비트×n비트의 화상 데이타의 ±90˚회전처리를 2계통의 어드레스선 및 데이타선을 필요로 하지 않는 통상의 RAM 셀로 실현할 수 있고, 데이타 변환 장치의 회로 규모를 작게 하여 면적을 축소시킬 수 있다는 효과가 있다. 면적에 관해서는 6트랜지스터 구성의 RAM 셀을 사용했을 경우에는 종래의 8트랜지스터 구성의 RAM 셀을 사용한 데이타 변환 장치에 비해 30∼40%의 축소가 가능하다. 또, 배선 길이를 짧게 하여 크리티컬 딜레이를 단축시킬 수 있는 효과가 있다.
또, n2개의 RAM 셀로 이루어진 RAM 셀 어레이의 복수개의 집합인 RAM 셀 매트릭스와, RAM 셀 매트릭스로부터 하나의 RAM 셀 어레이를 선택하는 RAM 셀 어레이 선택 수단과, n비트의 화상 데이타를 RAM 셀 어레이의 소정 번지의 RAM 셀에 일괄하여 기입하는 데이타 기입 수단과, n비트의 화상 데이타를 RAM 셀 어레이의 소정 번지의 RAM 셀로부터 일괄하여 판독하는 데이타 판독 수단을 설치함으로써 복수개의 n비트×n비트의 화상 데이타의 ±90˚회전처리를 2계통의 어드레스선 및 데이타선을 필요로 하지 않는 통상의 RAM 셀로 실현할 수 있고, 데이타 변환 장치의 회로 규모를 작게 하여 면적을 축소할 수 있음과 동시에, 배선 길이를 짧게 하여 크리티컬 딜레이를 단축시킬 수 있다는 효과가 있다.

Claims (10)

  1. 폭 n(비트)×높이 n(비트)인 정방형의 q(q≥2인 정수)개의 화상 데이타 WDijp(i=1∼n(행방향), j=1∼n(열방향), p=1∼q(갯수)]을 +90˚회전한 q개의 화상 데이타 RDlmp[l=1∼n(행방향), m=1∼n(열방향), p=1∼q(갯수)]으로 변환하는 화상 데이타의 회전 처리를 행하는 데이타 변환 장치에 있어서, n2개의 RAM 셀로 이루어지는 RAM 셀 어레이의 q개의 집합인 RAM 셀 매트릭스, 상기 RAM 셀 매트릭스에서 하나의 RAM 셀 어레이를 선택하는 RAM 셀 어레이 선택 수단, n비트의 화상 데이타 WDijp(i=1∼n)을 상기 RAM 셀 어레이 선택 수단에 의해 선택된 p번째의 상기 RAM 셀 어레이의 {(i-1)n+j}번지(i=1∼n)의 RAM 셀에 일괄하여 기입하는 데이타 기입 수단, 및 n비트의 화상 데이타 RDlmp(l=1∼n)을 상기 RAM 셀 어레이 선택 수단에 의해 선택된 p번째의 상기 RAM 셀 어레이의 {n(n-m)+1}번지(1=1∼n)의 RAM 셀로부터 일괄하여 판독하는 데이타 판독 수단을 갖는 것을 특징으로 하는 데이타 변환 장치.
  2. 폭 n(비트)×높이 n(비트)인 정방형의 q(q≥2인 정수)개의 화상 데이타 WDijp[i=1∼n(행방향), j=1∼n(열방향), p=1∼q(갯수)]을 -90˚회전한 q개의 화상 데이타 RDlmp[l=1∼n(행방향), m=1∼n(열방향), p=1∼q(갯수)]으로 변환하는 화상 데이타의 회전 처리를 행하는 데이타 변환 장치에 있어서, n2개의 RAM 셀로 이루어지는 RAM 셀 어레이의 q개의 집합인 RAM 셀 매트릭스와, 상기 RAM 셀 매트릭스에서 하나의 RAM 셀 어레이를 선택하는 RAM 셀 어레이 선택 수단, n비트의 화상 데이타 WDijp(i=1∼n)을 상기 RAM 셀 어레이 선택 수단에 의해 선택된 p번째의 상기 RAM 셀 어레이의 {in-j+1}번지(i=1∼n)의 RAM 셀에 일괄하여 기입하는 데이타 기입 수단, 및 n비트의 화상 데이타 RDlmp(l=1∼n)을 상기 RAM 셀 어레이 선택 수단에 의해 선택된 p번째의 상기 RAM 셀 어레이의 {n(m-1)+1}번지(1=1∼n)의 RAM 셀로부터 일괄하여 판독하는 데이타 판독 수단을 갖는 것을 특징으로 하는 데이타 변환 장치.
  3. 제1항에 있어서, 상기 데이타 기입 수단은 상기 RAM 셀 어레이의 각 RAM 셀에 접속된 데이타선, 이들 데이타선을 개폐하는 트랜스퍼 게이트, 이들 트랜스퍼 게이트의 개폐를 지시하는 선택 신호선 및 이들 선택 신호선이 도출된 Y방향 셀렉터로 이루어지는 기입 버퍼인 것을 특징으로 하는 데이타 변환 장치.
  4. 제1항에 있어서, 상기 데이타 판독 수단은 상기 RAM 셀 어레이의 각 RAM 셀에 접속된 데이타선, 이들 데이타선을 개폐하는 트랜스퍼 게이트, 이들 트랜스퍼 게이트의 개폐를 지시하는 선택 신호선 및 이들 선택 신호선이 도출된 Y방향 셀렉터로 이루어지는 판독 버퍼인 것을 특징으로 하는 데이타 변환 장치.
  5. 제1항에 있어서, 상기 RAM 셀 어레이 선택 수단이 상기 RAM 셀 매트릭스 중 하나의 RAM 셀 어레이를 선택하는 선택 신호선과, 이들 선택 신호선을 도출하는 X방향 디코더로 이루어지는 것을 특징으로 하는 데이타 변환 장치.
  6. 제1항에 있어서, 상기 RAM 셀이 6트랜지스터 구성으로 된 것을 특징으로 하는 데이타 변환 장치.
  7. 제2항에 있어서, 상기 데이타 기입 수단이 상기 RAM 셀 어레이의 각 RAM 셀에 접속된 데이타선, 이들 데이타선을 개폐하는 트랜스퍼 게이트, 이들 트랜스퍼 게이트의 개폐를 지시하는 선택 신호선 및 이들 선택 신호선이 도출된 Y방향 셀렉터로 이루어지는 기입 버퍼로 된 것을 특징으로 하는 데이타 변환 장치.
  8. 제2항에 있어서, 상기 데이타 판독 수단이 상기 RAM 셀 어레이의 각 RAM 셀에 접속된 데이타선, 이들 데이타선을 개폐하는 트랜스퍼 게이트, 이들 트랜스퍼 게이트의 개폐를 지시하는 선택 신호선 및 이들 선택 신호선이 도출된 Y방향 셀렉터로 이루어지는 판독 버퍼로 된 것을 특징으로 하는 데이타 변환 장치.
  9. 제2항에 있어서, 상기 RAM 셀 어레이 선택 수단이 상기 RAM 셀 매트릭스 중 하나의 RAM 셀 어레이를 선택하는 선택 신호선과, 이들 선택 신호선을 도출하는 X방향 디코더로 이루어지는 것을 특징으로 하는 데이타 변환 장치.
  10. 제2항에 있어서, 상기 RAM 셀이 6트랜지스터 구성으로 된 것을 특징으로 하는 데이타 변환 장치.
KR1019950032764A 1994-09-29 1995-09-29 데이타변환장치 KR100204851B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-259177 1994-09-29
JP6259177A JP2723056B2 (ja) 1994-09-29 1994-09-29 データ変換装置

Publications (2)

Publication Number Publication Date
KR960011660A KR960011660A (ko) 1996-04-20
KR100204851B1 true KR100204851B1 (ko) 1999-06-15

Family

ID=17330438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032764A KR100204851B1 (ko) 1994-09-29 1995-09-29 데이타변환장치

Country Status (3)

Country Link
US (1) US5909222A (ko)
JP (1) JP2723056B2 (ko)
KR (1) KR100204851B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275622B1 (en) * 1998-06-30 2001-08-14 Canon Kabushiki Kaisha Image rotation system
US6563730B1 (en) 2002-04-09 2003-05-13 National Semiconductor Corporation Low power static RAM architecture
US6711051B1 (en) 2002-09-05 2004-03-23 National Semiconductor Corporation Static RAM architecture with bit line partitioning
US7576758B2 (en) * 2005-03-08 2009-08-18 Texas Instruments Incorporated Using super-pixels for efficient in-place rotation of images
US7782341B2 (en) * 2005-03-08 2010-08-24 Texas Instruments Incorporated In place rotation of images for low memory systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1547119A (en) * 1977-12-09 1979-06-06 Ibm Image rotation apparatus
JPS5776649A (en) * 1980-10-31 1982-05-13 Toshiba Corp Picture information display device
JPS5885994A (ja) * 1981-11-18 1983-05-23 Nec Corp メモリ回路
JPS5928283A (ja) * 1982-08-05 1984-02-14 Mitsubishi Electric Corp デ−タ配列変換回路
JPS5991574A (ja) * 1982-11-16 1984-05-26 Mitsubishi Electric Corp デ−タ配列変換回路
JPS6370381A (ja) * 1986-09-12 1988-03-30 インターナショナル・ビジネス・マシーンズ・コーポレーション イメ−ジ・デ−タの回転方法
US4929085A (en) * 1986-09-30 1990-05-29 Kabushiki Kaisha Toshiba Image data rotation processing method and apparatus therefor
US5081700A (en) * 1989-02-15 1992-01-14 Unisys Corporation Apparatus for high speed image rotation
US5365601A (en) * 1991-12-23 1994-11-15 Xerox Corporation N-bit wide parallel rotation algorithm
JP2973784B2 (ja) * 1993-07-19 1999-11-08 松下電器産業株式会社 多値画像９０度回転方法及び装置

Also Published As

Publication number Publication date
US5909222A (en) 1999-06-01
JPH0896122A (ja) 1996-04-12
JP2723056B2 (ja) 1998-03-09
KR960011660A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
US7630230B2 (en) Static random access memory architecture
US5936881A (en) Semiconductor memory device
JP2003241957A5 (ko)
JPH0542078B2 (ko)
JPH0240193A (ja) 半導体記憶装置
KR910002202B1 (ko) 바운더리-프리 반도체 메모리 장치
KR100204851B1 (ko) 데이타변환장치
US5289429A (en) Address decoder which variably selects multiple rows and/or columns and semiconductor memory device using same
KR930001734B1 (ko) 파셜 랜덤 액세스 메모리
KR0173356B1 (ko) 패러렐.시리얼 변환 장치 및 이것을 이용한 선형 변환 장치 및 패러렐.시리얼 데이타 변환 방법
EP0381940A1 (en) Register bank circuit
JPH04295953A (ja) 要素プロセッサの２次元アレイを内蔵する並列データ処理装置および要素プロセッサのサブアレイユニット
US4841567A (en) Memory device
US5910794A (en) Method and apparatus for storing and rotating bit patterns
JPS60133587A (ja) 半導体記憶装置
JPH0255877B2 (ko)
JPH0248912B2 (ko)
JP3185278B2 (ja) 直交メモリ
JP2643533B2 (ja) 画像情報回転装置
JPS62111364A (ja) 画像デ−タ回転装置
JPH09231745A (ja) 半導体記憶装置
JP3050321B2 (ja) マルチポートメモリ
JPH08148572A (ja) 半導体集積回路
KR100487005B1 (ko) 하이스피드비디오프레임버퍼
JPS63138443A (ja) 画像メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020320

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee