JP2723056B2 - データ変換装置 - Google Patents

データ変換装置

Info

Publication number
JP2723056B2
JP2723056B2 JP6259177A JP25917794A JP2723056B2 JP 2723056 B2 JP2723056 B2 JP 2723056B2 JP 6259177 A JP6259177 A JP 6259177A JP 25917794 A JP25917794 A JP 25917794A JP 2723056 B2 JP2723056 B2 JP 2723056B2
Authority
JP
Japan
Prior art keywords
data
ram cell
ram
cell array
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6259177A
Other languages
English (en)
Other versions
JPH0896122A (ja
Inventor
敏明 梅島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6259177A priority Critical patent/JP2723056B2/ja
Priority to US08/536,341 priority patent/US5909222A/en
Priority to KR1019950032764A priority patent/KR100204851B1/ko
Publication of JPH0896122A publication Critical patent/JPH0896122A/ja
Application granted granted Critical
Publication of JP2723056B2 publication Critical patent/JP2723056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/60—Rotation of whole images or parts thereof
    • G06T3/606—Rotation of whole images or parts thereof by memory addressing or mapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ変換装置に関し、
特に画像データの回転処理に用いるデータ変換装置に関
する。
【０００２】
【従来の技術】従来の画像データの回転処理技術を、例
えば図７〜図９に示す。図７は従来のｎ（ｎ≧２の整
数）ビット×ｎビットの画像データ回転処理に用いるデ
ータ変換装置を示し、図８は図７における○印字部分の
ＲＡＭセル（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ）の詳細な回路図を示し、図９は図７における無印の
ＲＡＭセルの詳細な回路図を示す。
【０００３】このような従来のデータ変換装置では、デ
ータの書込みは、アドレス選択デコーダ４０３により、
例えばアドレス線４０１＿ｎが“Ｈ”になると、ＲＡＭ
セル４００＿ｎ０〜４００＿ｎｎのアドレス線４０１が
“Ｈ”になり、４０２＿１ｉ〜４０２＿ｎｉのデータが
データ線４０５および４０６によりＲＡＭセル４００＿
ｎ０〜４００＿ｎｎにそれぞれ書き込まれる。このと
き、ＲＡＭセル４００＿ｎ０のアドレス線４０１と４０
２とが接続されているので、ＲＡＭセル４００＿ｎ０〜
４００＿ｎｎのアドレス線４０２が“Ｈ”になる。しか
し、データ線４０３および４０４はプリチャージ信号４
１０によりプリチャージされているので、ＲＡＭセル４
００＿００〜４００＿ｎ０のデータは壊れることなくそ
のまま保持される。
【０００４】データの読出しは、データ書込みの場合と
同様に、アドレス選択デコーダ４０３により、例えばア
ドレス線４０１＿ｎが“Ｈ”になると、ＲＡＭセル４０
０＿ｎ０〜４００＿ｎｎのうちの選択されたアドレス線
４０１が“Ｈ”になり、またＲＡＭセル４００＿００〜
４００＿ｎ０のアドレス線４０２が“Ｈ”になる。この
とき、ＲＡＭセル４００＿ｎ０〜４００＿ｎｎのデータ
はデータ線４０５および４０６に読み出され、またＲＡ
Ｍセル４００＿００〜４００＿ｎ０のデータはデータ線
４０３および４０４に読み出される。
【０００５】そして、回転信号４１１が“Ｈ”のときは
データ線４０３および４０４のデータが、“Ｌ”のとき
はデータ線４０５および４０６のデータが４０２＿１ｏ
〜４０２＿ｎｏに出力されることにより、通常のＲＡＭ
としての機能と画像データ回転処理を行うデータ変換装
置（いわゆる回転ＲＡＭ）としての機能とが実現されて
いた。
【０００６】また、特開平４−３３１７８号公報には、
ワークメモリの画素情報を画素単位で９０度単位の任意
の角度で回転させるときに、ＣＰＵが画像情報をＫ画素
×Ｌ列の画素情報群に分割し、各画素情報群の各列の画
素情報をＣＰＵのＩ／Ｏアドレス空間に各々割り付けら
れたＬ個のＫビットの画像情報ラッチ回路に順次出力
し、Ｌ個のＫビットの画像情報ラッチ回路の出力の同一
ビットが入力に接続されＣＰＵのＩ／Ｏアドレス空間に
割り付けられたＫ個のＬビットの回転ゲート回路から順
次読み出した後に画像情報を分割した画像情報群を一要
素として９０度単位の所定の角度で回転したブロックに
書き込むようにした画像情報処理方式が開示されてい
る。
【０００７】
【発明が解決しようとする課題】上述した従来のデータ
変換装置では、特殊な８トランジスタのＲＡＭセルを使
用し２系統のアドレス線およびデータ線を必要としてい
たので、回路規模が大きくなるという問題点があった。
また、２系統のアドレス線およびデータ線を使用するた
め、配線長が長くなりクリティカルディレイが大きくな
るという問題点があった。
【０００８】一方、特開平４−３３１７８号公報に開示
された画像情報処理方式では、画像情報ラッチ回路と回
転ゲート回路という画像データ回転処理のための回路を
必要とするので、回路規模が大きくなるという問題点が
ある。
【０００９】本発明の目的は、上述の点に鑑み、画像デ
ータ回転処理に２系統のアドレス線およびデータ線を必
要としない通常のＲＡＭセルからなるＲＡＭセルアレイ
を使用するとともに読出し／書込み（Ｒ／Ｗ）バッファ
に特殊な論理を使用することで、回路規模が小さくてす
むとともにクリティカルディレイも小さくできるように
したデータ変換装置を提供することにある。
【００１０】
【００１１】
【００１２】
【課題を解決するための手段】 本発明のデータ変換装置
は、幅ｎ（ビット）×高さｎ（ビット）の正方形のｑ
（ｑ≧２の整数）個の画像データＷＤijp （ｉ＝１〜ｎ
（行方向）、ｊ＝１〜ｎ（列方向）、ｐ＝１〜ｑ（個
数））を、＋９０度回転したｑ個の画像データＲＤlmp
（ｌ＝１〜ｎ（行方向）、ｍ＝１〜ｎ（列方向）、ｐ＝
１〜ｑ（個数））に変換する画像データ回転処理を行う
データ変換装置において、ｎ2 個のＲＡＭセルからなる
ＲＡＭセルアレイのｑ個の集合であるＲＡＭセルマトリ
クスと、このＲＡＭセルマトリクスから１つのＲＡＭセ
ルアレイを選択するＲＡＭセルアレイ選択手段と、ｎビ
ットの画像データＷＤijp （ｉ＝１〜ｎ）を前記ＲＡＭ
セルアレイ選択手段により選択されたｐ番目の前記ＲＡ
Ｍセルアレイの｛（ｉ−１）ｎ＋ｊ｝番地（ｉ＝１〜
ｎ）のＲＡＭセルに一括して書き込むデータ書込み手段
と、ｎビットの画像データＲＤlmp （ｌ＝１〜ｎ）を前
記ＲＡＭセルアレイ選択手段により選択されたｐ番目の
前記ＲＡＭセルアレイの｛ｎ（ｎ−ｍ）＋ｌ｝番地（ｌ
＝１〜ｎ）のＲＡＭセルから一括して読み出すデータ読
出し手段とを有する。
【００１３】また、本発明のデータ変換装置は、幅ｎ
（ビット）×高さｎ（ビット）の正方形のｑ（ｑ≧２の
整数）個の画像データＷＤijp （ｉ＝１〜ｎ（行方
向）、ｊ＝１〜ｎ（列方向）、ｐ＝１〜ｑ（個数））
を、−９０度回転したｑ個の画像データＲＤlmp （ｌ＝
１〜ｎ（行方向）、ｍ＝１〜ｎ（列方向）、ｐ＝１〜ｑ
（個数））に変換する画像データ回転処理を行うデータ
変換装置において、ｎ2 個のＲＡＭセルからなるＲＡＭ
セルアレイのｑ個の集合であるＲＡＭセルマトリクス
と、このＲＡＭセルマトリクスから１つのＲＡＭセルア
レイを選択するＲＡＭセルアレイ選択手段と、ｎビット
の画像データＷＤijp （ｉ＝１〜ｎ）を前記ＲＡＭセル
アレイ選択手段により選択されたｐ番目の前記ＲＡＭセ
ルアレイの｛ｉｎ−ｊ＋１｝番地（ｉ＝１〜ｎ）のＲＡ
Ｍセルに一括して書き込むデータ書込み手段と、ｎビッ
トの画像データＲＤlmp （ｌ＝１〜ｎ）を前記ＲＡＭセ
ルアレイ選択手段により選択されたｐ番目の前記ＲＡＭ
セルアレイの｛ｎ（ｍ−１）＋ｌ｝番地（ｌ＝１〜ｎ）
のＲＡＭセルから一括して読み出すデータ読出し手段と
を有する。
【００１４】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
【００１５】図１は、本発明の第１実施例に係るデータ
変換装置の構成を示す回路図である。本実施例のデータ
変換装置は、ｎビットのデータバス１０１と、データバ
ス１０１に接続されたｎ本の１ビットのデータ線１１１
〜１１ｎと、各データ線１１１〜１１ｎのｎ本の分岐線
にそれぞれ設けられたトランスファーゲート１２１１〜
１２１ｎ，１２２１〜１２２ｎ，…，１２ｎ１〜１２ｎ
ｎと、トランスファーゲート１２１１〜１２１ｎ，１２
２１〜１２２ｎ，…，１２ｎ１〜１２ｎｎを選択的に開
閉するセレクト信号線１３１〜１３ｎと、セレクト信号
線１３１〜１３ｎが導出されたＹ方向セレクタ１０３
と、ｎ2 個のＲＡＭセル１００＿１〜１００＿ｎ2 から
なるＲＡＭセルアレイ２００と、ＲＡＭセルアレイ２０
０の各ＲＡＭセル１００＿１〜１００＿ｎ2 に接続され
たｎ本の１ビットのデータ線１６１〜１６ｎのｎ本の分
岐線にそれぞれ設けられたトランスファーゲート１４１
１〜１４１ｎ，１４２１〜１４２ｎ，…，１４ｎ１〜１
４ｎｎと、トランスファーゲート１４１１〜１４１ｎ，
１４２１〜１４２ｎ，…，１４ｎ１〜１４ｎｎを選択的
に開閉するセレクト信号線１５１〜１５ｎと、セレクト
信号線１５１〜１５ｎが導出されたＹ方向セレクタ１０
４と、ｎ本の１ビットのデータ線１６１〜１６ｎが接続
されたセンスアンプ１０２と、センスアンプ１０２から
導出されてデータバス１０１に接続されたｎ本の１ビッ
トのデータ線１７１〜１７ｎとから構成されている。
【００１６】データ線１１１のｎ本の分岐線は、トラン
スファーゲート１２１１〜１２１ｎをそれぞれ介してＲ
ＡＭセルアレイ２００のＲＡＭセル１００＿１〜１００
＿ｎに接続されている。同様に、各データ線１１２ない
し１１ｎのｎ本の分岐線は、トランスファーゲート１２
２１〜１２２ｎないし１２ｎ１〜１２ｎｎをそれぞれ介
してＲＡＭセルアレイ２００のＲＡＭセル１００＿ｎ＋
１〜１００＿２ｎないし１００＿ｎ2 −ｎ＋１〜１００
＿ｎ2 に接続されている。
【００１７】セレクト信号線１３１は、各データ線１１
１〜１１ｎの１番目の分岐線に設けられたｎ個のトラン
スファーゲート１２１１〜１２ｎ１を一括して開閉する
ようになっている。同様に、セレクト信号線１３２ない
し１３ｎは、各データ線１１１〜１１ｎの２番目ないし
ｎ番目の分岐線に設けられたｎ個のトランスファーゲー
ト１２１２〜１２ｎ２ないし１２１ｎ〜１２ｎｎを一括
して開閉するようになっている。
【００１８】データ線１６１のｎ本の分岐線は、トラン
スファーゲート１４１１〜１４ｎ１をそれぞれ介してＲ
ＡＭセルアレイ２００のＲＡＭセル１００＿１，１００
＿ｎ＋１，…，１００＿ｎ2 −ｎ＋１に接続されてい
る。同様に、各データ線１６２ないし１６ｎのｎ本の分
岐線は、トランスファーゲート１４１２〜１４ｎ２ない
し１４１ｎ〜１４ｎｎをそれぞれ介してＲＡＭセルアレ
イ２００のＲＡＭセル１００＿２，１００＿ｎ＋２，
…，１００＿ｎ2 −ｎ＋２ないし１００＿ｎ，１００＿
２ｎ，…，１００＿ｎ2 に接続されている。
【００１９】セレクト信号線１５１は、データ線１６１
〜１６ｎの１番目の分岐線に設けられたｎ個のトランス
ファーゲート１４１１〜１４１ｎを一括して開閉するよ
うになっている。同様に、セレクト信号線１５２〜１５
ｎは、各データ線１６２〜１６ｎの２〜ｎ番目の分岐線
に設けられたｎ個のトランスファーゲート１４２１〜１
４２ｎないし１４ｎ１〜１４ｎｎを一括して開閉するよ
うになっている。
【００２０】図２は、一般のスタティックＲＡＭなどに
使用されるＲＡＭセル１００＿ｋ（１≦ｋ≦ｎ2 ）の一
例を示す回路図である。このＲＡＭセル１００＿ｋは、
いわゆるデプレション負荷型と呼ばれる６トランジスタ
構成のものであり、すでに公知のものであるので、その
詳しい動作については説明を割愛する。なお、ＲＡＭセ
ル１００＿ｋが、図２に示した構成のＲＡＭセルに限定
されるものでないことはいうまでもない。
【００２１】次に、このように構成された第１実施例の
データ変換装置の動作について説明する。
【００２２】（１） 幅ｎ（ビット）×高さｎ（ビッ
ト）の正方形の画像データＷＤij（ｉ＝１〜ｎ（行方
向）、ｊ＝１〜ｎ（列方向））を、＋９０度回転した画
像データＲＤlm（ｌ＝１〜ｎ（行方向）、ｍ＝１〜ｎ
（列方向））に変換する画像データ回転処理の場合
【００２３】バスマスタ（図示せず）がデータバス１０
１を介してデータ線１１１〜１１ｎよりＲＡＭセルアレ
イ２００に１ワード（以下、行方向にｎビットを１ワー
ドとする）の画像データＷＤij（ｉ＝１〜ｎ）を転送す
るとき、Ｙ方向セレクタ１０３からのセレクト信号線１
３ｊにより選択されたトランスファーゲート１２１ｊ〜
１２ｎｊが開放されてｎ個のＲＡＭセル１００＿ｋ（た
だし、ｋ＝（ｉ−１）ｎ＋ｊ；ｉ＝１〜ｎ）に画像デー
タＷＤij（ｉ＝１〜ｎ）が一括して書き込まれる。これ
を、ｊ＝１〜ｎについて同様に繰り返すことにより、Ｒ
ＡＭセルアレイ２００のすべてのＲＡＭセル１００＿ｋ
（ｋ＝１〜ｎ2 ）に画像データＷＤij（ｉ＝１〜ｎ、ｊ
＝１〜ｎ）が重なり合うことなしに書き込まれる。
【００２４】次に、ＲＡＭセルアレイ２００より１ワー
ドの画像データＲＤlm（ｌ＝１〜ｎ）を読み出すとき、
Ｙ方向セレクタ１０４からのセレクト信号線１５ｍによ
り選択されたトランスファーゲート１４ｍ１〜１４ｍｎ
が開放されて、ＲＡＭセル１００＿ｋ（ただし、ｋ＝ｎ
（ｎ−ｍ）＋ｌ；ｌ＝１〜ｎ）からデータ線１６１〜１
６ｎ，センスアンプ１０２およびデータ線１７１〜１７
ｎを通り画像データＲＤlm（ｌ＝１〜ｎ）がデータバス
１０１に読み出される。これを、ｍ＝１〜ｎについて同
様に繰り返すことにより、ＲＡＭセルアレイ２００のす
べてのＲＡＭセル１００＿ｋ（ｋ＝１〜ｎ2 ）から画像
データＲＤlm（ｌ＝１〜ｎ、ｍ＝１〜ｎ）がすべて欠け
ることなしに読み出される。
【００２５】この結果、画像データＷＤij（ｉ＝１〜
ｎ、ｊ＝１〜ｎ）を、＋９０度回転処理した画像データ
ＲＤlm（ｌ＝１〜ｎ、ｍ＝１〜ｎ）を得ることができ
る。
【００２６】（２） 幅ｎ（ビット）×高さｎ（ビッ
ト）の正方形の画像データＷＤij（ｉ＝１〜ｎ（行方
向）、ｊ＝１〜ｎ（列方向））を、−９０度回転した画
像データＲＤlm（ｌ＝１〜ｎ（行方向）、ｍ＝１〜ｎ
（列方向））に変換する画像データ回転処理の場合
【００２７】バスマスタ（図示せず）がデータバス１０
１を介してデータ線１１１〜１１ｎよりＲＡＭセルアレ
イ２００に１ワードの画像データＷＤij（ｉ＝１〜ｎ）
を転送するとき、Ｙ方向セレクタ１０３からのセレクト
信号線１３ｊにより選択されたトランスファーゲート１
２１ｊ〜１２ｎｊが開放されてｎ個のＲＡＭセル１００
＿ｋ（ただし、ｋ＝ｉｎ−ｊ＋１；ｉ＝１〜ｎ）に画像
データＷＤij（ｉ＝１〜ｎ）が一括して書き込まれる。
これを、ｊ＝ｎ〜１についてセレクト信号線１３ｎ〜１
３１を順次アクティブにして同様に繰り返すことによ
り、ＲＡＭセルアレイ２００のすべてのＲＡＭセル１０
０＿ｋ（ｋ＝１〜ｎ2 ）に画像データＷＤij（ｉ＝１〜
ｎ、ｊ＝１〜ｎ）が重なり合うことなしに書き込まれ
る。
【００２８】次に、ＲＡＭセルアレイ２００より１ワー
ドの画像データＲＤlm（ｌ＝１〜ｎ）を読み出すとき、
Ｙ方向セレクタ１０４からのセレクト信号線１５ｍによ
り選択されたトランスファーゲート１４ｍ１〜１４ｍｎ
が開放されて、ＲＡＭセル１００＿ｋ（ただし、ｋ＝ｎ
（ｍ−１）＋ｌ；ｌ＝１〜ｎ）からデータ線１６１〜１
６ｎ，センスアンプ１０２およびデータ線１７１〜１７
ｎを通り画像データＲＤlm（ｌ＝１〜ｎ）がデータバス
１０１に読み出される。これを、ｍ＝１〜ｎについて同
様に繰り返すことにより、ＲＡＭセルアレイ２００のす
べてのＲＡＭセル１００＿ｋ（ｋ＝１〜ｎ2 ）から画像
データＲＤlm（ｌ＝１〜ｎ、ｍ＝１〜ｎ）がすべて欠け
ることなしに読み出される。
【００２９】この結果、画像データＷＤij（ｉ＝１〜
ｎ、ｊ＝１〜ｎ）を、−９０度回転処理した画像データ
ＲＤlm（ｌ＝１〜ｎ、ｍ＝１〜ｎ）を得ることができ
る。
【００３０】図３は、本発明の第２実施例に係るデータ
変換装置の構成を示す回路図である。本実施例のデータ
変換装置は、図１に示した第１実施例のデータ変換装置
におけるＲＡＭセルアレイ２００をＲＡＭセルマトリク
ス３００に置換するとともに、ＲＡＭセルマトリクス３
００中のｑ（ｑ≧２の整数）個のＲＡＭセルアレイ２０
０＿１〜２００＿ｑ（図４参照）のうちの１つを選択す
るセレクト信号線１８１〜１８ｑを導出するＸ方向デコ
ーダ１０５を追加するようにしたものである。ＲＡＭセ
ルマトリクス３００は、図４に示すように、ｑ個のＲＡ
Ｍセルアレイ２００＿１〜２００＿ｑの集合であり、各
ＲＡＭセルアレイ２００＿１〜２００＿ｑはＲＡＭセル
１００＿１〜１００＿ｎ2 のｎ2 ビットの集合でなる。
なお、その他の部分は、第１実施例のデータ変換装置に
おける対応部分と同一なので、対応する部分には同一符
号を付してそれらの詳しい説明を省略する。
【００３１】次に、このように構成された第２実施例の
データ変換装置の動作について説明する。
【００３２】（３） 幅ｎ（ビット）×高さｎ（ビッ
ト）の正方形のｑ個の画像データＷＤijp （ｉ＝１〜ｎ
（行方向）、ｊ＝１〜ｎ（列方向）、ｐ＝１〜ｑ（個
数））を＋９０度回転したｑ個の画像データＲＤ
lmp （ｌ＝１〜ｎ（行方向）、ｍ＝１〜ｎ（列方向）、
ｐ＝１〜ｑ（個数））に変換する画像データ回転処理の
場合
【００３３】まず、Ｘ方向デコーダ１０５からセレクト
信号線１８ｐをアクティブにしてＲＡＭセルマトリクス
３００中のｐ番目のＲＡＭセルアレイ２００＿ｐを選択
する。この状態からバスマスタ（図示せず）がデータバ
ス１０１を介してデータ線１１１〜１１ｎよりＲＡＭセ
ルアレイ２００＿ｐに１ワードの画像データＷＤ
ijp（ｉ＝１〜ｎ）を転送するとき、Ｙ方向セレクタ１
０３からのセレクト信号線１３ｊにより選択されたトラ
ンスファーゲート１２１ｊ〜１２ｎｊが開放されてｎ個
のＲＡＭセル１００＿ｋ（ただし、ｋ＝（ｉ−１）ｎ＋
ｊ；ｉ＝１〜ｎ）に画像データＷＤij（ｉ＝１〜ｎ）が
一括して書き込まれる。これを、ｊ＝１〜ｎについて同
様に繰り返すことにより、ＲＡＭセルアレイ２００＿ｐ
のすべてのＲＡＭセル１００＿ｋ（ｋ＝１〜ｎ2 ）に画
像データＷＤijp （ｉ＝１〜ｎ、ｊ＝１〜ｎ）が重なり
合うことなしに書き込まれる。さらにこれを、ｐ＝１〜
ｑについて繰り返すことにより、ｑ個の画像データＷＤ
ijp （ｉ＝１〜ｎ、ｊ＝１〜ｎ、ｐ＝１〜ｑ）がＲＡＭ
セルマトリクス３００のすべてのＲＡＭセルアレイ２０
０＿ｐ（ｐ＝１〜ｑ）のすべてのＲＡＭセル１００＿ｋ
（ｋ＝１〜ｎ2 ）に重なり合うことなしに書き込まれ
る。
【００３４】次に、Ｘ方向デコーダ１０５からセレクト
信号線１８ｐをアクティブにしてＲＡＭセルマトリクス
３００中のｐ番目のＲＡＭセルアレイ２００＿ｐを選択
する。この状態からＲＡＭセルアレイ２００＿ｐより１
ワードの画像データＲＤlmp（ｌ＝１〜ｎ）を読み出す
とき、Ｙ方向セレクタ１０４からのセレクト信号線１５
ｍにより選択されたトランスファーゲート１４ｍ１〜１
４ｍｎが開放されて、ＲＡＭセル１００＿ｋ（ただし、
ｋ＝ｎ（ｎ−ｍ）＋ｌ；ｌ＝１〜ｎ）からデータ線１６
１〜１６ｎ，センスアンプ１０２およびデータ線１７１
〜１７ｎを通り画像データＲＤlmp （ｌ＝１〜ｎ）がデ
ータバス１０１に読み出される。これを、ｍ＝１〜ｎに
ついて同様に繰り返すことにより、ＲＡＭセルアレイ２
００＿ｐのすべてのＲＡＭセル１００＿ｋ（ｋ＝１〜ｎ
2 ）から画像データＲＤlm1 （ｌ＝１〜ｎ、ｍ＝１〜
ｎ）がすべて欠けることなしに読み出される。さらにこ
れを、ｐ＝１〜ｑについて繰り返すことにより、ｑ個の
画像データＷＤijp （ｉ＝１〜ｎ、ｊ＝１〜ｎ、ｐ＝１
〜ｑ）がＲＡＭセルマトリクス３００のすべてのＲＡＭ
セルアレイ２００＿ｐ（ｐ＝１〜ｑ）のすべてのＲＡＭ
セル１００＿ｋ（ｋ＝１〜ｎ2 ）から欠けることなしに
読み出される。
【００３５】この結果、ｑ個の画像データＷＤijp （ｉ
＝１〜ｎ、ｊ＝１〜ｎ、ｐ＝１〜ｑ）を、＋９０度回転
処理したｑ個の画像データＲＤlmp （ｌ＝１〜ｎ、ｍ＝
１〜ｎ、ｐ＝１〜ｑ）を得ることができる。
【００３６】（４） 幅ｎ（ビット）×高さｎ（ビッ
ト）の正方形のｑ個の画像データＷＤijp （ｉ＝１〜ｎ
（行方向）、ｊ＝１〜ｎ（列方向）、ｐ＝１〜ｑ（個
数））を−９０度回転したｑ個の画像データＲＤ
lmp （ｌ＝１〜ｎ（行方向）、ｍ＝１〜ｎ（列方向）、
ｐ＝１〜ｑ（個数））に変換する画像データ回転処理の
場合
【００３７】まず、Ｘ方向デコーダ１０５からセレクト
信号線１８ｐをアクティブにしてＲＡＭセルマトリクス
３００中のｐ番目のＲＡＭセルアレイ２００＿ｐを選択
する。この状態からバスマスタ（図示せず）がデータバ
ス１０１を介してデータ線１１１〜１１ｎよりＲＡＭセ
ルアレイ２００＿ｐに１ワードの画像データＷＤ
ijp（ｉ＝１〜ｎ）を転送するとき、Ｙ方向セレクタ１
０３からのセレクト信号線１３ｊにより選択されたトラ
ンスファーゲート１２１ｊ〜１２ｎｊが開放されてｎ個
のＲＡＭセル１００＿ｋ（ただし、ｋ＝ｉｎ−ｊ＋１；
ｉ＝１〜ｎ）に画像データＷＤijp （ｉ＝１〜ｎ）が一
括して書き込まれる。これを、ｊ＝ｎ〜１について同様
に繰り返すことにより、ＲＡＭセルアレイ２００＿ｐの
すべてのＲＡＭセル１００＿ｋ（ｋ＝１〜ｎ2 ）に画像
データＷＤijp （ｉ＝１〜ｎ、ｊ＝１〜ｎ）が重なり合
うことなしに書き込まれる。さらにこれを、ｐ＝１〜ｑ
について繰り返すことにより、ｑ個の画像データＷＤ
ijp （ｉ＝１〜ｎ、ｊ＝１〜ｎ、ｐ＝１〜ｑ）がＲＡＭ
セルマトリクス３００のすべてのＲＡＭセルアレイ２０
０＿ｐ（ｐ＝１〜ｑ）のすべてのＲＡＭセル１００＿ｋ
（ｋ＝１〜ｎ2 ）に重なり合うことなしに書き込まれ
る。
【００３８】次に、Ｘ方向デコーダ１０５からセレクト
信号線１８ｐをアクティブにしてＲＡＭセルマトリクス
３００中のｐ番目のＲＡＭセルアレイ２００＿ｐを選択
する。この状態からＲＡＭセルアレイ２００＿ｐより１
ワードの画像データＲＤljp（ｌ＝１〜ｎ）を読み出す
とき、Ｙ方向セレクタ１０４からのセレクト信号線１５
ｐにより選択されたトランスファーゲート１４１ｊ〜１
４ｎｊが開放されて、ＲＡＭセル１００＿ｋ（ただし、
ｋ＝ｎ（ｎ−ｍ）＋ｌ；ｌ＝１〜ｎ）からデータ線１６
１〜１６ｎ，センスアンプ１０２およびデータ線１７１
〜１７ｎを通り画像データＲＤlmp （ｌ＝１〜ｎ）がデ
ータバス１０１に読み出される。これを、ｍ＝１〜ｎに
ついて同様に繰り返すことにより、ＲＡＭセルアレイ２
００＿１のすべてのＲＡＭセル１００＿ｋ（ｋ＝１〜ｎ
2 ）から画像データＲＤlmp （ｌ＝１〜ｎ、ｍ＝１〜
ｎ）がすべて欠けることなしに読み出される。さらにこ
れを、ｐ＝１〜ｑについて繰り返すことにより、ｑ個の
画像データＷＤijp （ｉ＝１〜ｎ、ｊ＝１〜ｎ、ｐ＝１
〜ｑ）がＲＡＭセルマトリクス３００のすべてのＲＡＭ
セルアレイ２００＿ｐ（ｐ＝１〜ｑ）のすべてのＲＡＭ
セル１００＿ｋ（ｋ＝１〜ｎ2 ）から欠けることなしに
読み出される。
【００３９】この結果、ｑ個の画像データＷＤijp （ｉ
＝１〜ｎ、ｊ＝１〜ｎ、ｐ＝１〜ｑ）を、−９０度回転
処理したｑ個の画像データＲＤlmp （ｌ＝１〜ｎ、ｍ＝
１〜ｎ、ｐ＝１〜ｑ）を得ることができる。
【００４０】図５および図６は、第２実施例のデータ変
換装置において、２個の４ビット×４ビットの画像デー
タを±９０度回転処理する場合の動作例を示す図であ
る。
【００４１】図５を参照しながら＋９０度回転処理する
場合について説明すると、まず、セレクト信号線１８１
をアクティブとして、ＲＡＭセルマトリクス３００中の
ＲＡＭセルアレイ２００＿１を選択する。この状態から
バスマスタがデータ線１１１〜１１４よりＲＡＭセルア
レイ２００＿１に１ワードの画像データ（１１，１２，
１３，１４）（ここで、１１，１２，１３，１４等は画
像データの位置を示す。以下同様）を転送するとき、セ
レクト信号線１３１により選択されたトランスファーゲ
ート１２１１，１２２１，１２３１および１２４１が開
放されて、画像データ（１１，１２，１３，１４）がＲ
ＡＭセルアレイ２００＿１のＲＡＭセル１００＿１，１
００＿５，１００＿９および１００＿１３にそれぞれ書
き込まれる。同様にして、画像データ（２１，２２，２
３，２４）がセレクト信号線１３２により選択されたト
ランスファーゲート１２１２，１２２２，１２３２およ
び１２４２を介してＲＡＭセルアレイ２００＿１のＲＡ
Ｍセル１００＿２，１００＿６，１００＿１０および１
００＿１４にそれぞれ書き込まれる。同様にして、画像
データ（３１，３２，３３，３４）がセレクト信号線１
３３により選択されたトランスファーゲート１２１３，
１２２３，１２３３および１２４３を介してＲＡＭセル
アレイ２００＿１のＲＡＭセル１００＿３，１００＿
７，１００＿１１および１００＿１５にそれぞれ書き込
まれる。同様にして、画像データ（４１，４２，４３，
４４）がセレクト信号線１３４により選択されたトラン
スファーゲート１２１４，１２２４，１２３４および１
２４４を介してＲＡＭセルアレイ２００＿１のＲＡＭセ
ル１００＿４，１００＿８，１００＿１２および１００
＿１６にそれぞれ書き込まれる。これにより、４ビット
×４ビットの画像データがＲＡＭセルアレイ２００＿１
のすべてのＲＡＭセル１００＿１〜１００＿１６に重な
り合うことなしに書き込まれたことになる。次に、セレ
クト信号線１８２をアクティブとして、ＲＡＭセルマト
リクス３００中のＲＡＭセルアレイ２００＿２を選択し
た状態から、同様にして、画像データ（１１’，１
２’，１３’，１４’），（２１’，２２’，２３’，
２４’），（３１’，３２’，３３’，３４’）および
（４１’，４２’，４３’，４４’）を順次転送する
と、４ビット×４ビットの画像データがＲＡＭセルアレ
イ２００＿２のすべてのＲＡＭセル１００＿１〜１００
＿１６に重なり合うことなしに書き込まれたことにな
る。この結果、２個の４ビット×４ビットの画像データ
がＲＡＭセルマトリクス３００に図５に示すように格納
される。
【００４２】次に、セレクト信号線１８１をアクティブ
として、ＲＡＭセルマトリクス３００のＲＡＭセルアレ
イ２００＿１を選択する。この状態から、セレクト信号
線１５４をアクティブとしてＲＡＭセルアレイ２００＿
１より１ワードの画像データを読み出すと、セレクト信
号線１５４により選択されたトランスファーゲート１４
４１〜１４４４が開放してＲＡＭセルアレイ２００＿１
のＲＡＭセル１００＿１３，１００＿１４，１００＿１
５および１００＿１６から画像データ（１４，２４，３
４，４４）が読み出されデータバス１０１に転送され
る。続いて、セレクト信号線１５３，１５２および１５
１を順次アクティブとしてＲＡＭセルアレイ２００＿１
より１ワードの画像データを読み出すと、セレクト信号
線１５３，１５２および１５１により選択されたトラン
スファーゲート１４３１〜１４３４，１４２１〜１４２
４および１４１１〜１４１４が順次開放してＲＡＭセル
アレイ２００＿１のＲＡＭセル１００＿９，１００＿１
０，１００＿１１および１００＿１２，ＲＡＭセル１０
０＿５，１００＿６，１００＿７および１００＿８，な
らびにＲＡＭセル１００＿１，１００＿２，１００＿３
および１００＿４から画像データ（１３，２３，３３，
４３），（１２，２２，３２，４２）および（１１，２
１，３１，４１）が順次読み出されデータバス１０１に
転送される。これにより、ＲＡＭセル２００＿１のＲＡ
Ｍセル１００＿１〜１００＿１６上の４ビット×４ビッ
トの画像データが欠けることなく読み出される。次に、
セレクト信号線１８２をアクティブとして、ＲＡＭセル
マトリクス３００のＲＡＭセルアレイ２００＿２につい
て同様の処理を繰り返すことにより、ＲＡＭセルアレイ
２００＿２のＲＡＭセル１００＿１〜１００＿１６から
画像データ（１４’，２４’，３４’，４４’），（１
３’，２３’，３３’，４３’），（１２’，２２’，
３２’，４２’）および（１４’，２４’，３４’，４
４’）がこの順に読み出されてデータバス１０１に転送
される。これにより、ＲＡＭセルアレイ２００＿２のＲ
ＡＭセル１００＿１〜１００＿１６上の４ビット×４ビ
ットの画像データが欠けることなく読み出される。この
結果、図５中に示すような＋９０度回転した２個の画像
データを得ることができる。
【００４３】図６を参照しながら−９０度回転処理する
場合について説明すると、まず、セレクト信号線１８１
をアクティブとして、ＲＡＭセルマトリクス３００中の
ＲＡＭセルアレイ２００＿１を選択する。この状態から
バスマスタがデータ線１１１〜１１４よりＲＡＭセルア
レイ２００＿１に１ワードの画像データ（１１，１２，
１３，１４）を転送するとき、セレクト信号線１３４に
より選択されたトランスファーゲート１２１４，１２２
４，１２３４および１２４４が開放されて、画像データ
（１１，１２，１３，１４）がＲＡＭセルアレイ２００
＿１のＲＡＭセル１００＿４，１００＿８，１００＿１
２および１００＿１６にそれぞれ書き込まれる。同様に
して、画像データ（２１，２２，２３，２４）がセレク
ト信号線１３３により選択されたトランスファーゲート
１２１３，１２２３，１２３３および１２４３を介して
ＲＡＭセルアレイ２００＿１のＲＡＭセル１００＿３，
１００＿７，１００＿１１および１００＿１５にそれぞ
れ書き込まれる。同様にして、画像データ（３１，３
２，３３，３４）がセレクト信号線１３２により選択さ
れたトランスファーゲート１２１２，１２２２，１２３
２および１２４２を介してＲＡＭセルアレイ２００＿１
のＲＡＭセル１００＿２，１００＿６，１００＿１０お
よび１００＿１４にそれぞれ書き込まれる。同様にし
て、画像データ（４１，４２，４３，４４）がセレクト
信号線１３１により選択されたトランスファーゲート１
２１１，１２２１，１２３１および１２４１を介してＲ
ＡＭセルアレイ２００＿１のＲＡＭセル１００＿１，１
００＿５，１００＿９および１００＿１３にそれぞれ書
き込まれる。これにより、４ビット×４ビットの画像デ
ータがＲＡＭセルアレイ２００＿１のすべてのＲＡＭセ
ル１００＿１〜１００＿１６に重なり合うことなしに書
き込まれたことになる。次に、セレクト信号線１８２を
アクティブとして、ＲＡＭセルマトリクス３００中のＲ
ＡＭセルアレイ１００＿２を選択した状態から、同様に
して、画像データ（１１’，１２’，１３’，１
４’），（２１’，２２’，２３’，２４’），（３
１’，３２’，３３’，３４’）および（４１’，４
２’，４３’，４４’）を順次転送すると、４ビット×
４ビットの画像データがＲＡＭセルアレイ２００＿２の
すべてのＲＡＭセル１００＿１〜１００＿１６に重なり
合うことなしに書き込まれたことになる。この結果、２
個の４ビット×４ビットの画像データがＲＡＭセルマト
リクス３００に図６に示すように格納される。
【００４４】次に、セレクト信号線１８１をアクティブ
として、ＲＡＭセルマトリクス３００のＲＡＭセルアレ
イ２００＿１を選択する。この状態から、セレクト信号
線１５１をアクティブとしてＲＡＭセルアレイ２００＿
１より１ワードの画像データを読み出すと、セレクト信
号線１５１により選択されたトランスファーゲート１４
１１〜１４１４が開放してＲＡＭセルアレイ２００＿１
のＲＡＭセル１００＿１，１００＿２，１００＿３およ
び１００＿４から画像データ（４１，３１，２１，１
１）が読み出されデータバス１０１に転送される。続い
て、セレクト信号線１５２，１５３および１５４を順次
アクティブとしてＲＡＭセルアレイ２００＿１より１ワ
ードの画像データを読み出すと、セレクト信号線１５
２，１５３および１５４により選択されたトランスファ
ーゲート１４２１〜１４２４，１４３１〜１４３４およ
び１４４１〜１４４４が順次開放してＲＡＭセルアレイ
２００＿１のＲＡＭセル１００＿５，１００＿６，１０
０＿７および１００＿８，ＲＡＭセル１００＿９，１０
０＿１０，１００＿１１および１００＿１２，ならびに
ＲＡＭセル１００＿１３，１００＿１４，１００＿１５
および１００＿１６から画像データ（４２，３２，２
２，１２），（４３，３３，２３，１３）および（４
４，３４，２４，１４）が順次読み出されデータバス１
０１に転送される。これにより、ＲＡＭセル２００＿１
のＲＡＭセル１００＿１〜１００＿１６上の４ビット×
４ビットの画像データが欠けることなく読み出される。
次に、セレクト信号線１８２をアクティブとして、ＲＡ
Ｍセルマトリクス３００のＲＡＭセルアレイ２００＿２
について同様の処理を繰り返すことにより、ＲＡＭセル
アレイ２００＿２のＲＡＭセル１００＿１〜１００＿１
６から画像データ（４１’，３１’，２１’，１
１’），（４２’，３２’，２２’，１２’），（４
３’，３３’，２３’，１３’）および（４４’，３
４’，２４’，１４’）がこの順に読み出されてデータ
バス１０１に転送される。これにより、ＲＡＭセルアレ
イ２００＿２のＲＡＭセル１００＿１〜１００＿１６上
の４ビット×４ビットの画像データが欠けることなく読
み出される。この結果、図６中に示すような−９０度回
転した２個の画像データを得ることができる。
【００４５】特に、本発明のデータ変換装置をプリント
バッファに適用することにより、画像データを±９０度
回転してプリントヘッドに直接転送する場合などに利用
できる。
【００４６】
【発明の効果】以上説明したように本発明は、ｎ2 個の
ＲＡＭセルからなるＲＡＭセルアレイと、ｎビットの画
像データをＲＡＭセルアレイの所定番地のＲＡＭセルに
一括して書き込むデータ書込み手段と、ｎビットの画像
データをＲＡＭセルアレイの所定番地のＲＡＭセルから
一括して読み出すデータ読出し手段とを設けたことによ
り、ｎビット×ｎビットの画像データの±９０度回転処
理を２系統のアドレス線およびデータ線を必要としない
通常のＲＡＭセルで実現することができ、データ変換装
置の回路規模を小さくして面積を縮小することができる
という効果がある。面積については、６トランジスタ構
成のＲＡＭセルを使用した場合には、従来の８トランジ
スタ構成のＲＡＭセルを使用したデータ変換装置に比べ
て、３０〜４０％の縮小が可能である。また、配線長を
短くしてクリティカルディレイを短縮することができる
という効果がある。
【００４７】また、ｎ2 個のＲＡＭセルからなるＲＡＭ
セルアレイの複数個の集合であるＲＡＭセルマトリクス
と、ＲＡＭセルマトリクスから１つのＲＡＭセルアレイ
を選択するＲＡＭセルアレイ選択手段と、ｎビットの画
像データをＲＡＭセルアレイの所定番地のＲＡＭセルに
一括して書き込むデータ書込み手段と、ｎビットの画像
データをＲＡＭセルアレイの所定番地のＲＡＭセルから
一括して読み出すデータ読出し手段とを設けたことによ
り、複数個のｎビット×ｎビットの画像データの±９０
度回転処理を２系統のアドレス線およびデータ線を必要
としない通常のＲＡＭセルで実現することができ、デー
タ変換装置の回路規模を小さくして面積を縮小すること
ができるとともに、配線長を短くしてクリティカルディ
レイを短縮することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るデータ変換装置の構
成を示す回路図である。
【図２】図１中のＲＡＭセルの構成を詳しく例示する回
路図である。
【図３】本発明の第２実施例に係るデータ変換装置の構
成を示す回路図である。
【図４】図３中のＲＡＭセルマトリクスの構成を詳しく
例示する図である。
【図５】第２実施例のデータ変換装置による画像データ
の＋９０°回転処理の動作を例示する図である。
【図６】第２実施例のデータ変換装置による画像データ
の−９０°回転処理の動作を例示する図である。
【図７】従来のデータ変換装置の一例を示す回路図であ
る。
【図８】図７のデータ変換装置における○印字部分のＲ
ＡＭセルの詳細な回路図である。
【図９】図７のデータ変換装置における無印のＲＡＭセ
ルの詳細な回路図である。
【符号の説明】
１００＿１〜１００＿ｎ2 ＲＡＭセル １０１ データバス １０３，１０４ Ｙ方向セレクタ １０５ Ｘ方向デコーダ １１１〜１１ｎ，１６１〜１６ｎ，１７１〜１７ｎ デ
ータ線 １３１〜１３ｎ，１５１〜１５ｎ セレクト信号線 １８１〜１８ｑ セレクト信号線 ２００，２００＿１〜２００＿ｑ ＲＡＭセルアレイ ３００ ＲＡＭセルマトリクス １２１１〜１２１ｎ，１２２１〜１２２ｎ，…，１２ｎ
１〜１２ｎｎ，１４１１〜１４１ｎ，１４２１〜１４２
ｎ，…，１４ｎ１〜１４ｎｎ トランスファーゲート

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 幅ｎ（ビット）×高さｎ（ビット）の正
    方形のｑ（ｑ≧２の整数）個の画像データＷＤijp （ｉ
    ＝１〜ｎ（行方向）、ｊ＝１〜ｎ（列方向）、ｐ＝１〜
    ｑ（個数））を、＋９０度回転したｑ個の画像データＲ
    Ｄlmp （ｌ＝１〜ｎ（行方向）、ｍ＝１〜ｎ（列方
    向）、ｐ＝１〜ｑ（個数））に変換する画像データ回転
    処理を行うデータ変換装置において、 ｎ2 個のＲＡＭセルからなるＲＡＭセルアレイのｑ個の
    集合であるＲＡＭセルマトリクスと、 このＲＡＭセルマトリクスから１つのＲＡＭセルアレイ
    を選択するＲＡＭセルアレイ選択手段と、 ｎビットの画像データＷＤijp （ｉ＝１〜ｎ）を前記Ｒ
    ＡＭセルアレイ選択手段により選択されたｐ番目の前記
    ＲＡＭセルアレイの｛（ｉ−１）ｎ＋ｊ｝番地（ｉ＝１
    〜ｎ）のＲＡＭセルに一括して書き込むデータ書込み手
    段と、 ｎビットの画像データＲＤlmp （ｌ＝１〜ｎ）を前記Ｒ
    ＡＭセルアレイ選択手段により選択されたｐ番目の前記
    ＲＡＭセルアレイの｛ｎ（ｎ−ｍ）＋ｌ｝番地（ｌ＝１
    〜ｎ）のＲＡＭセルから一括して読み出すデータ読出し
    手段とを有することを特徴とするデータ変換装置。
  2. 【請求項２】 幅ｎ（ビット）×高さｎ（ビット）の正
    方形のｑ（ｑ≧２の整数）個の画像データＷＤijp （ｉ
    ＝１〜ｎ（行方向）、ｊ＝１〜ｎ（列方向）、ｐ＝１〜
    ｑ（個数））を、−９０度回転したｑ個の画像データＲ
    Ｄlmp （ｌ＝１〜ｎ（行方向）、ｍ＝１〜ｎ（列方
    向）、ｐ＝１〜ｑ（個数））に変換する画像データ回転
    処理を行うデータ変換装置において、 ｎ2 個のＲＡＭセルからなるＲＡＭセルアレイのｑ個の
    集合であるＲＡＭセルマトリクスと、 このＲＡＭセルマトリクスから１つのＲＡＭセルアレイ
    を選択するＲＡＭセルアレイ選択手段と、 ｎビットの画像データＷＤijp （ｉ＝１〜ｎ）を前記Ｒ
    ＡＭセルアレイ選択手段により選択されたｐ番目の前記
    ＲＡＭセルアレイの｛ｉｎ−ｊ＋１｝番地（ｉ＝１〜
    ｎ）のＲＡＭセルに一括して書き込むデータ書込み手段
    と、 ｎビットの画像データＲＤlmp （ｌ＝１〜ｎ）を前記Ｒ
    ＡＭセルアレイ選択手段により選択されたｐ番目の前記
    ＲＡＭセルアレイの｛ｎ（ｍ−１）＋ｌ｝番地（ｌ＝１
    〜ｎ）のＲＡＭセルから一括して読み出すデータ読出し
    手段とを有することを特徴とするデータ変換装置。
  3. 【請求項３】 前記データ書込み手段が、前記ＲＡＭセ
    ルアレイの各ＲＡＭセルに接続されたデータ線と、これ
    らデータ線を開閉するトランスファーゲートと、これら
    トランスファーゲートの開閉を指示するセレクト信号線
    と、これらセレクト信号線が導出されたＹ方向セレクタ
    とからなる書込みバッファでなる請求項１または２記載
    のデータ変換装置。
  4. 【請求項４】 前記データ読出し手段が、前記ＲＡＭセ
    ルアレイの各ＲＡＭセルに接続されたデータ線と、これ
    らデータ線を開閉するトランスファーゲートと、これら
    トランスファーゲートの開閉を指示するセレクト信号線
    と、これらセレクト信号線が導出されたＹ方向セレクタ
    とからなる読出しバッファでなる請求項１または２記載
    のデータ変換装置。
  5. 【請求項５】 前記ＲＡＭセルアレイ選択手段が、前記
    ＲＡＭセルマトリクスの１つのＲＡＭセルアレイを選択
    するセレクト信号線と、これらセレクト信号線を導出す
    るＸ方向デコーダとからなる請求項１または２記載のデ
    ータ変換装置。
  6. 【請求項６】 前記ＲＡＭセルが、６トランジスタ構成
    でなる請求項１または２記載のデータ変換装置。
JP6259177A 1994-09-29 1994-09-29 データ変換装置 Expired - Lifetime JP2723056B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6259177A JP2723056B2 (ja) 1994-09-29 1994-09-29 データ変換装置
US08/536,341 US5909222A (en) 1994-09-29 1995-09-29 Data transformation device
KR1019950032764A KR100204851B1 (ko) 1994-09-29 1995-09-29 데이타변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6259177A JP2723056B2 (ja) 1994-09-29 1994-09-29 データ変換装置

Publications (2)

Publication Number Publication Date
JPH0896122A JPH0896122A (ja) 1996-04-12
JP2723056B2 true JP2723056B2 (ja) 1998-03-09

Family

ID=17330438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6259177A Expired - Lifetime JP2723056B2 (ja) 1994-09-29 1994-09-29 データ変換装置

Country Status (3)

Country Link
US (1) US5909222A (ja)
JP (1) JP2723056B2 (ja)
KR (1) KR100204851B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275622B1 (en) * 1998-06-30 2001-08-14 Canon Kabushiki Kaisha Image rotation system
US6563730B1 (en) 2002-04-09 2003-05-13 National Semiconductor Corporation Low power static RAM architecture
US6711051B1 (en) 2002-09-05 2004-03-23 National Semiconductor Corporation Static RAM architecture with bit line partitioning
US7576758B2 (en) * 2005-03-08 2009-08-18 Texas Instruments Incorporated Using super-pixels for efficient in-place rotation of images
US7782341B2 (en) * 2005-03-08 2010-08-24 Texas Instruments Incorporated In place rotation of images for low memory systems

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1547119A (en) * 1977-12-09 1979-06-06 Ibm Image rotation apparatus
JPS5776649A (en) * 1980-10-31 1982-05-13 Toshiba Corp Picture information display device
JPS5885994A (ja) * 1981-11-18 1983-05-23 Nec Corp メモリ回路
JPS5928283A (ja) * 1982-08-05 1984-02-14 Mitsubishi Electric Corp デ−タ配列変換回路
JPS5991574A (ja) * 1982-11-16 1984-05-26 Mitsubishi Electric Corp デ−タ配列変換回路
JPS6370381A (ja) * 1986-09-12 1988-03-30 インターナショナル・ビジネス・マシーンズ・コーポレーション イメ−ジ・デ−タの回転方法
US4929085A (en) * 1986-09-30 1990-05-29 Kabushiki Kaisha Toshiba Image data rotation processing method and apparatus therefor
US5081700A (en) * 1989-02-15 1992-01-14 Unisys Corporation Apparatus for high speed image rotation
US5365601A (en) * 1991-12-23 1994-11-15 Xerox Corporation N-bit wide parallel rotation algorithm
JP2973784B2 (ja) * 1993-07-19 1999-11-08 松下電器産業株式会社 多値画像９０度回転方法及び装置

Also Published As

Publication number Publication date
KR100204851B1 (ko) 1999-06-15
JPH0896122A (ja) 1996-04-12
KR960011660A (ko) 1996-04-20
US5909222A (en) 1999-06-01

Similar Documents

Publication Publication Date Title
US7630230B2 (en) Static random access memory architecture
JP2003241957A5 (ja)
US4740922A (en) Semiconductor memory device having a read-modify-write configuration
GB1360930A (en) Memory and addressing system therefor
JP3319637B2 (ja) 半導体記憶装置及びその制御方法
JP2723056B2 (ja) データ変換装置
US5289429A (en) Address decoder which variably selects multiple rows and/or columns and semiconductor memory device using same
JP2928654B2 (ja) マルチポートｄｒａｍ
JPS6128198B2 (ja)
JP3133601B2 (ja) パラレル・シリアル変換装置及びこれを用いた線形変換装置
US4841567A (en) Memory device
JPS60133587A (ja) 半導体記憶装置
US5910794A (en) Method and apparatus for storing and rotating bit patterns
JPH0255877B2 (ja)
JPH0248912B2 (ja)
JP3185278B2 (ja) 直交メモリ
JP3154506B2 (ja) 半導体装置
JP3154507B2 (ja) 半導体記憶装置
JP2643533B2 (ja) 画像情報回転装置
JPS5930295A (ja) 半導体メモリのアクセス方式
JPS62111364A (ja) 画像デ−タ回転装置
JPS63138443A (ja) 画像メモリ装置
JPH01277945A (ja) 半導体記憶装置
JPH01294293A (ja) メモリ装置
JPH02143987A (ja) ランダムアクセスメモリ