KR100204479B1 - 엠피이이지이-2 복호시스템에 있어서 헤더정보 검출장치 - Google Patents

엠피이이지이-2 복호시스템에 있어서 헤더정보 검출장치 Download PDF

Info

Publication number
KR100204479B1
KR100204479B1 KR1019960016001A KR19960016001A KR100204479B1 KR 100204479 B1 KR100204479 B1 KR 100204479B1 KR 1019960016001 A KR1019960016001 A KR 1019960016001A KR 19960016001 A KR19960016001 A KR 19960016001A KR 100204479 B1 KR100204479 B1 KR 100204479B1
Authority
KR
South Korea
Prior art keywords
header
data
rams
mpeg
shift registers
Prior art date
Application number
KR1019960016001A
Other languages
English (en)
Other versions
KR970078663A (ko
Inventor
김정훈
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960016001A priority Critical patent/KR100204479B1/ko
Publication of KR970078663A publication Critical patent/KR970078663A/ko
Application granted granted Critical
Publication of KR100204479B1 publication Critical patent/KR100204479B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4343—Extraction or processing of packetized elementary streams [PES]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은, SIPO메모리(10)와, SIPO메모리(10)로부터 TS패킷이 각각 입력되어 저장되는 제1 및 제2RAM(12,14), 이 제1 및 제2RAM(12,14)을 제1선택신호에 의해 교차적으로 선택하여 동작시키는 제1선택수단(16), 상기 제1 및 제2RAM(12,14)으로부터 데이터 스트림의 헤더정보를 계산하여 헤더길이의 정보를 출력하는 제1 및 제2헤더 카운터(18,20), 상기 제1 및 제2RAM(12,14)으로부터 출력되는 각각의 데이터 스트림이 1사이클 동안 지연되도록 하는 제1 및 제2지연수단(22,24), 상기 제1 및 제2헤더 카운터(18,20)로부터의 헤더길이 정보신호에 의해 상기 제1 및 제2지연수단(22,24)으로부터 입력되는 데이터 스트림의 헤더 데이터가 검출되도록 하는 제1 및 제2시프트 레지스터(26,28), 이 제1 및 제2시프트 레지스터(26,28)를 제2선택신호에 의해 교차적으로 선택하여 동작시키는 제2선택수단(30) 및, 상기 제1 및 제2시프트 레지스터(26,28)로부터 페이로드 데이터가 병렬로 입력되어 직렬로 출력되도록 하는 PISO메모리(32)로 구성된 것을 특징으로 한다.

Description

MPEG-2 복호시스템에 있어서 헤더정보 검출장치(Apparatus for detecting the header information in MPEG-2 demultiplexer system)
제1도는 종래 MPEG-2 복호시스템에 있어서 헤더정보 검출장치를 나타낸 블록도.
제2도는 본 발명에 따른 MPEG-2 복호시스템에 있어서 헤더정보 검출장치를 나타낸 블록도.
제3도는 제2도에 나타낸 헤더정보 검출장치가 적용된 MPEG-2 복호시스템을 나타낸 블록도.
제4도는 MPEG-2 시스템에 있어서 TS패킷을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10 : SIPO(serial-in parallel-out)메모리
12, 14 : 제1 및 제2RAM 16, 30 : 제1 및 제2선택기
18, 20 : 제1 및 제2헤더 카운더 22, 24 : 제1 및 제2지연소자
26, 28 : 제1 및 제2시프트 래지스터
32 : PISO(parallel-in serial-out)메모리
40, 100 : 입력버퍼 42 : 헤더정보 검출부
44 : MPEG-2 복호기
본 발명은 MPEG-2 복호시스템에 있어서 헤더정보 검출장치에 관한 것으로, 특히 TS(Transport Packet)패킷의 헤더 데이터가 병렬 처리 방색으로 처리되도록 된 MPEG-2 복호시스템에 있어서 헤더 정보 검출장치에 관한 것이다.
일반적으로, MPEG-2 시스템은 비디오 데이터와 오디오 데이터 및 부가 데이터를 다중화하여 1개의 비트스트림으로 출력하는 바, 이 1개의 비트스트림에 여러개의 프로그램 채널을 다중화시킬 수 있게 된다. 이를 위해, 다중화의 단위가 되는 패킷화된 기본스트림(PES; Packetized Elementary Stream)과 전송의 단위가 되는 TS패킷(Transport Packet)의 2계층 패킷구조를 채택하고, 전체 다중화 구조를 제어하면서 시스템정보를 관리하는 제어채널이 별도로 존재하게 된다.
한편, 종래 MPEG-2 복호시스템에 있어서 입력버퍼로부터 출력되는 TS패킷의 헤더정보가 헤더검출부에 의해 직렬로 처리되게 되었다.
제1도는 종래 MPEG-2 복호시스템에 있어서 헤더정보 검출장치를 나타낸 블록도로서, 먼저 송신측으로부터 수신된 TS(Transport Packet)패킷이 입력버퍼(100)로 입력되면, 상기 입력버퍼(100)가 상기 입력된 TS패킷을 188바이트 단위로 램(110; RAM)에 저장하고, 이후 상기 램(110)이 저장된 데이터 스트림을 헤더 카운더(120)로 입력하게 된다.
따라서, 상기 헤더 카운터(120)가 입력된 데이터 스트림의 헤더정보를 검출하여 출력함과 더블어 데이터 스트림을 출력버퍼(130)로 입력하게 된다. 이후, 상기 헤더 데이터가 제어부(도시되지 않음)로 입력되고, 상기 출력버퍼(130)로 입력된 데이터 스트림이 MPEG-2 복호기로 입력되게 된다.
상기한 바와 같이, 종래의 MPEG-2 복호시스템의 헤더정보 검출장치는 수신된 TS패킷의 헤더정보를 순차적인 직렬 처리방식이 이용되어 헤더정보의 검출시간이 지연되게 되었다.
이에 본 발명은 상기한 문제점을 해결하기 위한 것으로, 수신된 TS(Transport Packet)패킷이 병렬 처리방식으로 처리되어 TS패킷의 헤더 데이터의 검출시간이 단축될 수 있도록 된 MPEG-2 복호시스템에 있어서 헤더정보 검출장치를 제공하는데 그 목적이 있다.
상기한 바의 목적을 달성하기 위한 본 발명은, TS패킷(Transport Packet)이 직렬로 입력되어 병렬로 출력되도록 하는 SIPO(serial-in parallel-out)메모리와, 이 SIPO메모리로부터 TS패킷이 각각 입력되어 저장되는 제1 및 제2RAM, 이 제1 및 제2RAM을 제1선택신호에 의해 교차적으로 선택하여 동작시키는 제1선택수단, 상기 제1 및 제2RAM으로부터의 데이터 스트림의 해더정보를 계산하여 헤더길이의 정보를 출력하는 제1 및 제2헤더 카운터, 상기 제1 및 제2RAM으로부터 출력되는 각각의 데이터 스트림이 1사이클 동안 지연되도록 하는 제1 및 제2지연수단, 상기 제1 및 제2헤더 카운터로부터의 헤더길이 정보신호에 의해 상기 제1 및 제2지연수단으로부터 입력되는 데이터 스트림의 헤더 데이터가 검출되도록 하는 제1 및 제2시프트 레지스터, 이 제1 및 제2시프트 레지스터, 제2선택신호에 의해 교차적으로 선택하며 동작시키는 제2선택수단 및, 상기 제1 및 제2시프트 레지스터로부터 페이로드 데이터가 병렬로 입력되어 직렬로 출력되도록 하는 PISO(parallel-in serial-out)메모리로 구성된 것을 특징으로 한다.
또한, 상기 제1 및 제2RAM은 상기 제1선택수단의 제1선택신호에 의해 동작되어 188 바이트의 데이터 스트림이 교차적으로 출력되는 것을 특징으로 한다.
또, 상기 제1 및 제2시프트 레지스터는 상기 제2선택수단(30)의 제2선택신호에 의해 동작됨으로써 데이터 스트림의 헤더 데이터가 교차적으로 시프트되어 출력됨과 더불어 페이로드 데이터가 출력되는 것을 특징으로 한다.
상기와 같이 구성된 본 발명은, MPEG-2 복호시스템에 있어서 수신된 TS패킷이 직렬로 입력되어 병렬적 처리방법에 의해 TS패킷의 헤더 데이터가 처리됨으로써 헤더 데이터의 검출시간이 단축될 수 있게 된다.
이하, 첨부한 예시도면을 참고하여 본 발명에 따른 실시예를 상세히 설명한다.
먼저, MPEG 비디오나 MPEG 오디오의 부호화된 비트열 그 밖의 비트열을 묶어 실제 응용에 적용하는 경우, 동기를 포함하는 통합된 하나의 비트열로 만들어 그 비트열을 저장 미디어나 네트워크 등이 갖는 고유한 물리 포맷이나 프로토콜에 적합한 형식으로 만들 필요가 있고 응용에 따라서는 어떤 보조 데이터를 부가하여 사용할 수도 있다. 이와 같이, 비디오와 오디오 및 데이터에 대해 동기를 맞추면서 다중화하는 것이 MPEG 시스템의 역활이다.
한편, MPEG-2 시스템에는 두 종류의 방식이 있는 바, 이중 하나는 프로그램 스트림(PS; program stream)이라 불리는 것으로 MPEG-1과 같이 하나의 프로그램을 구성하는 것이고, 다른 하나는 트랜스포트 스트림(TS; transport stream)으로 복수의 프로그램을 구성할 수 있는 것이다. 이는 복수의 프로그램을 하나의 비트열로 구성할 수 있기 때문에 텔레비전 방송 등에 대응할 수 있고, 자유도가 많은 편성이나 스크램블 기능, 예컨대 데이터의 암호화 기능으로 특정인 이외에는 시청할 수 없는 기능 등에도 대비하고 있다.
또한, MPEG-2 비디오에 대응하기 위한 확장기능이나 각종 응용을 위한 부가 기능을 갖고 있다. 예컨대, 램던 액세스를 용이하게 하는 디렉토리 정보나 개별 비트열의 종별정보 등이 있다.
한편 MPEG 시스템에서는 시분할다중방식에서 사용하고 있는 패킷에 의해 다중방식을 채택하고, 이 패킷에 의한 다중화는 비디오와 오디오를 다중화하는 경우 비디오·오디오 각각을 패킷이라 불리는 적당한 길이의 비트열로 분할하며, 헤더 등의 부가정보를 붙여서 적절한 비디오·오디오의 패킷을 절체하여 시분할전송하는 방식이다.
여기서, 상기 헤더는 머리부분에 비디오인지 오디오인지의 속성을 식별하기 위한 정보가 있고, 또 경우에 따라서는 끝부분에 전송상의 오류를 검출하기 위한 순회용장검사(CRC; cyclic redundancy check)라고 불리는 부호를 부가할 수도 있게 된다.
그리고, 상기 패킷의 길이는 전송매체나 응용에 크게 의존하게 된다. 예컨대, 비동기전송모드(ATM; asynchronous transfer mode)과 같이 짧은(53 바이트의 패킷길이, 셀이라 함) 것이나 광디스크 시스템과 같이 긴(4096 바이트의 패킷길이 등) 것 등 여러가지가 있다.
한편, MPEG에서는 각종 응용에 적합하도록 길이의 상한을 216바이트(64KB)까지로 하고 있고, 유연성을 갖도록 하기 위해 각 패킷마다 고정길이나 가변길이 어느 것이라도 취할 수 있도록 하고 있다. 또한, 가변전송속도도 허용되고 있고, 불연속적인 전송도 가능하게 된다.
그리고, 헤더와 같이 고정적으로 필요한 부분은 패킷길이에 의존하지 않기 때문에 짧은 패킷은 오버헤더(다중화를 위한 추가 데이터)가 크고, 전송효율이 저하되지만, 시분할다중의 절체시간이 짧아 다중화에 의한 지연과 버퍼 메모리 양이 적어도 되는 장점이 있다.
제2도는 본 발명에 따른 MPEG-2 복호시스템에 있어서 헤더정보 검출장치를 나타낸 블록도로, 여기서 송신측으로부터 수신된 TS패킷(Transport Packet)이 SIPO(serial-in parallel-out)메모리(10)로 직렬로 입력된 후 병렬로 각 제1 및 제2RAM(12,14)으로 188 바이트씩 입력되어 저장되게 된다.
이때, 제1선택기(16)의 선택신호에 의해 상기 각각의 제1 및 제2RAM(12,14)이 순차적으로 소정 시간, 예컨대 tN 동안은 제1RAM(12)이 선택되고, tN+1동안은 제2RAM(14)이 선택되게 된다.
따라서, 상기 선택시간 동안에 각각의 제1 및 제2RAM(12,14)으로부터 188 바이트의 데이터 스트림이 제1 및 제2헤더 카운터(18,20)로 출력되게 된다.
이후, 상기 데이터 스트림이 상기 제1 및 제2헤더 카운터(18,20)로 입력되면, 상기 제1 및 제2헤더 카운터(18,20)는 입력된 데이터 스트림의 헤더길이, 예컨대 N비트를 계산하여 각각의 제1 및 제2시프트 레지스터(26,28)로 출력하게 된다.
또한, 상기 제1 및 제2RAM(12,14)으로부터 출력되는 각각의 데이터 스트림이 각각의 제1 및 제2지연소자(22,24)로 입력되고, 이후 소정 시간 지연된 후 각각 제1 및 제2시프트 레지스터(26,28)로 출력되게 된다.
이후, 제2선택기(30)의 선택신호에 의해 상기 각각의 제1 및 제2시프트 레지스터(26,28)이 순차적으로 소정 시간, 예컨대 tN동안은 제1시프트 레지스터(26)이 선택되고, tN+1동안은 제2레지스터(28)가 선택되게 된다. 따라서, 상기 선택시간 동안에 각각의 제1 및 제2시프트 레지스터(26,28)가 동작하게 된다.
따라서, 상기 제1 및 제2헤더 카운터(18,20)로부터 출력된 각각의 N비트의 값에 의해 제1 및 제2지연소자(22,24)로부터 상기 제1 및 제2시프트 레지스터(26,28)로 입력된 각각의 데이터 스트림의 헤더 데이터가 검출되어 출력되고, 또한 상기 데이터 스트림의 페이로드(payload)가 검출되어 PISO(parallel-in serial-out)메모리(32)를 통해 출력되게 된다.
이와 같이, 먼저 헤더의 길이를 독출하여 페이로드의 부분만을 추출의 과정을 RAM을 이용하여 병렬적으로 처리함으로써 MPEG-2 복호시스템의 복호속도 및 효율성이 향상되게 된다.
제3도는 제2도에 나타낸 헤더정보 검출장치가 적용된 MPEG-2 복호시스템을 나타낸 블록도로, 여기서 송신측으로부터 수신된 TS패킷이 입력버퍼(40)를 통해 헤더정보 검출부(42)로 입력되어 헤더 데이터가 검출된 후 MPEG-2 복호기(44)로 입력되어 복수되는 것을 나타낸 것이다.
제4도는 MPEG-2 시스템에 있어서 TS패킷을 나타낸 도면으로, 여기서 MPEG-2 시스템의 TS패킷은 헤더부와 페이로드로 구성되는 바, 이 헤더부와 페이로드의 길이는 가변적이나 전체의 길이는 188 바이트로 고정되게 된다.
한편, 본원 청구범위의 각 구성요건에 명기된 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도에서 병기한 것은 아니다.
이상 설명한 바와 같이 본 발명에 의하면, MPEG-2 복호시스템에 있어서, 수신된 TS패킷이 직렬로 입력되어 병렬적 처리방법에 의히 TS패킷의 헤더 데이터가 처리됨으로써 헤더 데이터의 검출시간이 단축될 수 있게 된다.

Claims (3)

  1. TS패킷(Transport Packet)이 직렬로 입력되어 병렬로 출력되도록 하는 SIPO(serial-in parallel-out)메모리(10)와, 이 SIOP메모리(10)로부터 TS패킷이 각각 입력되어 저장되는 제1 및 제2RAM(12,14), 이 제1 및 제2RAM(12,14)을 제1선택신호에 의해 교차적으로 선택하여 동작시키는 제1선택수단(16), 상기 제1 및 제2RAM(12,14)으로부터의 데이터 스트림의 헤더정보를 계산하여 헤더길이의 정보를 출력하는 제1 및 제2헤더 카운터(18,20), 상기 제1 및 제2RAM(12,14)으로부터 출력되는 각각의 데이터 스트림이 1사이클 동안 지연되도록하는 제1 및 제2지연수단(22,24), 상기 제1 및 제2헤더 카운터(18,20)로부터의 헤더길이 정보신호에 의해 상기 제1 및 제2지연수단(22,24)으로부터 입력되는 데이터 스트림의 헤더 데이터가 검출되도록 하는 제1 및 제2시프트 레지스터(26,28), 이 제1 및 제2시프트 레지스터(26,28)를 제2선택신호에 의해 교차적으로 선택하여 동작시키는 제2선택수단(30) 및, 상기 제1 및 제2시프트 레지스터(26,28)로부터 페이로드 데이터가 병렬로 입력되어 직렬로 출력되도록 하는 PISO(parallel-in serial-out)메모리(32)로 구성된 것을 특징으로 하는 MPEG-2 복호시스템에 있어서 헤더정보 검출장치.
  2. 제1항에 있어서, 상기 제1 및 제2RAM(12,14)은 상기 제1선택수단(16)의 제1선택신호에 의해 동작되어 188 바이트의 데이터 스트림이 교차적으로 출력되는 것을 특징으로 하는 MPEG-2 복호시스템에 있어서 헤더정보 검출장치.
  3. 제1항에 있어서, 상기 제1 및 제2시프트 레지스터(26,28)는 상기 제2선택수단(30)의 제2선택신호에 의해 동작됨으로써 데이터 스트림의 헤더 데이터가 교차적으로 시프트되어 출력됨과 더불어 페이로드 데이터가 출력되는 것을 특징으로 하는 MPEG-2 복호시스템에 있어서 헤더정보 검출장치.
KR1019960016001A 1996-05-14 1996-05-14 엠피이이지이-2 복호시스템에 있어서 헤더정보 검출장치 KR100204479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960016001A KR100204479B1 (ko) 1996-05-14 1996-05-14 엠피이이지이-2 복호시스템에 있어서 헤더정보 검출장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016001A KR100204479B1 (ko) 1996-05-14 1996-05-14 엠피이이지이-2 복호시스템에 있어서 헤더정보 검출장치

Publications (2)

Publication Number Publication Date
KR970078663A KR970078663A (ko) 1997-12-12
KR100204479B1 true KR100204479B1 (ko) 1999-06-15

Family

ID=19458642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016001A KR100204479B1 (ko) 1996-05-14 1996-05-14 엠피이이지이-2 복호시스템에 있어서 헤더정보 검출장치

Country Status (1)

Country Link
KR (1) KR100204479B1 (ko)

Also Published As

Publication number Publication date
KR970078663A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
JP3464264B2 (ja) データパケット送受信方法
US5579317A (en) Packet error propagation for MPEG transport demultiplexers
JPH09510069A (ja) 結合ビットレート制御を用いるディジタルビデオ信号エンコーダのバッファリング
JP2671821B2 (ja) データ伝送装置
US6038232A (en) MPEG-2 multiplexer for ATM network adaptation
US6775294B2 (en) Time slot assigner for communication system
JP3750760B2 (ja) 繰返し使用データ挿入装置およびディジタル放送送信システム
US6868096B1 (en) Data multiplexing apparatus having single external memory
KR100204479B1 (ko) 엠피이이지이-2 복호시스템에 있어서 헤더정보 검출장치
JP4428779B2 (ja) データ多重装置
JPH11261601A (ja) 交換システムのａｔｍセル変換装置及びその方法
KR100795465B1 (ko) 감소된 수의 핀을 구비한 직렬 압축 버스 인터페이스 및 직렬 압축 데이터 송신 방법
JP3169350B2 (ja) パケット伝送システムおよびパケット伝送方法
US6993139B2 (en) Method of and apparatus for decoding audio data
JPH08298508A (ja) 多重化データ相互通信方法、多重化データ相互通信システム、ゲートウエイおよび非同期網上の端末
CA2109007C (en) Time slot assigner for communication system
JPH05145909A (ja) 音声映像通信方式
US7130265B1 (en) Data multiplexing device and data multiplexing method, and data transmitter
JPH0766811A (ja) Ａｔｍセル化装置およびａｔｍデセル化装置
JP2001339688A (ja) トランスポートストリーム再生装置
JP2002232379A (ja) Ｍｐｅｇ２トランスポートストリーム多重装置
US8817814B2 (en) Transmission device, transmission system, transmission method, and transmission program
JP3362829B2 (ja) 複数データのセル変換方法
JPH1022960A (ja) メディア符号化装置
JP4212794B2 (ja) ストリーム多重化伝送方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070305

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee