KR100203582B1 - Projector having flyback pulse generator circuit - Google Patents
Projector having flyback pulse generator circuit Download PDFInfo
- Publication number
- KR100203582B1 KR100203582B1 KR1019960074161A KR19960074161A KR100203582B1 KR 100203582 B1 KR100203582 B1 KR 100203582B1 KR 1019960074161 A KR1019960074161 A KR 1019960074161A KR 19960074161 A KR19960074161 A KR 19960074161A KR 100203582 B1 KR100203582 B1 KR 100203582B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pixel
- driving
- image
- ama panel
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3102—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
- H04N9/312—Driving therefor
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3179—Video signal processing therefor
- H04N9/3188—Scale or resolution adjustment
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
본 발명은 프로젝터에 AFC기능을 갖춘 디코더를 채용하고 해당 디코더가 AFC기능을 수행할 수 있도록 플라이백펄스를 상기 디코더에 인가하여 AMA디스플레이장치를 통해 출력되는 영상의 해상도를 개선시킬 수 있도록 된 플라이백펄스 생성회로를 갖춘 프로젝터에 관한 것으로, 본 발명은 화상신호에 대응하는 입사광을 광변조하는 방식으로 재생하기 위한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널(30)과, 상기 화상신호와 그 AMA패널(30)에 대한 화상구동신호를 정합하여 그 AMA패널(30)에 구비된 다수의 화소구동소자를 행구동하기 위한 행구동수단(26)을 갖춘 투사형 화상표시장치에 있어서, 화상신호로부터 분리된 수평동기신호를 근거로 플라이백펄스신호를 생성하는 FBP생성부(40)와, 상기 FBP신호에 기초하여 AFC기능을 수행하여 그 AFC되어진 수평동기신호를 근거로 상기 행구동회로부(26)와 화소정합방식으로 상기 AMA패널(30)의 화소구동소자를 열구동하기 위한 디코더/열구동회로(32)를 포함하여 구성된 것을 특징으로 한다.The present invention employs a decoder having an AFC function in a projector and applies a flyback pulse to the decoder so that the decoder can perform the AFC function, thereby improving the resolution of an image output through the AMA display device. The present invention relates to a projector having a pulse generating circuit, and an embodiment of the present invention relates to an AMA panel (30) in which a plurality of pixel driving elements for driving a plurality of pixels for reproducing incident light corresponding to an image signal are arranged in a matrix array form; In the projection type image display apparatus having row driving means 26 for matching the image signal with the image driving signal for the AMA panel 30 and row driving the plurality of pixel driving elements provided in the AMA panel 30. And an FBP generator 40 for generating a flyback pulse signal based on a horizontal synchronous signal separated from the image signal, and an AFC function based on the FBP signal. And a decoder / column driver circuit 32 for thermally driving the pixel driver of the AMA panel 30 in a pixel matching manner with the row driver circuit 26 based on the AFC horizontal sync signal. It features.
Description
본 발명은 플라이백펄스 생성회로를 갖춘 프로젝터에 관한 것으로서, 프로젝터에 AFC기능을 갖춘 디코더를 채용하여 AMA디스플레이장치를 통해 출력되는 영상의 해상도를 개선시킬 수 있도록 된 플라이백펄스 생성회로를 갖춘 프로젝터에 관한 것이다.The present invention relates to a projector having a flyback pulse generation circuit. The present invention relates to a projector having a flyback pulse generation circuit capable of improving the resolution of an image output through an AMA display device by employing a decoder having an AFC function. It is about.
최근에 미합중국 Aura사에 의해 제안된 AMA부재 또는 장치를 채용한 소위 프로젝터(Projetor)라고 불리우는 투사형 화상표시장치가 제안되어 실용화를 위한 개발이 진행되는 도중인 바, 그 AMA장치는 예컨대 640×480치수의 화면에 구비되는 다수의 화소의 구동을 위해 그 화소의 수에 대응하는 예컨대, MOS트랜지스터로 구성된 다수의 화소구동소자가 매트릭스 어레이형태로 배열된 액티브 매트릭스기판과, 그 액티브 매트릭스기판상에 각 화소에 대응되게 형성되어 각 화소구동소자로부터 제공되는 화상신호전압에 따라 경사변형되어 입사광의 변조(즉, 광로조절)를 행하는 액츄에이터를 갖추어 구성된다.Recently, a so-called projector-type image display device, called a projector, which employs an AMA member or device proposed by the United States Aura, has been proposed, and is being developed for practical use. An active matrix substrate in which a plurality of pixel driving elements constituted by, for example, MOS transistors corresponding to the number of pixels for driving a plurality of pixels included in the screen of the screen is arranged in a matrix array form, and each pixel on the active matrix substrate. And an actuator which is inclinedly deformed in accordance with the image signal voltage provided from each pixel driving element and modulates the incident light (i.e., adjusts the optical path).
그러한 AMA장치를 사용하는 투사형 화상표시장치에 따르면, 그 AMA장치는 액티브 매트릭스기판(즉, AMA패널)과 그 AMA패널상에 형성되어 입사광을 반사시키는 화소 수에 대응하는 다수의 액츄에이터를 포함하여 구성된다.According to a projection type image display apparatus using such an AMA apparatus, the AMA apparatus comprises an active matrix substrate (i.e., an AMA panel) and a plurality of actuators formed on the AMA panel corresponding to the number of pixels reflecting incident light. do.
그리고, 그 AMA패널의 내부에는 예컨대, 640×480의 화면을 가정하는 경우 그 화면을 구성하는 전체 화소의 수에 대응하여 매트릭스 어레이형태로 배열된 다수의 화소구동소자가 갖추어지게 된다. 따라서, 그러한 AMA패널내에 갖추어진 화소구동소자를 화상신호전압에 대응하여 각 화소구동소자에 대응하는 액츄에이터를 경사변형시켜 화상을 재생하기 위해서는 각 화소에 해당하는 화상신호전압을 기초로 매트릭스 어레이형태의 화소구동소자를 제어하기 위해 AMA패널의 행/열방향에서 기수화소와 우수화소를 구동하는 화소구동소자의 구동을 위해 행/열구동회로부가 제공된다.For example, assuming a screen of 640x480, a plurality of pixel driving elements arranged in a matrix array form are provided in the AMA panel. Therefore, in order to reproduce an image by tilting the actuator corresponding to each pixel driver in response to the image signal voltage, the pixel driver provided in the AMA panel is formed in the form of a matrix array based on the image signal voltage corresponding to each pixel. In order to control the pixel driver, a row / column driver circuit is provided for driving the pixel driver to drive odd pixels and even pixels in the row / column direction of the AMA panel.
그에 더하여, 상기 행/열구동회로부에 의해 AMA패널에 설정된 화소구동소자를 구동하는 경우 그 AMA패널상에 형성되는 액츄에이터의 제조시에 수반되는 평탄도에 대한 허용오차 또는 평탄도의 불균일성에 의한 화소구동의 불균일성을 배제하기 위해 미리 해당 AMA패널상에 형성된 액츄에이터의 전체적인 평탄도를 포함하는 제조시의 원초적인 오차에 대한 보정데이터의 산출되어 그 AMA패널의 구동시 화상신호전압에 가산(또는 감산)되는 형태의 상기 행/열구동회로부에 제동되어 AMA패널의 제조시의 원초적인 오차에 대한 보정(즉, 픽셀보정)이 행해지게 된다.In addition, when driving the pixel driving element set in the AMA panel by the row / column driving circuit section, the pixel due to the tolerance or unevenness of the flatness accompanying the manufacture of the actuator formed on the AMA panel Compensation data for the original error in manufacturing including the overall flatness of the actuator formed on the corresponding AMA panel in advance in order to exclude the driving nonuniformity is added (or subtracted) to the image signal voltage during the driving of the AMA panel. Braking is performed on the row / column driving circuit portion in the form of correction (i.e., pixel correction) for the original error in manufacturing the AMA panel.
첨부되어진 도 1을 참조하여 종래 프로젝터에서의 화상표시장치를 설명한다.An image display apparatus in a conventional projector will be described with reference to FIG. 1.
동 도면에서 참조번호 10은 해당 투사형 화상표시장치를 구성하는 AMA패널(30)에 의해 광변조를 행하여 재생되어질 화상신호(R/G/B신호)가 R/G/B디코딩되어 인가되는 경우 그 R/G/B칼라신호를 디지탈데이터로 변환하는 ADC(아날로그/디지탈변환기)이고, 12는 상기 화상신호(R/G/B신호)에서 수평동기신호(Hsync)와 수직동기신호(Vsync) 및 컬러서브캐리어(fsc;대략 3.58 MHz)를 분리하는 동기분리/PLL회로부이며, 14는 상기 동기분리/PLL회로부(12)에서 분리된 수직동기신호(Vsync)와 수평동기신호(Hsync) 및 클럭신호(CLK; 4fsc)(fsc는 컬러서브캐리어주파수)를 조합하여 어드레스신호와 제어신호를 생성하는 어드레스/제어신호생성부이다.In the figure, reference numeral 10 denotes a case where an image signal (R / G / B signal) to be reproduced by light modulation by the AMA panel 30 constituting the projection image display device is applied after being R / G / B decoded. An analog / digital converter (ADC) for converting an R / G / B color signal into digital data, and 12 denotes a horizontal synchronous signal (Hsync), a vertical synchronous signal (Vsync), and the like in the image signal (R / G / B signal). A synchronization synchronization / PLL circuit portion for separating the color subcarrier fsc (approximately 3.58 MHz), and 14 denotes a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), and a clock signal separated from the synchronization separation / PLL circuit portion (12). (CLK; 4fsc) (fsc is an address / control signal generation unit that generates an address signal and a control signal by combining the color subcarrier frequency).
여기서, 상기 어드레스/제어신호생성부(14)는 수직동기신호(Vsync)와 수평동기신호(Hsync)에 동기를 맞추어 클럭신호(CLK)를 분주하여 화소구동을 위한 어드레스와 제어신호를 생성하게 되는 바, 예컨대 640×480의 화면을 가정하는 경우 그 화면의 전체 화소의 수는 307,200이고, 그 전체의 화소를 구동하기 위해 필요한 어드레스는 20-218로 된다.The address / control signal generator 14 divides the clock signal CLK in synchronization with the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync to generate an address and a control signal for pixel driving. For example, assuming a screen of 640x480, the total number of pixels of the screen is 307,200, and the address required for driving the pixels of the whole is 2 0 -2 18 .
한편, 도 1에서 참조번호 16은 AMA패널(30)을 구성하는 화소구동소자에 대응적으로 제공된 각 액츄에이터의 평탄도에 대한 오차보정치가 저장된 예컨대, 불휘발성 반도체메모리(ROM)에 의해 구성된 픽셀보정데이터저장부인 바, 상기 픽셀보정데이터저장부(16)에 저장된 픽셀보정데이터는 AMA패널(30)에서 미리 측정된 제조시의 평탄도에 대한 오차를 보정하기 위한 화상보정데이터를 산출해서 ROM테이블화하여 작성되고, 상기 어드레스/제어신호생성부(24)에서 출력되는 어드레스(AD)와 제어신호에 기초하여 해당하는 화소에 대한 픽셀보정데이터가 순차적으로 출력된다.Meanwhile, reference numeral 16 in FIG. 1 denotes pixel correction configured by, for example, a nonvolatile semiconductor memory (ROM) in which an error correction value for the flatness of each actuator provided correspondingly to the pixel driver included in the AMA panel 30 is stored. As the data storage unit, the pixel correction data stored in the pixel correction data storage unit 16 calculates the image correction data for correcting the error of the flatness during manufacturing previously measured by the AMA panel 30 to form a ROM table. And the pixel correction data for the corresponding pixel are sequentially output based on the address AD and the control signal output from the address / control signal generation section 24. FIG.
또, 참조번호 18은 상기 어드레스/제어신호생성부(14)에서 생성된 어드레스에 대응하는 화소단위의 픽셀보정데이터가 상기 픽셀보정데이터저장부(16)로부터 독취되는 경우 그 독취된 픽셀보정데이터가 상기 어드레스/제어신호생성부(24)에서 제공되는 제어신호에 반응하여 일시적으로 저장된 다음 재출력되도록 하는 예컨대, SRAM으로 구성된 픽셀보정데이터격납부이다.In addition, reference numeral 18 denotes that the pixel correction data read in the pixel unit corresponding to the address generated by the address / control signal generation unit 14 is read from the pixel correction data storage unit 16. A pixel correction data storage unit composed of, for example, an SRAM, which is temporarily stored in response to a control signal provided from the address / control signal generation unit 24 and then output again.
그리고, 참조번호 20은 예컨대, ROM이 내장되어 상기 ADC(10)로부터 출력된 R/G/B데이터에 대한 감마보정치를 저장하고 있음과 더불어 그 감마보정치를 근거로 상기 R/G/B데이터에 대한 감마보정을 수행하는 감마보정회로이고, 22는 상기 감마보정회로(20)에서 감마보정되어 출력된 R/G/B데이터와 그 R/G/B데이터에 대응하여 상기 픽셀보정데이터격납부(18)를 통해 제공되는 픽셀보정데이터를 화소정합방식으로 대응시켜 각 화소에 대해 상기 픽셀보정데이터를 적용하여 보정된 화소구동데이터를 출력하는 픽셀보정회로이다.Reference numeral 20 denotes a gamma correction value for the R / G / B data outputted from the ADC 10, for example, with a built-in ROM, and is stored in the R / G / B data based on the gamma correction value. A gamma correction circuit for performing gamma correction, and the pixel correction data storage unit 22 corresponds to the R / G / B data and the R / G / B data gamma-corrected and output from the gamma correction circuit 20. 18 is a pixel correction circuit that outputs pixel drive data corrected by applying the pixel correction data to each pixel by matching the pixel correction data provided through 18) with a pixel matching method.
또한, 참조번호 24는 상기 픽셀보정회로(22)에서 출력되는 화상구동데이터를 상기 어드레스/제어신호생성부(14)의 제어하에 디지탈-아날로그변환하는 DAC(디지탈/아날로그변환기)이고, 26은 AMA패널(30)에 대해 상기 DAC(24)에서 아날로그변환된 화소구동데이터에 기초하여 그 AMA패널(30)에 구비된 화소단위의 액츄에이터를 구동하기 위한 행구동회로부이며, 28은 그 AMA패널(30)에 대해 상기 어드레스/제어신호생성부(24)에서 제공되는 어드레스에 기초하여 상기 행구동회로부(36)와 화소정합방식으로 그 AMA패널(30)의 화소구동소자를 지정하여 대응하는 액츄에이터를 경사구동하기 위한 열구동회로부이다.Further, reference numeral 24 denotes a DAC (digital / analog converter) for digital-analog conversion of image driving data output from the pixel correction circuit 22 under the control of the address / control signal generator 14, and 26 denotes an AMA. The panel 30 is a row driving circuit unit for driving an actuator in the pixel unit provided in the AMA panel 30 based on the pixel drive data analog-converted by the DAC 24, and 28 is the AMA panel 30. To specify the pixel driving element of the AMA panel 30 in a pixel matching manner with the row driving circuit section 36 based on the address provided by the address / control signal generating section 24, the corresponding actuator is inclinedly driven. It is a thermal drive circuit for.
따라서, 그와 같은 투사형 화상표시장치의 화상보정데이터 처리방식에서는 재생대상의 화상신호(Vin)가 동기신호/PLL회로부(12)에 의해 동기분리되어 얻어지는 클럭신호(CLK; 4fsc)에 의해 상기 ADC(10)에서 디지탈데이터로 변환되어 감마보정회로(20)에 인가되고, 그 상태에서 상기 어드레스/제어신호생성부(14)에서는 전체 화소의 보정데이터를 독취하기 위한 어드레스와 제어신호(기록(RE),독출(WE), 칩인에이블(CE) 등)를 생성하여 픽셀보정데이터저장부(16)로부터 픽셀보정데이터격납부(18)로 픽셀보정데이터가 독출되게 한 다음 상기 픽셀보정회로(22)를 통해 감마보정된 상태에서 픽셀보정된 화소구동데이터가 출력되도록 제어하게 된다.Therefore, in the image correction data processing method of such a projection image display apparatus, the ADC is caused by the clock signal CLK (4fsc) obtained by synchronizing separation of the image signal Vin to be reproduced by the synchronization signal / PLL circuit section 12. (10) is converted into digital data and applied to the gamma correction circuit 20. In this state, the address / control signal generation section 14 reads the address and control signal (read (RE) for reading the correction data of all pixels. ), Read (WE), chip enable (CE), etc.) to read the pixel correction data from the pixel correction data storage unit 16 to the pixel correction data storage unit 18, and then the pixel correction circuit 22 In the gamma corrected state, the pixel-driven pixel driving data is output.
즉, 상기 픽셀보정데이터저장부(16)에서는 상기 어드레스/제어신호생성부(24)에서 순차적으로 제공되는 어드레스에 대응하는 위치의 화소단위의 픽셀보정데이터를 상기 픽셀보정데이터격납부(18)로 전송로딩시키게 되고, 상기 픽셀보정데이터격납부(18)에서는 상기 어드레스/제어신호생성부(14)에서 제공되는 제어신호에 기초하여 상기 픽셀보정데이터를 일시저장한 다음 순차적으로 픽셀보정회로(22)에 인가한다.That is, the pixel correction data storage unit 16 transfers pixel correction data in pixel units at positions corresponding to addresses sequentially provided from the address / control signal generation unit 24 to the pixel correction data storage unit 18. The pixel correction data storage unit 18 temporarily stores the pixel correction data based on a control signal provided from the address / control signal generation unit 14 and then sequentially stores the pixel correction data 22 in the pixel correction data storage unit 18. To apply.
한편, 상기 감마보정회로(20)에서는 상기 ADC(10)로부터 인가된 R/G/B데이터의 신호크기에 비례하는 신호밝기를 얻을 수 있도록 내장된 감마보정치에 기초하여 해당 R/G/B데이터에 대하여 감마보정처리를 수행한 다음 그 감마보정된 R/G/B데이터를 상기 픽셀보정회로(22)로 인가함에 따라 상기 픽셀보정회로(22)는 감마보정된 R/G/B데이터에 대해 상기 픽셀보정데이터격납부(18)에서 제공되는 픽셀보정데이터를 화소단위로 정합시켜 보정된 화소구동데이터를 DAC(24)로 인가하게 되고, 그 DAC(24)는 상기 어드레스/제어신호생성부(14)로부터 인가된 상기 클럭신호(CLK)를 근거로 그 화소구동데이터를 아날로그변환한 다음 그 아날로그변환되어진 화소구동데이터를 상기 행구동회로부(26)에 제공하게 된다.On the other hand, the gamma correction circuit 20 based on the built-in gamma correction value to obtain a signal brightness proportional to the signal size of the R / G / B data applied from the ADC 10, the corresponding R / G / B data The gamma corrected R / G / B data is then applied to the pixel correction circuit 22, so that the pixel correction circuit 22 performs gamma correction on the R / G / B data. The pixel correction data provided from the pixel correction data storage unit 18 is matched on a pixel-by-pixel basis to apply corrected pixel driving data to the DAC 24, and the DAC 24 supplies the address / control signal generator ( The pixel drive data is analog-converted based on the clock signal CLK applied from 14, and then the pixel drive data converted to the analog is provided to the row driver circuit unit 26.
그 상태에서 상기 열구동회로부(28)에서는 어드레스/제어신호생성부(14)로부터 인가되는 화소구동을 위한 어드레스에 기초하여 열방향의 화소구동소자를 지정하게 되고, 그 지정되는 화소구동소자가 상기 행구동회로부(26)에서 인가되는 화소구동데이터에 반응하여 액츄에이터를 경사구동시켜 그 AMA패널(30)에 입사되는 광을 반사시킨 다음 투사렌즈(도시 생략)를 통해 스크린상에 투사되도록 작용하게 된다.In this state, the column driver circuit unit 28 designates a pixel driver in the column direction based on an address for pixel driving applied from the address / control signal generator 14, and the designated pixel driver is In response to the pixel driving data applied from the row driving circuit section 26, the actuator is tilted to reflect the light incident on the AMA panel 30, and then to be projected onto the screen through a projection lens (not shown).
그러나, 상술되어진 AMA패널이 채용된 프로젝터에서는 재생대상인 영상신호(Vin)에서 동기신호(Hsync,Vsync)를 분리해서 그 동기신호를 상기 행구동회로부(26)와 상기 열구동회로부(28)로 인가하고 그 행구동회로부(26)와 상기 열구동회로부(28)는 상기 수평/수직동직신호에 기초하여 상기 AMA패널(30)을 구동하기 때문에 그 수평동기신호가 흐트러지면 상기 AMA패널(30)로부터 반사되어 스크린을 통해 출력되는 화상이 좌우로 흔들려 해상도가 저하된다는 문제점이 있지만, 해당 프로젝터에는 상기 수평동기신호를 보정할 수단이 설계되어 있지 않기 때문에 상기 수평동기신호가 흐트러짐으로 인해 화면의 해상도가 저하되는 문제점을 해결할 수 없었다.However, in the projector employing the AMA panel described above, the synchronization signals Hsync and Vsync are separated from the image signal Vin to be reproduced, and the synchronization signals are applied to the row driving circuit section 26 and the column driving circuit section 28. Since the row drive circuit section 26 and the column drive circuit section 28 drive the AMA panel 30 based on the horizontal / vertical vertical signal, when the horizontal synchronous signal is disturbed, it is reflected from the AMA panel 30. There is a problem that the resolution of the image output through the screen shakes left and right, but the resolution of the screen is reduced due to the disturbance of the horizontal synchronization signal because the projector does not have a means for correcting the horizontal synchronization signal. Couldn't solve it.
이에, 본 발명은 상기한 사정을 감안하여 창출되어진 것으로, 프로젝터에 AFC기능을 갖춘 디코더를 채용하고 해당 디코더가 AFC기능을 수행할 수 있도록 플라이백펄스를 상기 디코더에 인가하여 AMA디스플레이장치를 통해 출력되는 영상의 해상도를 개선시킬 수 있도록 된 플라이백펄스 생성회로를 갖춘 프로젝터를 제공함이 그 목적이 있다.Accordingly, the present invention has been made in view of the above circumstances, and employs a decoder having an AFC function in a projector, and applies a flyback pulse to the decoder so that the decoder can perform the AFC function and outputs it through the AMA display device. It is an object of the present invention to provide a projector having a flyback pulse generation circuit capable of improving the resolution of the image.
상기한 목적을 실현하기 위한 본 발명의 일실시예에 따르면, 화상신호에 대응하는 입사광을 광변조하는 방식으로 재생하기 위한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널과, 상기 화상신호와 그 AMA패널에 대한 화상구동신호를 정합하여 그 AMA패널에 구비된 다수의 화소구동소자를 행구동하기 위한 행구동수단을 갖춘 투사형 화상표시장치에 있어서, 화상신호로부터 분리된 수평동기신호를 근거로 플라이백펄스신호를 생성하는 FBP생성부와, 상기 FBP신호에 기초하여 AFC기능을 수행하여 그 AFC되어진 수평동기신호를 근거로 상기 행구동회로부와 화소정합방식으로 상기 AMA패널의 화소구동소자를 열구동하기 위한 디코더/열구동회로를 포함하여 구성된 플라이백펄스 생성회로를 갖춘 프로젝터가 제공된다.According to an embodiment of the present invention for realizing the above object, a plurality of pixel driving elements for driving a plurality of pixels for reproducing the incident light corresponding to the image signal in the form of a light modulation and the AMA panel and And a row driving means for matching the image signal with the image driving signal for the AMA panel and row driving means for row driving the plurality of pixel driving elements provided in the AMA panel, wherein the horizontal synchronous signal separated from the image signal. An FBP generation unit for generating a flyback pulse signal based on the FB signal, and performing the AFC function based on the FBP signal, and the row driving circuit unit and the pixel driving device based on the AFC horizontal synchronization signal Provided is a projector having a flyback pulse generation circuit configured to include a decoder / column drive circuit for thermally driving a circuit.
상기한 구성으로 된 본 발명에 의하면, AFC기능을 갖춘 디코더가 상기 AMA패널을 열구동함으로써 상기 AMA패널을 통해 안정적인 색신호를 출력할 수 있게 된다.According to the present invention having the above-described configuration, a decoder having an AFC function can thermally drive the AMA panel to output a stable color signal through the AMA panel.
도 1은 종래 프로젝터에서의 화상표시장치의 블럭구성을 나타낸 도면,1 is a block diagram showing an image display apparatus of a conventional projector;
도 2는 본 발명의 일실시예에 따른 플라이백펄스 생성회로를 갖춘 프로젝터의 블럭구성을 나타낸 도면,2 is a block diagram of a projector having a flyback pulse generation circuit according to an embodiment of the present invention;
도 3은 도 2에 도시된 FBP생성부의 회로구성을 나타낸 도면,3 is a view showing the circuit configuration of the FBP generation unit shown in FIG.
도 4는 도 2에 도시된 FBP생성부에서의 신호파형도를 나타낸 도면이다.FIG. 4 is a view illustrating signal waveforms in the FBP generation unit illustrated in FIG. 2.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10:아날로그/디지탈변환기(ADC), 12:동기분리/PLL회로부,10: analogue / digital converter (ADC), 12: synchronous separation / PLL circuit part,
14:어드레스/제어신호생성부, 16:픽셀보정데이터저장부,14: address / control signal generator, 16: pixel correction data storage,
18:픽셀보정데이터격납부, 20:감마보정회로,18: pixel correction data storage, 20: gamma correction circuit,
22:픽셀보정회로, 24:디지탈/아날로그변환기(DAC),22: pixel correction circuit, 24: digital / analog converter (DAC),
26:행구동회로부, 28:열구동회로부,26: row drive circuit portion, 28: column drive circuit portion,
30:AMA패널, 32:디코더/열구동회로부,30: AMA panel, 32: decoder / thermal drive circuit,
40:FBP생성부, 41,42:OR게이트,40: FBP generation portion, 41, 42: OR gate,
42,44:단안정멀티바이블레이터.42, 44: monostable multivibrator.
이하, 첨부되어진 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 플라이백펄스 생성회로를 갖춘 프로젝터의 블럭구성도를 나타낸 도면으로서, 상술되어진 도 1에서와 동일 기능을 수행하는 구성요소에 대해서는 도 1에서와 동일한 참조번호를 부여하고 그에 따른 상세한 설명은 생략하기로 한다.FIG. 2 is a block diagram of a projector having a flyback pulse generation circuit according to an exemplary embodiment of the present invention. Referring to FIG. 1, the same reference numerals as those of FIG. And a detailed description thereof will be omitted.
도 2에서 참조번호 32는 예컨대, 텔레비전 디코더 등으로 구성되어 후술되어질 FBP생성부(40)로부터 인가되는 FBP(FlyBack Pluse)를 근거로 AFC(Automatic Frequency Control)기능을 수행함과 동시에 상기 AMA패널(30)에 대해 상기 어드레스/제어신호생성부(24)에서 제공되는 어드레스에 기초하여 상기 행구동회로부(36)와 화소정합방식으로 그 AMA패널(30)의 화소구동소자를 지정하여 대응하는 액츄에이터를 경사구동하기 위한 디코더/열구동회로부로서, 상기 디코더/열구동회로부(32)는 수평발진주기와 수평동기신호주기의 차에 기초하여 상기 수평발진주기를 조절하여 상기 수평발진주기와 수평동기신호주기가 일치될 수 있도록 하는 AFC기능이 수행함으로써 수평동기신호에 발생하는 잡음(NOISE)성분을 제거하여 상기 AMA패널(30)을 안정적으로 구동할 수 있게 된다.In FIG. 2, reference numeral 32 denotes, for example, a television decoder and the like and performs an AFC (Automatic Frequency Control) function based on the FBP (FlyBack Pluse) applied from the FBP generator 40 to be described later. In accordance with the address provided from the address / control signal generation section 24, the pixel driving element of the AMA panel 30 is designated in a pixel matching manner with the row driving circuit section 36 to incline the corresponding actuator. A decoder / column driver circuit portion, wherein the decoder / column driver circuit portion 32 adjusts the horizontal oscillation cycle based on a difference between a horizontal oscillation cycle and a horizontal synchronizing signal cycle so that the horizontal oscillation cycle coincides with the horizontal synchronizing signal cycle. By performing the AFC function, the AMA panel 30 can be stably driven by removing a noise component generated in the horizontal synchronization signal.
또한, 참조번호 40은 상기 동기분기/PLL회로부(12)로부터 출력되는 수평동기신호에 기초하여 플라이백 펄스를 생성하여 그 플라이백 펄스를 상기 디코더/열구동회로부(32)로 인가하여 상기 디코더/열구동회로부(32)가 AFC기능을 수행하도록 하는 FBP생성부이다.Further, reference numeral 40 generates a flyback pulse based on the horizontal synchronization signal output from the synchronization branch / PLL circuit unit 12, and applies the flyback pulse to the decoder / column driver circuit unit 32 to provide the decoder / The column driving circuit section 32 is an FBP generation section for performing the AFC function.
여기서, 상기 FBP생성부(40)의 구성예를 도 3에 도시된 바와 같다.Here, a configuration example of the FBP generation unit 40 is as shown in FIG.
즉, 상기 동기분기/PLL회로(12)로부터 출력되는 수평동기신호와 반전된 전압단(Vcc)으로부터의 레벨신호를 OR처리하는 OR게이트(41)와, 전압원(Vcc)에 대해 저항(RX1)과 콘덴서(CX1)이 직렬로 연결되어 있고 그 저항(RX1)과 콘덴서(CX1)의 중간노드에 T2단이 접속되어 상기 OR게이트(41)로부터 출력되는 레벨신호에 기초하여 소정 펄스신호를 출력하는 단안정멀티바이블레이터(42), 상기 단안정멀티바이블레이터(42)로부터의 펄스신호를 반전하여 일단으로 입력받고 타단으로는 접지전위를 입력받아 OR처리하는 OR게이트(43) 및, 전압원(Vcc)에 대해 저항(RX2)과 콘덴서(CX2)이 직렬로 연결되어 있고 그 저항(RX2)과 콘덴서(CX2)의 중간노드에 T2단이 접속되어 상기 OR게이트(43)로부터 출력되는 레벨신호에 기초하여 플라이백펄스(FBP)신호를 출력하는 단안정멀티바이블레이터(44)로 구성된다. 한편, 상기 단안정멀티바이블레이터(42,44)로부터 출력되는 펄스의 폭이나 지연시간은 그 단안정멀티바이블레이터(42,44)의 T2단에 접속된 저항(RX1)·콘덴서(CX1)와 저항(RX2)·콘덴서(CX2)의 용량을 조절함으로써 조정할 수 있다.That is, the OR gate 41 OR-processes the horizontal synchronous signal output from the synchronous branch / PLL circuit 12 and the level signal from the inverted voltage terminal Vcc, and the resistor RX1 with respect to the voltage source Vcc. And condenser CX1 are connected in series, and a T2 terminal is connected to an intermediate node of the resistor RX1 and the condenser CX1 to output a predetermined pulse signal based on the level signal output from the OR gate 41. OR gate 43 for inverting the pulse signal from the monostable multivibrator 42 and the monostable multivibrator 42 to one end and receiving the ground potential to the other end, and the voltage source Vcc. Based on the level signal output from the OR gate 43 by connecting a resistor RX2 and a capacitor CX2 in series and having a T2 terminal connected to an intermediate node of the resistor RX2 and the capacitor CX2. Monostable multivibrator 44 for outputting a flyback pulse (FBP) signal It is configured. On the other hand, the width and the delay time of the pulses output from the monostable multivibrators 42 and 44 and the resistors RX1 and capacitor CX1 connected to the T2 stages of the monostable multivibrators 42 and 44 are the same. It can adjust by adjusting the capacitance of resistor RX2 and capacitor CX2.
이하, 상기한 구성으로 된 본 발명의 일실시예에 따른 플라이백펄스 생성회로를 갖춘 프로젝터의 동작을 상세하게 설명한다.Hereinafter, the operation of the projector having the flyback pulse generation circuit according to an embodiment of the present invention having the above-described configuration will be described in detail.
우선적으로, 상기 동기분리/PLL회로부(12)에서 화상신호(R/G/B신호)에서 수평동기신호(Hsync)와 수직동기신호(Vsync) 및 컬러서브캐리어(fsc;대략 3.58 MHz)를 분리하면, 상기 수평동기신호가 상기 FBP생성부(40)로 인가된다.First, the horizontal synchronization signal Hsync, the vertical synchronization signal Vsync, and the color subcarrier fsc (approximately 3.58 MHz) are separated from the image signal R / G / B signal by the synchronization separation / PLL circuit unit 12. Then, the horizontal synchronization signal is applied to the FBP generation unit 40.
이에, 상기 FBP생성부(40)로 도 4에 도시된 바와 같은 파형의 수평동기신호가 인가되면, 상기 OR게이트(41)의 일단으로는 전원단으로부터 인가된 '로우'레벨신호가 항상 입력되며 그 OR게이트(41)의 타단으로는 상기 수평동기신호가 인가되는데, 상기 OR게이트(41)는 OR연산에 의해 상기 수평동기신호와 동일한 펄스신호를 출력한다.Therefore, when the horizontal synchronous signal having the waveform shown in FIG. 4 is applied to the FBP generator 40, a 'low' level signal applied from a power supply terminal is always input to one end of the OR gate 41. The horizontal synchronization signal is applied to the other end of the OR gate 41. The OR gate 41 outputs the same pulse signal as the horizontal synchronization signal by OR operation.
그 펄스신호를 인가받은 상기 단안정멀티바이블레이터(42)는 도 4에 도시된 Q1과 같이 상기 펄스신호가 상승에치되는 시점에서 상기 저항(RX1)과 상기 콘덴서(CX1)에 의해 결정된 폭(WIDTH)를 갖는 펄스신호를 출력하며, 그 펄스신호는 상기 OR게이트(43)의 일단으로 반전되어 입력된다.The monostable multivibrator 42 receiving the pulse signal has a width determined by the resistor RX1 and the condenser CX1 at the time when the pulse signal rises as shown in Q1 shown in FIG. A pulse signal having WIDTH) is outputted, and the pulse signal is input inverted to one end of the OR gate 43.
그 입력에 대해, 상기 OR게이트는 접지전위에 따른 '로우'레벨신호와 반전된 상기 단안정멀티바이블레이터(44)로부터의 펄스신호를 OR처리하여 상기 펄스신호가 반전된 상태의 펄스신호를 출력하는 바, 그 펄스신호를 입력받은 상기 단안정멀티바이블레이터(44)는 상기 펄스신호가 상승에치되는 시점에서 상기 저항(RX2)과 상기 콘덴서(CX2)에 의해 결정된 폭을 갖는 펄스신호를 도 4에 도시된 Q2와 같이 출력하는데, 그 펄스신호는 상기 디코더/열구동회로부(32)에 FBP신호로서 인가되어진다.For its input, the OR gate ORs the pulse signal from the monostable multivibrator 44 inverted with the 'low' level signal according to the ground potential and outputs the pulse signal with the pulse signal inverted. The monostable multivibrator 44 receiving the pulse signal shows a pulse signal having a width determined by the resistor RX2 and the condenser CX2 when the pulse signal rises. It outputs as Q2 shown in 4, the pulse signal is applied to the decoder / column drive circuit section 32 as an FBP signal.
이에, 상기 디코더/열구동회로부(32)는 상기 동기분리/PLL회로부(12)로부터 인가되는 수평동기신호와 상기 FBP생성부(40)로부터 인가된 FBP신호를 근거로 AFC기능을 수행하여 안정된 수평동기신호를 근거로 상기 AMA패널(30)을 열구동할 수 있게 됨으로써 상기 AMA패널의 영상재생장치상으로 재생되는 영상신호의 해상도가 향상되어진다.Accordingly, the decoder / column driver circuit part 32 performs an AFC function based on the horizontal synchronous signal applied from the synchronous separation / PLL circuit part 12 and the FBP signal applied from the FBP generator 40 to stabilize the horizontal. Since the AMA panel 30 can be thermally driven based on the synchronization signal, the resolution of the video signal reproduced on the video reproducing apparatus of the AMA panel is improved.
이상 설명한 바와 같이 본 발명의 일실시예에 따른 플라이백펄스 생성회로를 갖춘 프로젝터에 의하면, 프로젝터의 AMA패널이나 LCD패널을 구동하기 위한 디코더로 해상도를 향상시킬 수 있는 AFC기능을 갖춘 디코더를 채용가능하게 됨으로써 그 프로젝터의 스크린상으로 출력되는 영상신호의 화질을 개선할 수 있게 된다.As described above, according to the projector having the flyback pulse generation circuit according to an embodiment of the present invention, a decoder having an AFC function capable of improving the resolution as a decoder for driving the AMA panel or the LCD panel of the projector can be employed. As a result, the image quality of the image signal output on the screen of the projector can be improved.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074161A KR100203582B1 (en) | 1996-12-27 | 1996-12-27 | Projector having flyback pulse generator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074161A KR100203582B1 (en) | 1996-12-27 | 1996-12-27 | Projector having flyback pulse generator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980054956A KR19980054956A (en) | 1998-09-25 |
| KR100203582B1 true KR100203582B1 (en) | 1999-06-15 |
Family
ID=19491585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960074161A KR100203582B1 (en) | 1996-12-27 | 1996-12-27 | Projector having flyback pulse generator circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100203582B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413468B1 (en) * | 2001-12-21 | 2004-01-03 | 엘지전자 주식회사 | Data Bit Separate Type Digital Drive Method of Projector System |
-
1996
- 1996-12-27 KR KR1019960074161A patent/KR100203582B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980054956A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838396A (en) | Projection type image display apparatus with circuit for correcting luminance nonuniformity | |
| JPH01286675A (en) | Picture processor | |
| KR100203582B1 (en) | Projector having flyback pulse generator circuit | |
| JP3309738B2 (en) | Image display device | |
| US5398119A (en) | Photoelectric conversion device's shading correction circuit | |
| JPH1026959A (en) | Led display device | |
| KR100200134B1 (en) | Pixel correction apparatus by analog type for projector | |
| KR100188206B1 (en) | Image correction data generating apparatus for projector | |
| KR100188209B1 (en) | Image correction data loading method by using frame memory of projector | |
| KR0145910B1 (en) | Image correction data loading control circuit for projector | |
| KR100239074B1 (en) | Image correction apparatus of projector | |
| JP4914081B2 (en) | Method, circuit device and camera for electronic scan reversal | |
| KR100227105B1 (en) | Plxel correction data loading apparatus for projector | |
| KR100203587B1 (en) | Pixel data correction apparatus for projector | |
| KR0145914B1 (en) | Pseudo-horizontal and vertical synchronizing signal generating circuit for projector | |
| KR100239071B1 (en) | Pixel correction data processing apparatus at 4:2 mode for projector | |
| KR0174918B1 (en) | Pixel correction data loading apparatus for use in an optical projection system | |
| KR0159426B1 (en) | Distorted picture image correction apparatus for projector system | |
| KR100203588B1 (en) | Pixel correction control signal generator for projector having actuated mirror array | |
| JP3540341B2 (en) | Signal readout processing method for solid-state imaging device and solid-state imaging device used therefor | |
| KR100203589B1 (en) | Pixel correction data memory method and address generating apparatus for projector | |
| KR100203586B1 (en) | Pixel correction data loading apparatus by using line memory of projector | |
| KR0150535B1 (en) | Pseudo-horizontal and vertical synchronizing signal generating circuit for projector | |
| KR100192949B1 (en) | Non-interlace scanning conversion apparatus for projector | |
| KR100203584B1 (en) | Video image data processing apparatus for projector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070305 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |