KR0145910B1 - Image correction data loading control circuit for projector - Google Patents

Image correction data loading control circuit for projector

Info

Publication number
KR0145910B1
KR0145910B1 KR1019950002731A KR19950002731A KR0145910B1 KR 0145910 B1 KR0145910 B1 KR 0145910B1 KR 1019950002731 A KR1019950002731 A KR 1019950002731A KR 19950002731 A KR19950002731 A KR 19950002731A KR 0145910 B1 KR0145910 B1 KR 0145910B1
Authority
KR
South Korea
Prior art keywords
correction data
image correction
signal
image
loading
Prior art date
Application number
KR1019950002731A
Other languages
Korean (ko)
Other versions
KR960033091A (en
Inventor
김의준
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950002731A priority Critical patent/KR0145910B1/en
Publication of KR960033091A publication Critical patent/KR960033091A/en
Application granted granted Critical
Publication of KR0145910B1 publication Critical patent/KR0145910B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3138—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using arrays of modulated light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0825—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a flexible sheet or membrane, e.g. for varying the focus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Projection Apparatus (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 투사형 화상표시장치의 하상보정데이터 로딩/출력제어회로에 관한 것으로, 화상신호에 대응하는 입사광을 광변조하는 방식으로 재생하기 의한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널(10)과, 상기 화상신호와 그 AMA패널에 대한 화상보정데이터를 정합하여 그 AMA패널에 구비된 다수의 화송구동소자를 행/열구동하기 위한 행/열구동회로부(36,38)를 갖춘 투사형 화상표시장치에서, 상기 AMA패널에 의해 광변조되는 영상신호를 디지털데이터로 변환하는 데이터변환부(20)와, 상기 AMA패널의 원초적 에러에 대한 화상보정데이터가 저장된 화상보정데이터저장부(26) 및 그 화상보정데이터를 로딩하여 출력하는 화상보정데이터격납부(26) 및 그 화상보정데이터를 로딩하여 출력하는 화상보정데이터격납부(28), 동기분리/PLL회로부(22)에 의해 분리된 동기신호를 기초로 상기 데이터변환 및 화상보정데이터의 로딩/출려을 제어히기 위해 강기 동기 분리분리/PLL회로부(22)에서 분리된 동기신로중 수직동기신호의 고정주기 동안에는 화상보정데이터의 로딩 어드레스와 제어신호를 생성하고 그 수직동기신호의 소정주기의 경과후에는 화소보정데이터의 출력 어드레스와 제어신호를 생성하는 어드레스/제어신호생성부(24), 상기 디지털변환된 영상신호의 데이터와 상기 화상데이터격납부(28)를 통해 인가되는 화상보정데이터를 화소정합방식으로 대응시켜 각 화소에 대한 보정을 행하는 화상보정회로부(30)를 포함하여 구성되어, 재생대상의 화상신호의 입력시 그 화상신호에서 분리된 6주기의 수직동기신호의 기간에는 제어신호(fsc; 3,58 MHz)에 의해 화상보정데이터저장부(26)로부터 화상보정데이터격납부(28)로 화상보정데이터가 로딩되도록 하고, 그 6주기의 수직동기신호의 카운트가 종료되면 그 격납된 화상보정데이터가 화상보정회로부(30)로 출력되도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lower image correction data loading / output control circuit of a projection type image display apparatus, wherein pixel driving elements for driving a plurality of pixels by reproducing incident light corresponding to an image signal by light modulation are arranged in a matrix array form. Row / column driver circuit sections 36, 38 for matching the AMA panel 10 and the image signals with the image correction data for the AMA panel to row / column a plurality of FPS drivers provided in the AMA panel; And a data converter 20 for converting an image signal optically modulated by the AMA panel into digital data, and storing image correction data in which image correction data for primitive errors of the AMA panel are stored. A section 26 and an image correction data storage section 26 for loading and outputting the image correction data and an image correction data storage section 28 for loading and outputting the image correction data; Vertical synchronization in the synchronization path separated by the strong synchronous separation / PLL circuit section 22 to control loading / loading of the data conversion and image correction data based on the synchronization signal separated by the separation / PLL circuit section 22 An address / control signal generation section 24 which generates a loading address and a control signal of the image correction data during a fixed period of the signal, and generates an output address and a control signal of the pixel correction data after a predetermined period of the vertical synchronization signal has elapsed; And an image correction circuit section 30 for correcting each pixel by matching the data of the digitally converted video signal with the image correction data applied through the image data storage section 28 in a pixel matching method. When the image signal to be reproduced is input, the image correction data storage section (3,58 MHz) is controlled by the control signal fsc (3,58 MHz) in the period of the vertical synchronization signal of 6 cycles separated from the image signal. The image correction data is loaded from the image correction data storage section 28 to the image correction circuit section 30 when the count of the six-period vertical synchronization signal ends. .

Description

투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로Image correction data loading / output control circuit of the projection image display device

제1도는 본 발명이 적용되는 투사형 화상표시장치에서 화상보정데이터의 처리과정을 설명하는 블록구성도.1 is a block diagram illustrating a process of processing image correction data in a projection image display apparatus to which the present invention is applied.

제2도(a)는 본 발명의 일실시예에 따른 화상보정데이터 로딩/출력제어회로가 적용된 투사형 화상표시장치의 주요부의 구성을 설명하는 도면.2A is a diagram for explaining the configuration of main parts of a projection type image display apparatus to which an image correction data loading / output control circuit according to an embodiment of the present invention is applied.

제2도(b)는 제2도(a)에 도시된 화상보정데이터 로딩/출력제어부의 구성예를 나타낸 도면.FIG. 2B is a diagram showing an example of the configuration of the image correction data loading / output control unit shown in FIG.

제3도는 제2도에 도시된 본 발명에 따른 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로의 동작설명에 적용되는 파형도.FIG. 3 is a waveform diagram applied to the operation description of the image correction data loading / output control circuit of the projection type image display apparatus shown in FIG.

제4도는 본 발명의 다른 실시예에 따른 투사형 화상표시장치에 적용되는 화상정보데이터 로딩/출력제어어회로의 구성을 설명하는 도면이다.4 is a diagram for explaining the configuration of an image information data loading / output control gear circuit applied to a projection image display apparatus according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : AMA패널 20 : 데이터변환부10: AMA Panel 20: Data Conversion Unit

22 : 동기분리/PPL회로부 24 : 어드레스/제어신호생성부22: Sync separation / PPL circuit section 24: Address / control signal generation section

26 : 화상보정데이터저장부(ROM) 28 : 화상보정데이터격납부(RAM)26: Image correction data storage unit (ROM) 28: Image correction data storage unit (RAM)

30 : 화상보정회로부 34 : 데이터역변환부30: image correction circuit unit 34: data inverse conversion unit

40 : 화상보정데이터 로딩/출력제어부40: Image correction data loading / output control unit

42 : 카운터 44 : NAND게이트42: counter 44: NAND gate

46 : J-K플립플롭 50 : 화상보정데이터로딩제어부46: J-K flip-flop 50: Image correction data loading control unit

52 : 화상보정데이터출력제어부 54 : 멀티플렉서52: image correction data output control unit 54: multiplexer

본 발명은 투사형 화상표시장치의 화상보정데이터 로딩/출력 제어회로에 관한 것으로, 보다 상세하게는 화소에 대응하는 다수의 AMA(Actuated mirror array)부재를 구비하는 투사형 화상표시장치에서 그 AMA부재를 구동하는 화소구동소자에 대해 그 AMA부재의 제조상 오차를 보정하기 위한 화상보정데이터가 격납되는 화상보정데이터저장소로부터 화상보정데이터격납소(RAM)로 적정하게 로딩/출력되도록 제어하기 위한 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로에 관한 것이다.The present invention relates to an image correction data loading / output control circuit of a projection image display apparatus, and more particularly, to drive the AMA member in a projection image display apparatus having a plurality of AMA (Actuated mirror array) members corresponding to pixels. Of a projection type image display apparatus for controlling a pixel drive element to be properly loaded / output from an image correction data storage containing image correction data for correcting a manufacturing error of the AMA member to an image correction data storage (RAM). An image correction data loading / output control circuit is provided.

최근에 미합중국 Aura사에 의해 제안된 AMA부재 또는 장치를 채용한 투사형 화상표시장치가 제안되어 실용화를 위한 개발이 진행되는 도중인 바, 그 AMA장치는 예컨대 640 × 480치수의 화면에 구비되는 다수의 화소의 구동을 위해 그 화소의 수에 대응하는 예컨대 MOS트랜지스터로 구성된 다수의 화소구동소자가 매트릭스 어레이형태로 배열된 액티브 매트릭스기판과, 그 액티브매트릭스기판상에 각 화소에 대응되게 형성되어 각 화소구동소자로부터 제공되는 화상신호전압에 따라 경사변형되어 입사광의 변조(즉, 광로조절)를 행하는 액츄에이터를 갖추어 구성된다.Recently, a projection type image display device employing the AMA member or device proposed by the United States Aura has been proposed and is being developed for practical use. The AMA device has a large number of screens of 640 × 480 dimensions, for example. For driving the pixels, a plurality of pixel driving elements composed of, for example, MOS transistors corresponding to the number of pixels are formed in an active matrix substrate arranged in a matrix array form, and corresponding pixels are formed on the active matrix substrate so as to correspond to each pixel. And an actuator which is inclinedly deformed in accordance with the image signal voltage supplied from the element and modulates the incident light (i.e., adjusts the optical path).

그러한 AMA장치를 사용하는 투사형 화상표시장치에서 따르면, 그 AMA장치는 애티브 매트릭스기판(즉, AMA패널)과 그 AMA패널상에 형성되어 입사광을 반사시키는 화소 수에 대응하는 다수의 액츄에이터를 포함하여 구성된다.In a projection image display apparatus using such an AMA apparatus, the AMA apparatus includes an active matrix substrate (i.e., an AMA panel) and a plurality of actuators formed on the AMA panel corresponding to the number of pixels reflecting incident light. It is composed.

그리고, 그 AMA패널의 내부에는 예컨대 640 × 480의 화면을 가정하는 경우 그 화면을 구성하는 전체 화소의 수에 대응하여 매트릭스 어레이형태로 배열된 다수의 화소구동소자가 갖추어지게 된다. 따라서, 그러한 AMA패널내에 갖추어진 화소구동소자를 화상신호전압에 대응하여 각 화소구동소자에 대응하는 액츄에이터를 경사변형시켜 화상을 재생하기 위해서는 각 화소에 해당하는 화상신호전압을 기초로 매트릭스 에레이형태의 화소구동소자를 제어하기 위해 AMA패널의 행/열방향에서 기수화소와 우수화소를 구동하는 화소구동소자의 구동을 위해 행/열구동회로가 제공된다.When the screen of 640 x 480 is assumed inside the AMA panel, for example, a plurality of pixel driving elements arranged in a matrix array form are provided corresponding to the total number of pixels constituting the screen. Therefore, in order to reproduce an image by tilting the actuator corresponding to each pixel driver in response to the image signal voltage, the pixel driver provided in the AMA panel is formed in a matrix array form based on the image signal voltage corresponding to each pixel. A row / column driver circuit is provided for driving the pixel driver to drive odd pixels and even pixels in the row / column direction of the AMA panel to control the pixel driver.

그에 더하여, 상기 행/열구동회로부에 의해 AMA패널에 설정된 화소구동소자를 구동하는 경우 그 AMA 패널상에 형성되는 액츄에이터의 제조시에 수반되는 평탄도에 대한 허용오차 또는 평탄도의 불균일성에 의한 화소구동의 불균일성을 배제하기 위해 미리 해당 AMA패널상에 형성된 액츄에이터의 전체적인 평탄도를 포함하는 제조시의 원초적인 오차에 대한 보정데이터가 산출되어 그 AMA패널의 구동시 화상신호전압에 가산(또는 감산)되는 형태로 상기 행/열구동회로부에 제공되어 AMA패널의 제조시의 원초적인 오차에 대한 보정이 행해지게된다.In addition, when driving the pixel driving element set in the AMA panel by the row / column driving circuit part, the pixel due to the tolerance or unevenness of the flatness accompanying the manufacturing of the actuator formed on the AMA panel In order to rule out nonuniformity of driving, correction data for the original error in manufacturing including the overall flatness of the actuator formed on the corresponding AMA panel is calculated and added (or subtracted) to the image signal voltage during driving of the AMA panel. It is provided in the row / column drive circuit portion in the form so that correction for the original error in manufacturing the AMA panel is performed.

제1도는 본 발명의 적용대상으로 되는 종래의 일예에 따른 투사형 화상포시장치에서 화상보정데이터를 처리하는 과정을 설명하기 위한 블록구성도를 나타낸다.1 is a block diagram illustrating a process of processing image correction data in a projection type image display apparatus according to a conventional example to which the present invention is applied.

동도면에서 참조부호 20은 해당 투사형 화상표시장치를 구성하는 참조부호 10으로 표시된 AMA패널에 의해 광변조를 행하여 재생할 화상신호(Vin)가 R/G/B디코딩되어 인가되는 경우 그 R/G/B컬러신호를 디지탈데이터로 변환하는 아날로그-디지탈변환기로 이루어진 데이터변환부를 나타내고, 22는 상기 화상신호(Vin)에서 수평동기신호(Hsync)와 수직동기신호(Vsync) 및 컬러서브캐리어(fsc; 대략 3.58 MHz)를 분리하는 동기분리/ PLL회로부를 나타낸다.In the figure, reference numeral 20 denotes an R / G / B decoded image signal Vin to be reproduced by light modulation by the AMA panel indicated by reference numeral 10 constituting the projection image display apparatus. A data conversion unit comprising an analog-digital converter for converting B color signals into digital data, and 22 denotes a horizontal synchronization signal Hsync, a vertical synchronization signal Vsync, and a color subcarrier fsc in the image signal Vin. 3.58 MHz).

또, 24는 그 동기분리/PLL회로부(22)에서 분리된 수직동기신호(Vsync)와 수평동기신호(Hsync) 및 클럭신호(CLK; 4fsc) (fsc는 컬러서브캐리어주파수)를 조합하여 어드레스신호와 제어신호를 생성하는 어드레스/제어신호생성부를 나타내는데, 그 어드레스/제어신호생성부(24)는 수직동기신호(Vsync)와 수평동기신호(Hsync)에 동기를 맞추어 클럭신호(CLK)를 분주하여 화소구동을 위한 어드레스와 제어신호를 생성하게 되는 바, 예컨대 640 × 480의 화면을 가정하는 경우 그 화면의 전체 화소의 수는 307,200이고, 그 전체의 화소를 구동하기 위해 필요한 어드레스는 20-218로 된다. 따라서, 그 어드레스/제어신호생성부(24)에는 주지된 바와 같이 동기신호분리부(22)에서 분리된 수평동신호(Hsync)와 수직동기신호(Vsync)를 조합하여 그 조합된 결과에 동기적으로 클럭신호(CLK)를 분주하여 화소구동을 위한 어드레스 26은 상기 AMA패널(10)을 구성하는 화소구동소자에 대응적으로 제공된 각 액츄에이터의 평탄도에 대한 오차보정치가 화상보정데이터로서 격납된 예컨대 불휘발성 반도체메모리(ROM)에 의해 구성된 화상보정데이터저장부를 나타내는바, 그 화상보정데이터저장부(26)에 격납된 화상보정데이터는 상기 AMA패널(10)에서 미리 측정된 제조시의 평탄도에 대한 오차를 보정하기 위한 화상보정데이터를 산출해서 ROM테이블화하여 작성되고, 상기 어드레스/제어신호생성부(24)에서 출력되는 어드레스와 제어신호에 기존하여 해당하는 화소에 대한 보정데이터가 순차적으로 출력된다.In addition, 24 denotes an address signal by combining the vertical synchronizing signal Vsync separated from the synchronizing separation / PLL circuit section 22, the horizontal synchronizing signal Hsync, and the clock signal CLK (4fsc) (fsc is the color subcarrier frequency). And an address / control signal generator for generating a control signal. The address / control signal generator 24 divides the clock signal CLK in synchronization with the vertical synchronous signal Vsync and the horizontal synchronous signal Hsync. An address and a control signal for driving the pixel are generated. For example, assuming a screen of 640 × 480, the total number of pixels on the screen is 307,200, and the address required to drive the entire pixel is 2 0 -2. 18 . Thus, as is well known in the address / control signal generation unit 24, the horizontal synchronization signal Hsync and the vertical synchronization signal Vsync separated by the synchronization signal separation unit 22 are combined and synchronously with the combined result. The address 26 for driving the pixel by dividing the clock signal CLK is stored, for example, in which an error correction value for the flatness of each actuator provided corresponding to the pixel driving element constituting the AMA panel 10 is stored as image correction data. An image correction data storage unit constituted by a volatile semiconductor memory (ROM) is shown. The image correction data stored in the image correction data storage unit 26 is used for the flatness at the time of manufacture measured in advance in the AMA panel 10. Image correction data for compensating for errors is calculated and created into a ROM table, and pixels corresponding to the address and control signal output from the address / control signal generation section 24 and corresponding to the existing ones. Correction data for are sequentially output.

또, 28은 상기 어드레스/제어신호생성부(24)에서 생성된 어드레스에 대응하는 화소단위의 보정데이터가 상기 화상보정테이더저장부(26)로부터 독취되는 경우 그 독취된 화상보정데이터가 상기 어드레스/제어신호생성부(24)에서 제공괴는 제어신호에 반응하여 일시적으로 격납된 다음 재출력되도록 하는 예컨대 SRAM으로 구성된 화상보정데이터격납부를 나타낸다.Further, reference numeral 28 denotes that the read image correction data is read when the correction data in the pixel unit corresponding to the address generated by the address / control signal generation section 24 is read from the image correction table storage section 26. The providing ingot in the control signal generation section 24 represents an image correction data storage section composed of, for example, an SRAM, which is temporarily stored in response to the control signal and then output again.

30은 상기 아날로그-디지탈변환기에 의해 구성된 데이터변환부(20)에서 디지털변환된 화상데이터와 그 화상데이터에 대응하여 상기 화상보정데이터 격납부(28)를 통해 제공되는 화상보정데이터를 화소정합방식으로 대응시켜 각 화소에 대해 상기 화상보정데이터를 적용하여 보정된 화소구동데이터를 출력하는 화상보정회로부를 나타내고, 32는 상기 화상보정회로부(30)에 의해 보정된 화상데이터를 상기 어드레스/제어신호생성부(24)에서 생성된 제어신호에 기초하여 수취/저장한 다음 순차적으로 출력하는 필드메모리를 나타내며, 34는 그 필드메모리(32)에서 순차적으로 출력되는 화상보정데이터를 상기 어드레스/제어신호 생성부(24)의 제어하에 디지털-아날로그 변환하는 디지털-아날로그변환기로 구성된 데이터역변환부를 나탄낸다.30 denotes a pixel matching method for image correction data provided through the image correction data storage unit 28 corresponding to the image data digitally converted by the data conversion unit 20 constituted by the analog-to-digital converter and the image data. An image correction circuit section for outputting pixel drive data corrected by applying the image correction data to each pixel in correspondence, and 32 denotes the address / control signal generation section for image data corrected by the image correction circuit section 30; And a field memory for receiving / storing and sequentially outputting the data based on the control signal generated in (24), and 34 denotes the address / control signal generating unit (2) for image correction data sequentially output from the field memory (32). A data inverse conversion section consisting of a digital-analog converter for digital-to-analog conversion under the control of 24) is shown.

36은 상기 AMA패널(10)에 대해 상기 데이터역변환부(34)에서 아날로그 변환된 화상데이터에 기초하여 그 AMA패널(10)에 구비된 화소단위의 액츄에이터를 구동하기 위한 행구동회로부를 나타내고, 38은 그 AMA패널(10)의 화소구동소자를 지정하여 대응하는 액츄에이터를 경사구동하기 위한 열구동회로부를 나타낸다.36 shows a row driving circuit section for driving an actuator in the pixel unit provided in the AMA panel 10 based on the image data analog-converted by the data inverse converting section 34 with respect to the AMA panel 10. A column drive circuit portion for designating the pixel drive element of the AMA panel 10 to incline and drive the corresponding actuator is shown.

따라서, 그와 같은 투사형 화상표시장치의 화상보정데이터 처리방식에서는 재생대상의 화상신호(Vin)가 동기신호/PLL회로부(22)에 의해 동기분리 되어 얻어지는 클럭신호(CLK; 4fsc)에 의해 상기 데이터변환부(20)에서 디지털데이터로 변환되어 화상보정회로부(30)에 인가되고, 그 상태에서 상기 어드레스/제어신호생성부(24)에서는 전체 화소의 보정데이터를 독취하기 위한 어드레스와 제어신호(기록(RD), 독출(WE), 칩인에이블(CE)등)를 생성하여 화상보정데이터저장부(26)로부터 화상보정데이터격납부(28)로 화상보정데이터가 로딩되게 한 다음 상기 화상보정회로부(30)로 출력되도록 제어하게 된다.Therefore, in the image correction data processing method of such a projection image display apparatus, the data is reproduced by the clock signal CLK (4fsc) obtained by synchronizing separation of the image signal Vin to be reproduced by the synchronization signal / PLL circuit section 22. The converter 20 converts the digital data into digital data and applies it to the image correction circuit unit 30. In this state, the address / control signal generation unit 24 reads the address and control signal (write) for reading the correction data of all pixels. (RD), read (WE), chip enable (CE), etc.) to allow the image correction data to be loaded from the image correction data storage section 26 to the image correction data storage section 28, and then the image correction circuit section ( 30) to control the output.

즉, 상기 화소보정데이터격납부(26)에서는 상기 어드레스/제어신호생성부(24)에서 순차적으로 제공되는 어드레스에 대응하는 위치의 화소단위의 화상보정데이터를 화상보정데이터격납부(28)로 전송로딩시키게 되고, 그 화상보정데이터격납부(28)에서는 상기 어드레스/제어신호생성부(24)에서 제공되는 제어신호에 기초하여 상기 화상보정데이터를 일시저장한 다음 순차적으로 화상보정회로부(30)에 인가하게 된다.That is, the pixel correction data storage unit 26 transmits image correction data in pixel units at positions corresponding to addresses sequentially provided by the address / control signal generation unit 24 to the image correction data storage unit 28. The image correction data storage section 28 temporarily stores the image correction data based on the control signal provided from the address / control signal generation section 24, and then sequentially stores the image correction data in the image correction circuit section 30. Will be authorized.

따라서, 그 화상보정회로부(30)는 상기 디지털변환된 영상신호에 대해 상기 화상보정데이터격납부(28)에서 제공되는 화상보정데이터를 화소단위로 정합시켜 보정된 화소구동데이터를 상기 클럭신호(CLK)에 의해 제어되는 필드메모리(32)를 매개하여 데이터역변환부(34)에 인가하게 되고, 그 데이터역변환부(34)에서는 상기 어드레스/제어신호 생성부(24)의 제어하에 상기 클럭신호(CLK)에 제어되어 그 화소구동데이터를 아날로그변환한 다음 상기 행구동회로부(36)에 제공하게 된다.Therefore, the image correction circuit unit 30 matches the image correction data provided from the image correction data storage unit 28 with respect to the digitally converted image signal on a pixel-by-pixel basis and corrects the pixel drive data corrected for the clock signal CLK. Is applied to the data inverse converting section 34 via the field memory 32 controlled by the same. The data inverse converting section 34 controls the clock signal CLK under the control of the address / control signal generating section 24. And converts the pixel drive data into analogues and then provides them to the row drive circuit section 36.

그 상태에서 상기 열구동회로부(38)에서는 상기 어드레스/제어신호생성부(24)로부터 인가되는 화소구동을 위한 어드레스에 기초하여 열방향의 화소구동소자를 지정하게 되고, 그 지정되는 화소구동소자가 상기 행구동회로부(36)에서 인가되는 화소구동데이터에 반응하여 액츄에이터를 경사구동시켜 그 AMA패널(10)에 입사되는 광을 반사시킨 다음 투사렌즈(도시 생략)를 통해 스크린상에 투사되도록 작용하게 된다.In this state, the column driver circuit part 38 designates the pixel driver element in the column direction based on the address for pixel driving applied from the address / control signal generator 24, and the designated pixel driver element In response to the pixel driving data applied from the row driving circuit section 36, the actuator is tilted to reflect the light incident on the AMA panel 10, and then is projected onto the screen through a projection lens (not shown). .

그런데, 제1도에 도시된 투사형 화상표시장치의 화상보정데이터 처리 방식에 따르면, 그 투사형 화상표시장치가 작동상태(ON)로 되면 제어신호에 의해 화상보정데이터저장부(26)에 저장된 화상보정데이터가 화상보정데이터격납부(28)로 로딩되게 된다. 그러한 화상보정데이터의 로딩시에는 상기 화상보정데이터저장부(26)로부터 화소보정데이터가 RAM으로 구성된 화상보정데이터격납부(28)로 전송된 다음 상기 화상보정데이터격납부(26)는 디저블(disable)상태로 되어야 하는 처리가 필요하게 되지만, 통상적으로 ROM으로 구성되는 화상보정데이터저장부(26)의 데이터억세스타임은 비교적 저속이기 때문에 화상보정데이터를 독취하기 시스템클럭신호(CLK; 4fsc)를 분주하여 그 화상보정데이터를 화상보정데이터격납부(28)에 로딩하기 위한 어드레스를 얻기는 어렵게 된다.By the way, according to the image correction data processing method of the projection type image display apparatus shown in FIG. 1, when the projection type image display apparatus is in an operating state (ON), the image correction data stored in the image correction data storage section 26 is controlled by a control signal. Data is loaded into the image correction data storage 28. When the image correction data is loaded, the pixel correction data is transferred from the image correction data storage unit 26 to the image correction data storage unit 28 composed of RAM, and then the image correction data storage unit 26 is detachable ( Although the processing to be in a disabled state is required, since the data access time of the image correction data storage section 26, which is usually composed of ROM, is relatively low, the system clock signal CLK (4fsc) for reading the image correction data is read. It is difficult to obtain an address for dividing and loading the image correction data into the image correction data storage 28.

따라서, 본 발명은 상기한 종래 기술의 사정을 감안하여 이루어진 것으로, 투사형 화상표시장치에 구비되는 AMA패널의 제조상 원초적인 오차를 보정하기 위한 화상보정데이터가 화상보정데이터저장소(ROM)로부터 화상보정을 위해 화상보정데이터격납장소(RAM)로 로딩되는 경우에는 컬러서브캐리어 신호에 의해 적정하게 로딩되도록 하고 그 화상보정데이터격납소에서는 시스템클럭신호에 의해 고속으로 출력되도록 제어하기 위한 투사형 화상표시 장치의 화상보정데이터 로딩/출력제어회로를 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above-described circumstances of the present invention, and image correction data for correcting an original error in manufacturing AMA panels included in a projection type image display apparatus is used for image correction from an image correction data store (ROM). Image correction of a projection type image display device for controlling to be loaded properly by a color subcarrier signal when loaded into an image correction data storage area (RAM) and to output at a high speed by a system clock signal in the image correction data storage area. Its purpose is to provide a data loading / output control circuit.

상기한 목적을 달성하기 위해, 본 발명의 바람직한 예에 따르면 화상신호에 대응하는 입사광을 광변조하는 방식으로 재생하기 위한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널과, 상기 화상신호와 그 AMA패널에 대한 화상보정데이터를 정합하여 그 AMA패널에 구비된 다수의 화소구동소자를 행/열구동하기 위한 행/열구동수단을 갖춘 투사형 화상표시장치에 있어서, 상기 AMA패널에 의해 광변조되는 영상신호를 디지털데이터로 변환하는 데이터변환수단과, 상기 AMA패널의 원초적 에러에 대한 화상보정데이터가 저장된 화상보정데이터저장수단 및 그 화상보정데이터를 로딩하여 출력하는 화상보정데이터격납수단, 동기분리수단에 의해 분리된 동기신호를 기초로 상기 데이터변환 및 화상보정데이터의 로딩/출력을 제어하기 위해 상기 동기 분리수단에서 분리된 동기신호중 수직동기신호의 고정주기 동안에는 화상보정데이터의 로딩어드레스와 제어신호를 생성하고 그 수직동기신호의 소정주기의 경과후에는 화소보정데이터의 출력 어드레스와 제어신호를 생성하고 그 수직동기신호의 소정주기의 경과후에는 화소보정데이터의 출력 어드레스와 제어신호를 생성하는 어드레스/제어신호생성수단, 상기 디지털변환된 영상신호의 데이터와 상기 화상데이터격납수단을 통해 인가되는 화상보정데이터를 화소정합방식으로 대응시켜 각 화소에 대한 보정을 행하는 화상보정수단을 포함하여 구성된 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로가 제공된다.In order to achieve the above object, according to a preferred embodiment of the present invention, an AMA panel in which a plurality of pixel driving elements for driving a plurality of pixels for reproducing the incident light corresponding to an image signal in a light modulation manner is arranged in a matrix array form; A projection type image display apparatus comprising row / column driving means for matching the image signal with image correction data for the AMA panel and row / column driving a plurality of pixel driver elements provided in the AMA panel, wherein the AMA panel Data conversion means for converting a video signal optically modulated by the digital signal into digital data, image correction data storage means for storing image correction data for the original error of the AMA panel, and image correction data storage for loading and outputting the image correction data. Means for loading / outputting the data conversion and image correction data based on the synchronization signal separated by the synchronization means; For the fixed period of the vertical synchronization signal among the synchronization signals separated by the synchronization separating means, a loading address and a control signal of the image correction data are generated. And control signal generation means for generating an output address and a control signal of the pixel correction data after a predetermined period of the vertical synchronization signal has passed, and applying the data of the digitally converted video signal and the image data storage means. There is provided an image correction data loading / output control circuit of a projection type image display device comprising image correction means for correcting each pixel by matching the image correction data to be pixel matching.

바람직하게, 상기 어드레스/제어신호 생성수단은 화상신호에서 분리된 동기신호중 수직동기신호의 소정 주기를 카운트하는 카운터와 그 카운터의 카운트결과를 논리처리하여 상기 화상보정데이터의 상기 화상보정데이터격납수단으로의 로딩제어신호 및 출력인에이블에 관한 클리어신호를 생성하는 논리게이트, 상기 수직동기신호에 의해 클럭제어되고 상기 논리게이트에 의해 논리상태가 절환되어 상기 화상보정데이터의 로딩 및 출력인에이블 상태를 제어하는 플립플롭수단을 갖추어 구성된다.Preferably, the address / control signal generating means logically processes the counter for counting a predetermined period of the vertical synchronization signal among the synchronization signals separated from the image signal and the count result of the counter to the image correction data storage means of the image correction data. A logic gate for generating a clear control signal for the loading control signal and an output enable of the clock, the clock control by the vertical synchronization signal, and the logic state being switched by the logic gate to control the loading and output enable state of the image correction data. And flip-flop means.

바람직하게, 본 발명에 따르면, 상기 카운터는 클럭단에 상기 수직동기신호가 입력되고 상기 수직동기신호의 6주기에 걸친 카운트가 행해지면 그 카운트결과를 출력하는 2진 업카운터로 구성된다.Preferably, according to the present invention, the counter comprises a binary up counter that outputs the count result when the vertical synchronous signal is input to a clock stage and a count is performed over six periods of the vertical synchronous signal.

상기 논리게이트는 상기 카운터에서 상기 수직동기신호의 6주기에 걸친 카운트결과를 논리 NAND처리하여 화상보정데이터의 로딩 및 출력인에이블상태를 제어하기 위한 신호를 생성하는 NAND게이트로 구성된다.The logic gate is composed of a NAND gate that generates a signal for controlling a loading and output enable state of image correction data by performing logical NAND processing of the count result over the six periods of the vertical synchronization signal in the counter.

또, 상기 플립플롭수단은 그 클럭단에 상기 수직동기신호가 입력되고 그 클리어단에는 상기 NAND게이트의 출력이 접속되며 그 제1입력단에는 시스템리세트신호가 입력되어, 상기 수직동기신호에 의해 상기 화상보정데이터가 화상보정데이터격납수단으로 로딩되도록 하는 반면, 상기 NAND게이트로부터 클리어신호가 인가되면 상기 화상보정데이터격납수단에 격납된 화상보정데이터가 출력되도록 하는 J-K플립플롭으로 구성된다.In addition, the flip-flop means has the vertical synchronous signal input to the clock end thereof, the output of the NAND gate is connected to the clear end thereof, and a system reset signal is inputted to the first input end thereof. While the image correction data is loaded into the image correction data storage means, when a clear signal is applied from the NAND gate, it is composed of a JK flip flop which outputs the image correction data stored in the image correction data storage means.

또, 본 발명의 바람직한 다른 실시예에 따르면, 화상신호에 대응하는 입사광을 광변조하는 방식으로 재생하기 위한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널과, 상기 화상신호와 그 AMA패널에 대한 화상보정데이터를 정합하여 그 AMA패널에 구비된 다수의 화송구동소자를 행/열구동하기 위한 행/열구동수단을 갖춘 투사형 화상표시장치에 있어서, 상기 AMA패널에 의해 광변조되는 영상신호를 디지털데이터로 변환하는 데이터변환수단과, 상기 AMA패널의 원초적 에러에 대한 화상보정데이터가 저장된 화상보정데이터저장수단 및 화상보정데이터를 로딩하여 출력하는 화상보정데이터격납수단, 동기분리수단에 의해 분리된 동기신호를 기초로 상기 데이터변환 및 화상보정데이터의 로딩/출력을 제어하기 위해 그 화상보정데이터의 로딩제어를 위한 저속의 데이터 로딩어드레스와 그 로딩된 화상보정데이터를 출력제어하기 위한 고속의 데이터 출력어드레스를 생성하는 어드레스/제어신호생성수단, 상기 디지탈변환된 영상신호의 데이터와 상기 화상데이터격납수단을 통해 인가되는 화상보정데이터를 화소정합방식으로 대응시켜 각 화소에 대한 보정을 행하는 화상보정수단을 포함하여 구성된 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로가 제공된다.According to another preferred embodiment of the present invention, there is provided an AMA panel in which a plurality of pixel driving elements for driving a plurality of pixels for reproducing incident light corresponding to an image signal in a light modulated manner is arranged in a matrix array form; And a row / column driving means for matching the image correction data for the AMA panel and row / column driving a plurality of transfer driver elements provided in the AMA panel, wherein the AMA panel is adapted to Data conversion means for converting the modulated video signal into digital data, image correction data storage means for storing image correction data for the original error of the AMA panel, image correction data storage means for loading and outputting image correction data, and synchronous separation The image for controlling the data conversion and loading / output of the image correction data based on the synchronization signal separated by the means Address / control signal generating means for generating a low speed data loading address for controlling the loading of the static data and a high speed data output address for controlling the loaded image correction data, the data of the digitally converted video signal and the image There is provided an image correction data loading / output control circuit of a projection type image display device comprising image correction means for correcting each pixel by matching image correction data applied through the data storage means in a pixel matching method.

바람직하게, 상기 어드레스/제어신호생성수단은 상기 동기분리수단에 의해 분리된 제1동기신호에 의해 상기 화상보정데이터의 화상보정데이터격납수단에 대한 로딩제어신호를 생성하는 데이터로딩어드레스생성부와, 상기 동기분리수단에 의해 생성되는 제2동기신호에 의해 상기 화상보정데이터격납수단에 로딩된 화상보정데이터를 출력하기 위한 출력제어신홀르 생성하는 데이터출력제어신호생성부, 화상보정데이터 로딩/출력제어부에성 생성된 화상보정데이터 로딩/출력인에이블신호에 의해 스위칭제어되어 상기 화상보정데이터로딩제어신호와 상기 화상보정데이터출력제어신호를 스위칭출력하는 스위칭수단을 갖추어 구성된다.Preferably, the address / control signal generation means comprises: a data loading address generation section for generating a loading control signal for the image correction data storage means of the image correction data by the first synchronization signal separated by the synchronization separation means; A data output control signal generation unit for generating an output control scene for outputting the image correction data loaded to the image correction data storage means by the second synchronization signal generated by the synchronization separating means, an image correction data loading / output control unit And switching means for switching and controlling the image correction data loading control signal and the image correction data output control signal by switching the image correction data loading / output enable signal generated by the aging.

바람직하게, 상기 데이터로딩어드레스 생성부에 인가되는 제1동기신호는 상기 동기분리수단에 의해 분리된 컬러서브캐리어신호(fsc; 3.58MHz)의 분주신호이고, 상기 데이터출력제어신호 생성수단에 인가되는 제2동기신호는 상기 컬러서브캐리어신호에서 얻어지는 시스템클럭신호(4fsc)가 적용된다.Preferably, the first synchronization signal applied to the data loading address generation unit is a division signal of the color subcarrier signal fsc (3.58 MHz) separated by the synchronization separation unit, and is applied to the data output control signal generation unit. As the second synchronization signal, a system clock signal 4fsc obtained from the color subcarrier signal is applied.

또, 상기 스위칭수단은 상기 화상보정데이터 로딩/출력인에이블신호생성수단에서 인가되는 인에이블신호에 의해 스위칭제어되는 멀티플렉서로 구성된다.The switching means is constituted by a multiplexer which is controlled to be switched by an enable signal applied by the image correction data loading / output enable signal generation means.

그와 같이 구성된 발명에 따른 투사형 화상표시장치의 화상보정데이터로딩 제어회로에 의하면, 동기분리수단에 의해 분리되는 컬러서브캐리어 신호를 이용하여 화상보정데이터의 화상보정데이터격납수단에 대한 데이터로딩이 행해지도록 하고 그 화상보정데이터격납수단에 로딩된 화상보정데이터의 출력시에는 상기 동기분리수단에서 생성되는 클력신호(4fsc)에 의해 화상데이터의 출력이 행해지도록 함으로써 화상보정데이터저장수단이 비교적 저속의 억세스타임을 갖는 ROM으로 구성되어도 적정하게 화상보정데이터의 로딩/출력제어가 가능하게 된다.According to the image correction data loading control circuit of the projection type image display apparatus according to the invention configured as described above, data loading to the image correction data storage means of the image correction data is performed using the color subcarrier signal separated by the synchronous separation means. When outputting the image correction data loaded into the image correction data storage means, the image correction data storage means accesses relatively slowly by outputting the image data by the click signal 4fsc generated by the synchronization separating means. Even if it is constituted by a ROM having a time, it is possible to appropriately load / output control of image correction data.

이하, 본 발명에 대해 첨부도면을 참조하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.

제2도(a)는 제1도를 참조하여 설명한 투사형 화상표시장치에서 화상보정데이터의 로딩/출력에 관한 주요부를 발췌하여 나타낸 도면으로, 제1도에 도시된 구성부분과 유사한 부분에 대해서는 동일한 부호로 표기하여 설명하면, 참조부호 20으로 표시된 데이터변환부(20)는 아날로그-디지탈변환기로 구성되어, 해당 투사형 화상표시장치를 구성하는 AMA패널(10)에 의해 광변조를 행하여 재생될 화상신호(Vin)가 R/G/B디코딩되어 인가되는 경우 그 R/G/B컬러신호를 디지털데이터로 변환하는 작용을 하게 된다.FIG. 2 (a) is a drawing showing the main parts related to the loading / output of image correction data in the projection type image display apparatus described with reference to FIG. 1, and the same parts as those shown in FIG. When described by reference, the data conversion section 20 indicated by reference numeral 20 is composed of an analog-to-digital converter, and performs an optical modulation by the AMA panel 10 constituting the projection type image display device to be reproduced. When (Vin) is applied after being R / G / B decoded, the R / G / B color signal is converted into digital data.

또, 24로 표시된 어드레스/제어신호 생성부는 동기분리/PLL회로부(22)에서 분리된 수직동기신호(Vsync)와 수평동기신호(Hsync) 및 클럭신호(CLK; 4fsc)를 조합하여 어드에스신호와 제어신호를 생성하게 되는 바, 본 발명에 따르면 그 어드에스/제어신호생성부(24)는 제2도(a)(또는 제4도)를 참조하여 후술하는 수직동기신호(Vsync)와 수평동기신호(Hsync) 및 컬러서브캐리어신호(fsc)에 의해 화상보정데이터의 로딩 및 출력인에이블상태를 제어하는 화상보정데어터 로딩/출력제어부(40)를 갖추어 구성되어, 그 화상보정데이터 로딩/출력제어부에 의해 상기 동기분리/PLL회로부(22)에서 분리된 수직동기신호의 소정 동안에는 저속의 어드레스(즉, 3.58 MHz ;fsc)로 데이터의 로딩을 제어하는 반면 그 수직동기신호의 소정 주기의 경과시점에서는 상기 클럭신호(CLK ; 4fsc)에 의해 데이터의 출력이 행해지도록 제어하게 된다.In addition, the address / control signal generation unit denoted by 24 combines the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, and the clock signal CLK; According to the present invention, the control signal generation unit 24 according to the present invention has a vertical synchronization signal (Vsync) and horizontal synchronization described later with reference to FIG. 2 (a) (or FIG. 4). And an image correction data loading / output control unit 40 for controlling the loading and output enable state of the image correction data by the signal Hsync and the color subcarrier signal fsc, and the image correction data loading / output control unit. By the control of data loading at a low speed address (i.e., 3.58 MHz; fsc) during a predetermined time period of the vertical synchronization signal separated by the synchronization separation / PLL circuit section 22, the elapsed time of the predetermined period of the vertical synchronization signal is controlled. By the clock signal CLK (4fsc) The output of data is controlled to be performed.

또한, 예컨대 ROM과 같은 반도체 메모리로 구성된 화상보정데이터저장부(26)는 상기 AMA패널(10)을 구성하는 화소구동소자에 대응적으로 제공된 각 애츄에이터의 평탄도에 대한 오차보정치가 화상보정데이터로서 격납되는바, 그 화소보정데이터저장부(24)에 격납된 화상보정데이터는 상기 AMA패널(10)에서 ALLF 측정된 평탄도에 대한 오차를 보정하기 위한 화상보정데이터를 산출하여 ROM테이블화하여 작성되고, 상기 어드레스/제어신호생성부(24)에서 출력되는 어드레스와 제어신호에 의거하여 해당하는 화소에 대한 보정데이터가 순차적으로 출력된다.In addition, the image correction data storage unit 26, which is composed of a semiconductor memory such as, for example, a ROM, has an error correction value for the flatness of each actuator provided corresponding to the pixel driving elements constituting the AMA panel 10. The image correction data stored in the pixel correction data storage section 24 calculates the image correction data for correcting the error with respect to the flatness measured by ALLF in the AMA panel 10, and converts the image correction data into a ROM table. The correction data for the corresponding pixel is sequentially output based on the address and the control signal outputted from the address / control signal generation section 24.

또, 28로 표시된 화상보정데이터격납부는 반도체 메모리(RAM)로 구성되어 상기 어드레스/제어신호생성부(24)에서 생성된 어드레스에 대응하는 화상보정데이터를 위한 화소단위의 보정데이터가 상기 화상보정데이터저장부(26)로부터 도취되는 경우 그 독취된 화상보정데이터가 상기 어드레스/제어신호 생성부(24)에서 제공되는 제어신호에 반응하여 일시적으로 격납된 다음 재출력되도록 하는 작용을 하게 된다.In addition, the image correction data storage portion 28 is constituted by a semiconductor memory (RAM) so that the correction data in pixel units for the image correction data corresponding to the address generated by the address / control signal generation portion 24 is the image correction data. When taken out from the storage unit 26, the read image correction data is temporarily stored in response to a control signal provided from the address / control signal generating unit 24 and then output again.

30으로 표시된 화상보정회로부는 상기 아날로그-디지탈변환기에 의해 구성된 데이터변환부(20)에서 디지변환된 영상데이터와 그 영상데이터에 대응하여 상기 화상보정데이터격납부(28)를 통해 제공되는 화상보정데이터를 화소정합장식으로 대응시켜 각 화소에 대해 상기 화상보정데이터를 적용하여 보정된 화소구동데이터를 출력하는 화상보정회로부를 나타낸다.The image correction circuit portion 30 indicated by 30 is image correction data provided through the image correction data storage portion 28 corresponding to the image data digitally converted by the data conversion portion 20 constituted by the analog-digital converter and the image data. Denotes an image correction circuit portion which outputs the pixel drive data corrected by applying the image correction data to each pixel in correspondence with the pixel matching decoration.

제2도(b)는 상기 어드레스/제어신호생성부(24)에 구비되는 화상보정데이터 로딩/출력제어부(40)는 상기 화상신호에서 분리된 동기신호중 수직동기신호(Vsync)의 소정 주기를 카운트하는 카운터(42)와 그 카운터(42)의 카운트결과를 논리처리하여 상기 화상보정데이터의 상기 화상보정데이터격납부(28)로의 로딩제어신호 및 출력인에이블에 관한 클리어신호를 생성하는 논리게이트(44), 상기 수직동기신호(Vsync)에 의해 클럭제어되고 상기 논리게이트(44)에 의해 논리상태가 절환되어 상기 화상보정데이터의 로딩 및 출력인에이블 상태를 제어하는 플립플롭수단(46)을 갖추어 구성된다.FIG. 2 (b) shows that the image correction data loading / output control unit 40 included in the address / control signal generation unit 24 counts a predetermined period of the vertical synchronization signal Vsync among the synchronization signals separated from the image signal. A logic gate for logic processing the counter 42 and the count result of the counter 42 to generate a loading control signal to the image correction data storage 28 and a clear signal for output enable; 44, provided with flip-flop means 46 which is clock-controlled by the vertical synchronization signal Vsync and whose logic state is switched by the logic gate 44 to control the loading and output enable state of the image correction data. It is composed.

바람직하게, 상기 카운터(42)는 클럭단(CLK)에 상기 수직동기신호(Vsync)가 입력되고 상기 수직동기신호의 6주기에 걸친 카운트가 행해지면 그 카운트결과를 출력하는 2진 업카운터로 구성되고, 상기 논리게이트(44)는 상기 카운터(42)에서 상기 수직동기신호(Vsync)의 6주기에 걸친 카운트결과를 논리 NAND게이트로 구성된다.Preferably, the counter 42 includes a binary up counter that inputs the vertical synchronization signal Vsync to a clock stage CLK and outputs a count result when a count over six periods of the vertical synchronization signal is performed. The logic gate 44 is configured by a counter N 42 as a logic NAND gate for counting a result of six periods of the vertical synchronization signal Vsync.

또, 상기 플립플롭수단(46)은 클럭단(CLK)에 상기 수직동기신호(Vsync)가 입력되고 상기 클리어단(CLK)에는 상기 NAND게이트(44)의 출력이 접속되며 그 제1입력단(J)에는 시스템리세트신호(RST)가 인버터(48)를 매개하여 입력되어 상기 수직동기신호(Vsync)에 의해 상기 화상보정데이터가 상기 화상보정데이터격납부(28)로 로딩되도록 하고 상기 NAND게이트(44)로부터 클리어신호가 인가되면 상기 화상보정데이터격납부(28)에 격납된 화상보정데이터가 상기 화상보정회로부(30)로 출력되도록(30)로 출력되도록 하는 J-K플립플롭으로 구성된다.In addition, the flip-flop means 46 is supplied with the vertical synchronization signal Vsync to the clock terminal CLK, the output of the NAND gate 44 is connected to the clear terminal CLK, and the first input terminal J. ), A system reset signal RST is input through the inverter 48 so that the image correction data is loaded into the image correction data storage 28 by the vertical synchronization signal Vsync. When a clear signal is applied from 44, the image correction data stored in the image correction data storage section 28 is composed of a JK flip-flop which outputs to the image correction circuit section 30 so as to be outputted to the 30.

그와 같이 구성된 본 발명에 따른 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로에 의하면, 재생대상의 화상신호(Vin)가 동기신호/PLL회로부(22)에 의해 동기분리되어 얻어지는 틀럭신호(CLK; 4fsc)에 의해 상기 데이터변환부(20)에서 디지털데이터로 변환되어 화상보정회로부(30)에 인가되고, 그 상태에서 상기 어드레스/제어신호생성부(24)에서는 전체 화소의 보정데이터를 독취하기 위한 어드레스(Ad)와 제어신호(기록(RD), 독출(WE), 칩인에이블(CE) 등)를 생성하여 화상보정데이터저장부(26)로부터 화상보정데이터격납부(28)로 화상보정데이터가 로딩된 다음 상기 화상보정회로부(30)로 출력되도록 제어하게 된다.According to the image correction data loading / output control circuit of the projection type image display apparatus according to the present invention configured as described above, the block signal (obtained by the image signal Vin to be reproduced is synchronously separated by the synchronization signal / PLL circuit portion 22) CLK; 4fsc converts the data into digital data in the data conversion section 20 and applies it to the image correction circuit section 30. In this state, the address / control signal generation section 24 reads correction data of all pixels. Generates an address Ad and a control signal (write RD, read WE, chip enable CE, etc.) to be taken and corrects the image from the image correction data storage section 26 to the image correction data storage section 28. The data is loaded and then output to the image correction circuit unit 30.

즉, 그 어드레스/제어신호생생부(24)에서는 상기 화상신호에서 분리된 컬러신호(3.58 MHz; 279 nsec)를 이용하여 상기 화상보정데이터저장부(26)로부터 화상보정데이터가 상기보정데이터격납부(28)로 인가되도록 어드레스를 생성하게 되고, 그 화상보정데이터저장부(26)에 저장된 화상보정데이터가 상기 화상보정데이터격납부(28)로 로딩이 완료된 상태에서 그 화상보전데이터격납부(28)에 대해 화상보정데이터가 출력되도록 인에이블상태를 제어하게 된다.That is, the address / control signal generation section 24 uses the color signal (3.58 MHz; 279 nsec) separated from the image signal to convert the image correction data from the image correction data storage section 26 to the correction data storage section. An address is generated to be applied to (28), and the image correction data storage section 28 is stored in the state where the image correction data stored in the image correction data storage section 26 has been loaded into the image correction data storage section 28. Enable state is controlled so that image correction data is output to the "

여기서, 상기 어드레스/제어신호생성부(24)에 갖추어진 화상데이터 로딩/출력제어부(40)에 의한 화상보정데이터 로딩/출력인에이블제어에 따르면, 상기화상데이터 로딩/출력제어부(40)를 구성하는 카운터(42)의 클럭단(CLK)에는 상기 수직동기신호(Vsync)가 입력되는 바, 상기 어드레스/제어신호 생성부(24)에서 컬러서브캐리어신호를 이용하여 AMA패널(10)에 의해 구동되는 전체 화소의 수(640 × 480의 화면에서는 307,200의 화소 수가 포함)를 로딩하기 위해서는 대략 86 msec의 시간이 필요하게 된다. 따라서, 상기 수직동기신호(Vsync)의 주기가 대략 16.7 msec에서는 최소한 6의 수직동기신호의 주기에 걸쳐 화상보정데이터 로딩인에이블신호를 제공하는 동시에 분주된 데이터어드레스를 제공하여 상기 화상보정데이터저장부(26)에 저장된 화상보정데이터가 상기 화상보정데이터격납부(28)로 로딩되도록 해야만 되고, 그러한 데이터로딩이 완료되는 경우(즉, 수직동기신호의 6주기가 경과되는 시점)에서는 그 화상보정데이터격납부(28)에 격납된 화상보정데이터가 상기 화상보정회로부(30)로 정상적인 시스템클럭신호(4fsc)에 의해 출력되도록 해야 된다.Here, according to the image correction data loading / output enable control by the image data loading / output control unit 40 provided in the address / control signal generation unit 24, the image data loading / output control unit 40 is constituted. The vertical synchronization signal Vsync is input to the clock terminal CLK of the counter 42. The address / control signal generator 24 is driven by the AMA panel 10 using a color subcarrier signal. In order to load the total number of pixels (the number of pixels of 307,200 in the screen of 640 x 480), a time of approximately 86 msec is required. Therefore, when the period of the vertical synchronization signal (Vsync) is approximately 16.7 msec, the image correction data storage unit provides an image correction data loading enable signal over a period of at least six vertical synchronization signals and provides a divided data address. The image correction data stored in (26) must be loaded into the image correction data storage 28, and when such data loading is completed (i.e., the point at which six cycles of the vertical synchronization signal has elapsed), the image correction data The image correction data stored in the storage section 28 should be output to the image correction circuit section 30 by the normal system clock signal 4fsc.

따라서, 상기 화상보정데이터 로딩/츨력제어부(40)는 클럭단(CLK)에 수직동기신호(제3도의 (A)참조)가 입력되는 경우 그 출력단에 설정된'6'(0110)에 대한 카운트가 종료되면 그 카운트결과신호(예컨대 하이레벨)를 출력하게 되고, 그 하이레벨출력이 NAND게이트(44)에서 로우레벨로 반전되어 J-K플립플롭(46)의 클리어단에 인가되므로 제3(c)에 도시된 바와 같이 그 J-K플립플롭(46)의 출력이 시스템리세트신호(RST; 제3도의 (B)참조)에 의해 리세트된 상태로부터 하이레벨로 반전되므로, 결국 그 시점으로부터 상기 화상보정데이터격납부(28)에서는 상기 어드레스/제어신호생성부(24)에서 제공되는 저속의 어드레스(3.58 MHz; fsc)에 따라 화상보정데이터가 순차적으로 로딩(제3도의 (C)참조)되고, 상기 어드레스/제어신호생성부(24)에서는 그 화상보정데이터 로딩/출력제어부(40)에서 6주기의 수직동기신호 기간이 경과되어 출력인에이블신호가 발생되면 고속의 시스템클럭(4fsc)에 의해 상기 화상보정데이터격납부(28)에 로딩된 화상보정데이터가 고속으로 상기 화상보정회로부(30)로 출력되어 휴속처리되도록 하게 된다.Therefore, the image correction data loading / output control unit 40 has a count for '6' (0110) set at its output stage when a vertical synchronization signal (see (A) in FIG. 3) is input to the clock stage CLK. Upon completion, the count result signal (e.g., high level) is output, and the high level output is inverted to a low level at the NAND gate 44 and applied to the clear end of the JK flip-flop 46. As shown, since the output of the JK flip-flop 46 is inverted from the reset state by the system reset signal RST (see (B) in FIG. 3) to a high level, the image correction data from that point in time In the storage unit 28, image correction data is sequentially loaded (see (C) in FIG. 3) in accordance with a low speed address (3.58 MHz; fsc) provided from the address / control signal generation unit 24. / Control signal generator 24 controls the image correction data loading / output If the output enable signal is generated after the period of 6 cycles of vertical synchronizing signal has elapsed at 40, the image correction data loaded into the image correction data storage unit 28 by the high speed system clock 4fsc is performed at high speed. It is output to the correction circuit unit 30 to be suspended.

따라서, 상기한 본 발명의 바람직한 예에 따르면, 화상보정데이터저장부(26)에 저장된 화상보정데이터를 화상보정데이터격납부(28)로 로딩하여 출력하는 경우 상기 어드레스/제어신호생성부(24)에서 컬러서브캐리어(fsc) 신호를 이용하여 최소한 6의 수직동기신호의 주기 동안 그 화상보정데이터의 로딩이 행해지도록 하고 그 로딩이 완료되는 시점에서는 시스템클럭신호(4fsc)에 의해 상기 화상보정데이터격납부(28)로부터 상기 화상보정회로부(30)로 출력되도록 함으로써 비교적 저속의 억세스타임을 갖는 ROM에 의해 화상보정데이터저장부가 구성되는 경우에도 적절하게 화상보정데이터의 억세스가 가능하게 된다.Therefore, according to the preferred embodiment of the present invention, when the image correction data stored in the image correction data storage section 26 is loaded into the image correction data storage section 28 and outputted, the address / control signal generation section 24 The image correction data is loaded using the color subcarrier (fsc) signal during at least six vertical synchronization signals, and the system is corrected by the system clock signal 4fsc when the loading is completed. By outputting from the payment section 28 to the image correction circuit section 30, it is possible to access the image correction data as appropriate even when the image correction data storage section is constituted by a ROM having a relatively low access time.

제4도는 본 발명의 다른 실시예에 따른 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로의 구성을 나탄낸 도면으로, 동 도면에서 제1도에 도시된 그성요소와 동일하거나 유사한 부분에는 동일한 참조부호가 부여된다.4 is a diagram showing the configuration of the image correction data loading / output control circuit of the projection type image display apparatus according to another embodiment of the present invention, in which the same or similar components as those shown in FIG. Reference numerals are given.

즉, 제4도에 도시된 구성에 따르면 상기 제2도에 도시된 실시예에서는 화상보정데이터 로딩/출력상태를 제어하기 위해 컬러서브캐리어(fsc)와 고속의 시스템클럭신호(4fsc)를 선택적으로 적용하여 화상보정데이터의 로딩/출력인에이블상태가 제어되는 구성이 설명되었지만, 본 실시예에서는 화상보정데이터 로딩/출력상태를 제어하기 위해 컬러서브캐리어(fsc)를 생성하는 화상보정데이터출력제어부(52)가 갖추어짐과 더불어, 그 화상보정데이터로딩제어부(50)와 상기 화상데이터출력제어부(52)에서 생성된 고속의 시스템클럭신호를 스위칭적으로 출력하기 위한 멀티플렉서(54), 그 멀티플렉서에 대해 스위칭신호를 제공하는 화상보정데이터로딩/출력제어부(56)를 갖추어 구성된다.That is, according to the configuration shown in FIG. 4, in the embodiment shown in FIG. 2, the color subcarrier fsc and the fast system clock signal 4fsc are selectively selected to control the image correction data loading / output state. Although the configuration in which the loading / output enable state of the image correction data is applied has been described, in this embodiment, an image correction data output control unit for generating a color subcarrier fsc for controlling the image correction data loading / output state ( 52, a multiplexer 54 for switching the image correction data loading control section 50 and the high-speed system clock signal generated by the image data output control section 52, and the multiplexer. And an image correction data loading / output control section 56 for providing a switching signal.

여기서, 상기 데이터로딩/출력제어부(56)의 구성은 제2도를 참조하여 설명한 구성과 동일한 구성이 채용될 수 있다.Here, the configuration of the data loading / output control unit 56 may be the same as the configuration described with reference to FIG.

그러한 구성에서 재생대상의 화상신호가 데이터변환부(20)에서 디지털 변환된 다음 화상보정회로부(30)에 인가되고, 그 상태에서 상기 동기분리/PLL회로부(22)에서 분리된 수평 및 수직동기신호와 클럭신호가 상기 어드레스/제어신호생서부(24)에 인가되며 상기 화상보정데이터로딩/출력제어부(56)에서는 제2도에서 설명한 바와 같이 6주기의 수직동기신호를 카운트하는 동안 화상보정데이터 로딩신호를 출력하게 되고, 그에 따라 상기 멀티플렉서(54)에서는 제2도에서 설명한 바와 같이 6주기의 수직동기신호를 카운트하는 동안 화상보정데이터 로딩신호를 출력하게 되고, 그에 따라 상기 멀티플렉서(54)는 상기 화상데이터로딩제어신호생성부(50)에서 생성된 컬러서브캐리어(fsc; 3.58MHz)에 상당하는 데이터로딩제어신호에 의해 상기 화상보정데이터저장부(26)에서 화상보정데이터가 상기 화상보정데이터격납부(28)로 데이터로딩이행해지게 된다. 이어, 상기 6주기의 수직동기신호의 카운트가 완료되면 상기 화상보정데이터 로딩/출력제어부(56)에서는 로우레벨의 화상보정데이터 풀력인에이블신호가 상기 멀티플렉서 제어신호생성부(52)에서 생성되는 클럭신호(4fsc)로 스위칭되며, 그 클럭신호에 의해 상기 화상보정데이터격납부(28)에 격납된 화상보정데이터가 상기 화상보정회로부(30)로 출력되어 후속처리가 수행된다.In such a configuration, the image signal to be reproduced is digitally converted by the data converting section 20 and then applied to the image correcting circuit section 30, in which the horizontal and vertical synchronous signals separated by the synchronous separation / PLL circuit section 22 in that state. And a clock signal are applied to the address / control signal generator 24, and the image correction data loading / output controller 56 loads the image correction data while counting the vertical synchronization signal of six cycles as described in FIG. As a result, the multiplexer 54 outputs the image correction data loading signal while counting the vertical synchronization signal of 6 cycles as described in FIG. 2, and thus the multiplexer 54 outputs the signal. The image correction data storage unit 26 is provided by a data loading control signal corresponding to the color subcarrier fsc (3.58 MHz) generated by the image data loading control signal generation unit 50. In the image correction data, data loading is performed to the image correction data storage unit 28. Subsequently, when the count of the sixth period of the vertical synchronization signal is completed, the image correction data loading / output control unit 56 generates a low level image correction data pull enable signal in the multiplexer control signal generation unit 52. Switched to the signal 4fsc, the image correction data stored in the image correction data storage unit 28 by the clock signal is output to the image correction circuit unit 30, and subsequent processing is performed.

한편, 제2도를 참조하여 설명한 본 발명의 실시예에서는 화상보정데이터의 로딩과 출력인에이블상태를 제어하는 화상보정데이터 로딩/출력제어부(40)가 상기 어드레스/제어신호생성부(24)에 포함된 구성이지만, 본 발명에 따르면 그 화상보전데이터 로딩/출력제어부(40)가 별개의 구성요소로서 부가(도시는 생략)되어 상기 수직동기신호의 6주기에 걸친 카운트결과를 상기 어드레스/제어신호생성부(24)에 인가해주고 그에 따라 상기 어드레스/제어신호생성부(24)에 의한 저속/고속의 어드레스가 선택적으로 화상보정데이터의 로딩과 출력상태의 제어를 위해 적용되도록 할 수 있다. 유사하게, 제4도에 도시된 구성도 별개의 구성요소로서 적용(도시는 생략)하여 상기한 작용을 실행하도록 할 수 있음은 물론이다.On the other hand, in the embodiment of the present invention described with reference to FIG. 2, the image correction data loading / output control unit 40 which controls the loading and output enable state of the image correction data is provided to the address / control signal generation unit 24. Although the configuration is included, according to the present invention, the image preservation data loading / output control unit 40 is added as a separate component (not shown) to count the result of counting over the six periods of the vertical synchronization signal to the address / control signal. The low speed / high speed address by the address / control signal generator 24 can be selectively applied for loading of image correction data and controlling the output state. Similarly, the configuration shown in FIG. 4 can also be applied as a separate component (not shown) to perform the above-described operation.

따라서, 본 발명의 다른 실시예에 따른 투사형 화상표시장치의 화상보정데이터로딩제어회로에 의하면, 재생대상의 화상신호의 입력시 그 화상신호에서 분리된 6주기의 수직동기신호의 기간에는 화상보정데이터로딩제어신호생성부에서 생성되는 데이터로딩제어신호(fsc; 3.58 MHz)에 의해 화상보정데이터저장부(36)로부터 화상보정데이터격납부(28)로 로딩되도록 하고 그 6주기의 수직동기신호의 카운트가 종료되면상기 화상보정데이터격납부(28)에 격납된 화상보정데이터를 화상보정회로부에 출력되도록 함으로써 그 화상보정데이터저장부(26)가 비교적 데이터억세스타임이 저속인 ROM에 의해 구성된 경우에도 적정한 화상보정데이터의 억세스가 가능하게 된다.Therefore, according to the image correction data loading control circuit of the projection type image display apparatus according to another embodiment of the present invention, when the image signal to be reproduced is input, the image correction data is applied in the period of the six periods of vertical synchronization signal separated from the image signal. The data is loaded from the image correction data storage section 36 to the image correction data storage section 28 by the data loading control signal fsc (3.58 MHz) generated by the loading control signal generation section, and counts the vertical synchronization signal of the six cycles. When the image correction data storage unit 28 is terminated, the image correction data stored in the image correction data storage unit 28 is outputted to the image correction circuit unit, so that the image correction data storage unit 26 is suitable even when the data access time is constituted by a low speed ROM. Image correction data can be accessed.

Claims (12)

화상신호에 대응하는 입사광을 광변조하는 방식으로 재생하기 위한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널(10)과, 상기 화상신호와 그 AMA패널에 대한 화상보정데이터를 정합하여 그 AMA패널에 구비된 다수의 화소구동소자를 행/열구동수단(36,38)을 갖춘 투사형 화상표시장치에 있어서, 상기 AMA패널에 의해 광변조되는 영상신호를 디지털데이터로 변환하는 데이터변환수단(20)과, 상기 AMA패널의 원초적 에러에 대한 화상보정데이터가 저장된 화상보정데이터저장수단(26) 및 그 화상보정데이터를 로딩하여 출력하는 화상보정데이터격납수단(28), 동기분리수단(22)에 의해 분리된 동기신호를 기초로 상기 데이터변환 및 화상보정데이터의 로딩/출력을 제어하기 위해 상기 동기분리수단(22)에서 분리된 동기신호중 수직동기신로의 고정주기 동안에는 화상보정데이터의 로딩 어드레스와 제어신호를 생성하고 그 수직동기신호의 소정주기의 경과후에는 화소보정데이터의 출력 어드레스와 제어신호를 생성하는 어드레스/제어신호 생성수단(24), 상기 디지털변환된 영상신호의데이터와 상기 화상데이터격납수단을 통해 인가된느 화상보정데이터를 화소정합방식으로 대응시켜 각 화소에 대한 보정을 행ㅎ는 화상보정수단(30)을 포함하여 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.An AMA panel 10 in which a plurality of pixel driving elements for reproducing incident light corresponding to an image signal in a light-modulated manner is arranged in a matrix array form, and the image signal and image correction data for the AMA panel A projection type image display device having row / column driving means (36,38) for converting a plurality of pixel driver elements provided in the AMA panel to convert the image signal optically modulated by the AMA panel into digital data. A data conversion means 20, an image correction data storage means 26 storing image correction data for primitive errors of the AMA panel, and image correction data storage means 28 for loading and outputting the image correction data, and synchronous separation Vertical out of the sync signals separated by the sync separating means 22 to control loading / output of the data conversion and image correction data based on the sync signals separated by the means 22 Address / control signal generating means 24 which generates a loading address and control signal of the image correction data during the fixed period of the signal path and generates an output address and a control signal of the pixel correction data after a predetermined period of the vertical synchronization signal has passed. And image correction means 30 for correcting each pixel by matching the data of the digitally converted image signal with the image correction data applied through the image data storage means in a pixel matching method. An image correction data loading / output control circuit of a projection type image display apparatus. 제1항에 있어서, 상기 어드레스/제어신호 생성수단(24)은 상기 화상신호에서 분리된 동기신호중 수직동기신호의 소정 주기를 카운트하는 카운터(42)와 그 카운터(42)의 카운트결과를 논리처리하여 상기 화상보정데이터의 상기 화상보정데이터격납수단(28)으로의 로딩제어신호 및 출력인에이블에 관한 클리어신호를 생성하는 논리게이트(44), 상기 수직동기신호에 의해 클럭제어되고 상기 논리게이트에 의해 논리상태가 절환되어 상기 화상보정데이터의 로딩 및 출력인에이블 상태를 제어하는 플립플롭수단(46)을 갖춘 화상보정데이터 로딩/출력제어부(40)를 포함하여 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.2. The address / control signal generating means (24) according to claim 1, wherein said address / control signal generating means (24) performs logic processing on a counter (42) for counting a predetermined period of a vertical synchronizing signal among the synchronization signals separated from said image signal, and the count result of said counter (42). A logic gate 44 for generating a loading control signal to the image correction data storage means 28 and a clear signal for output enable, the clock being controlled by the vertical synchronization signal and And an image correction data loading / output control unit 40 having flip-flop means 46 for controlling the loading and output enable state of the image correction data by switching the logic state by means of the projection type image display apparatus. Image correction data loading / output control circuit. 제2항에 있어서, 상기 카운터(42)는 클럭단에 상기 수직동기신호가 입력되고 상기 수직동기신호의 6주기에 걸친 카운트가 행해지면 그 카운트결과를 출력하는 2진 업카운터로 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.3. A counter according to claim 2, characterized in that the counter (42) comprises a binary up counter that outputs the count result when the vertical synchronous signal is input to a clock stage and a count over six periods of the vertical synchronous signal is performed. And image correction data loading / output control circuit of a projection image display apparatus. 제2항에 있어서, 상기 논리게이트(44)는 상기 카운터(42)에서 상기 수직동기신호의 6주기에 걸친 카운트결과를 논리 NAND처리하여 화상보정데이터의 로딩 및 출력인에이블상태를 제어하기 위한 신호를 생성하는 NAND게이트로 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.The signal for controlling the loading and output enable state of the image correction data by performing logical NAND processing on the count result over the six periods of the vertical synchronization signal in the counter 42. An image correction data loading / output control circuit of a projection type image display apparatus, characterized in that it comprises a NAND gate for generating an NAND gate. 제2항에 있어서, 상기 플립플롭수단(46)은 클럭단에 상기 수직동기신호가 입력되고 상기 클리어단에는 상기 NAND게이트의 출력이 접속되며 그 제1입력단(J)에는 시스템리세트신호가 입력되어 상기 수직동기신호에 의해 강기 화강보정데이터가 화상보정데이터격납수단으로 로딩되도록 하고 상기 NAND게이트로부터 클리어신호가 인가되면 상기 화상보정데이터격납수단에 격납된 화상보정데이터가 출력되도록 하는 J-K플립플롭으로 구서오된 것을 특징으로하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.3. The flip-flop means (46) according to claim 2, wherein the flip-flop means (46) receives the vertical synchronization signal at a clock terminal, an output of the NAND gate is connected to the clear terminal, and a system reset signal is input to the first input terminal (J). To the JK flip-flop which causes the reinforcement granulation correction data to be loaded into the image correction data storage means by the vertical synchronization signal, and outputs the image correction data stored in the image correction data storage means when a clear signal is applied from the NAND gate. And an image correction data loading / output control circuit of a projection type image display apparatus. 화상신호에 대응하는 입사광을 과변조하는 방식으로 재새하기 위한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널(10)과, 상기 화상신호와 그 AMA패널에 대한 화상보정데이터를 정합하여 그 AMA패널에 구비된 다수의 화송구동소자를 행/열구동하기 위한 행/열구동수단(36,38)을 갖춘 투사형 화상표시장치에 있어서, 상기 AMA패널에 의해 광변조되는 영상신호를 디지털데이터로 변환하는 데이터변환수단(20)과, 상기 AMA패널의 원초적 에러에 대한 화상보정데이터가 저장된 화상보정데이터저장수단(26) 및 그 화상보정데이터를 로딩하여 출력하는 화상보정데이터격납수단(28), 동기분리수단(22)에 의해 분리된 동기신호를 기초롤 상기 데이터변환 및 화상보정데이터의 로딩/출력을 제어하기 위해 그 화상보정데이터의 로딩제어를 위한 저속의 데이터 로딩어드레스와 그 로딩된 화상보정데이터를 출력 제어하기 위한 고속의 데이터 출력어드레스를 생성하는 어드레스/제어신호생성수단(24), 상기 디지털변환된 영상신호의 데이터와 상기 화상데이터격납수단을 통해 인가되는 화상보정데이터를 화소정합방식으로 대응시켜 각 화소에 대한 보정을 행하는 화상보정수단(30)을 포함하여 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.An AMA panel 10 in which a plurality of pixel driving elements for driving a plurality of pixels for renewing incident light corresponding to an image signal are arranged in a matrix array form, and the image signal and image correction data for the AMA panel A projection type image display apparatus having row / column driving means (36,38) for matching a number of rows and column driving elements provided in the AMA panel, wherein the image signal is optically modulated by the AMA panel. Data conversion means 20 for converting the data into digital data, image correction data storage means 26 storing image correction data for the primitive error of the AMA panel, and image correction data storage means for loading and outputting the image correction data. (28) Load control of the image correction data in order to control the data conversion and loading / output of the image correction data based on the synchronization signal separated by the synchronization separating means 22 Address / control signal generating means 24 for generating a low-speed data loading address for outputting and a high-speed data output address for output controlling the loaded image correction data, the data of the digitally converted video signal and the image data storing means And image correction means (30) for correcting each pixel by matching the image correction data applied through the pixel matching method. 제6항에 있어서, 상기 어드레스/제어신호생성수단(24)은 상기 동기분리수단에 의해 분리된 제1동기신호에 의해 상기 화상보정데이터의 화상보정데이터격납수단에 대한 로딩제어신호를 생성하는 화상보정데이터로딩제어부(50)와, 상기 동기분리수단에 의해 생성되는 제2동기신호에 의해 상기 화상보정데이터격납수단에 로딩된 화상보정데이터를 출력하기 위한 출력제어신호를 생성하는 화상보정데이터출력제어부(52), 화상보정데이터 로딩/출력제어부(56)에서 생성된 화상보정데이터 로딩/출력인에이블신호에 의해 스위칭제어되어 상기 화상보정데이터로딩제어신호와 상기 화상보정데이터출력제어신로를 스위칭출력하는 스위칭수단(54)을 갖추어 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.7. An image according to claim 6, wherein said address / control signal generation means (24) generates a loading control signal for the image correction data storage means of said image correction data by the first synchronization signal separated by said synchronization separation means. An image correction data output control section for generating an output control signal for outputting image correction data loaded into the image correction data storage means by a correction data loading control section 50 and a second synchronization signal generated by the synchronization separating means (52), switching control is performed by the image correction data loading / output enable signal generated by the image correction data loading / output control unit 56 to switch the image correction data loading control signal and the image correction data output control path; And a switching means (54) configured to adjust the image correction data loading / output control circuit of the projection type image display apparatus. 제7항에 있어서, 상기 화상보정데이터로딩제어부(50)에 인가되는 제1동기신호는 상기 동기분리수단에 의해 분리된 컬러서브캐리어신호(fsc; 3.58MHz)의 분주신호이고, 상기 화상보정데이터출력제어부(52)에 인가되는 제2동기신호는 상기 컬러서브캐리어신호에서 얻어지는 클럭신호(4fsc) 인 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.The first synchronization signal applied to the image correction data loading control unit 50 is a division signal of the color subcarrier signal fsc (3.58 MHz) separated by the synchronization separating means, and the image correction data is generated. And a second synchronization signal applied to the output control unit (52) is a clock signal (4fsc) obtained from the color subcarrier signal. 제7항에 있어서, 상기 스위칭수단(54)은 상기 화상보정데이터 로딩/출력인에이블신호생성수단에서 인가되는 인에이블신호에 의해 스위칭제어되는 멀티플렉서로 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.8. The image correction of a projection type image display apparatus according to claim 7, wherein said switching means (54) comprises a multiplexer which is switched and controlled by an enable signal applied from said image correction data loading / output enable signal generation means. Data loading / output control circuit. 화상신호에 대응하는 입사광을 광변조하는 방식으로 재생하기 위한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널(10)과, 상기 화상신호와 그 AMA패널에 대한 화상보정데이터를 정합하여 그 AMA패널에 구비된 다수의 화송구동소자를 행/열구동하기 위한 행/열구동수단(36,38)을 갖춘 투사형 화상표시장치에 있어서, 상기 AMA패널에 의해 광변조되는 영상신호를 디지털데이터로 변환하는 데이터변환수단(20)과, 상기 AMA패널의 원조적 에러에 대한 화상보정데이터가 저장된 화상보정데이터저장수단(26) 및 그 화상보정데이터를 로딩하여 출력하는 화상보정데이터격납수단(28), 동기분리수단(22)에 의해 분리된 동기신호를 기초로 상기 데이터변환 및 화상보정데이터의 로딩/출력을 제어하기 위해 상기 동기 분리수단에서 분리된 동기신호중 수직동기신호의 소정 주기 동안에는 저속의 화상보정데이터의 로딩인에이블신호를 생성하고 그 수직동기신호의 소정수기의 경과시점에서는 고속의 화상보정데이터의 출력인에이블신호를 생성하는 화상보정데이터로딩/출력제어수단(40), 상기 화상보정데이터 로딩/출력제어수단(40)에서 제공되는 상기 화상보정데이터 로딩/출력인에이블신호에 기초하여 상기 화소보정데이터의 출력어드레스와 재어신호를 생성하는 어드레스/제어신호생성수단(24), 상기 디지탈변환된 영상신호의 데이터와 상기 화상데이터격납수단을 통해 인가되는 화상보정데이터를 화소정합방식으로 대응시켜 각 화소에 대한 보정을 행하는 화상보정수단(30)을 포함하여 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.An AMA panel 10 in which a plurality of pixel driving elements for reproducing incident light corresponding to an image signal in a light-modulated manner is arranged in a matrix array form, and the image signal and image correction data for the AMA panel A projection type image display apparatus having row / column driving means (36,38) for matching a number of rows and column driving elements provided in the AMA panel, wherein the image signal is optically modulated by the AMA panel. Data conversion means (20) for converting the data into digital data, image correction data storage means (26) storing image correction data for assistance errors of the AMA panel, and image correction data storage for loading and outputting the image correction data. Means 28, separated from the synchronization separating means for controlling the loading / output of the data conversion and image correction data based on the synchronization signal separated by the synchronization separating means 22. Image correction data loading which generates a load enable signal of low speed image correction data during a predetermined period of the vertical synchronization signal among the synchronization signals, and generates an output enable signal of high speed image correction data when a predetermined number of times of the vertical synchronization signal elapses. / An address for generating an output address of the pixel correction data and a Jaar signal based on the image correction data loading / output enable signal provided from the output control means 40 and the image correction data loading / output control means 40 / Image correction means 30 for correcting each pixel by matching the control signal generation means 24 with the data of the digitally converted video signal and the image correction data applied through the image data storage means in a pixel matching method. And image correction data loading / output control circuit of the projection type image display apparatus. 제10항에 있어서, 상기 화상보정데이터 로딩/출력제어수단(40)은 상기 화상신호에서 분리된 동시신호중 수직동기신호의 소정 주기를 카운트하는 카운터(42)와 그 카운터(42)의 카운트결과를 논리처리하여 상기 화상보정데이터의 상기 화상보정데이터격납수단(28)으로의 로딩제어신호 및 출력에이블에 관한 클리어신호를 생성하는 논리게이트(44), 상기 수직동기신호에 의해 클럭제어되고 상기 논리게이트에 의해 논리상태가 절환되어 상기 화상보정데이터의 로딩 및 출력인에이블 상태를 제어하는 플립플롭수단(46)을 갖추어 구성된 것을 특징으로 하는 투사형 화상표시장치의 화상보정데이터 로딩/출력제어회로.11. The image correction data loading / output control means (40) according to claim 10, wherein the image correction data loading / output control means (40) counts a counter (42) for counting a predetermined period of the vertical synchronization signal among the simultaneous signals separated from the image signal and the count result of the counter (42). A logic gate 44 for generating a control signal for loading of the image correction data to the image correction data storage means 28 and a clear signal relating to an output enable by a logic process; clocked and controlled by the vertical synchronization signal And flip-flop means (46) for switching the logic state to control the loading and output enable state of the image correction data. 화상신호에 대응하는 입사광을 광변조하는 방식으로 재생하기 위한 다수의 화소구동을 위한 화소구동소자가 매트릭스 어레이형태로 배열된 AMA패널과(10), 상기 화상신호와 그 AMA패널에 대한 화상보정데이터를 정합하여 그 AMA패널에 구비된 다수의 화송구동소자를 행/열구동하기 위한 행/열구동수단(36,38)을 갖춘 투사형 화상표시장치에 있어서, 상기 AMA패널에 의해 광변조되는 영상신호를 디지털데이터로 변환하는 데이터변환수단(20)과, 상기 AMA패널의 원초적 에러에 대한 화상보정데이터가 저장된 화상보정데이터저장수단(26) 및 그 화상보정데이터를 로딩하여 출력하는 화상보정데이터격납수단(28), 상기 동기분리수단에 의해 분리된 제1동기신호에 의해 상기 화상보정데이터의 화상보정데이터격납수단에 대한 로딩제어신호를 생성하는 화상보정데이터로딩제어수단(50), 상기 동기분리수단에 의해 생성되는 제2동기신호에 의해 상기 화상 보정데이터격납수단에 로딩된 화상보정데이터를 출력하기 위한 출력제어신호를 생성하는 화상보정데이터출력제어수단(52), 상기 동기분리수단(22)에 의해 분리된 동기신호를 기초로 상기 데이터변환 및 화상보정데이터의 로딩/출력을 제어하기 위해 상기 동기 분리수단에서 분리된 동기신호중 수직동기신호의 소정 주기 동안에는 저속의 화상보정데이터의 로딩인에이블신호를 생성하고 그 수직동기신호의 소정 주기의 경과시점에서는 고속의 화상정보데이터의 출력인에이블신호를 생성하는 화상보정데이터로딩/출력제어수단(56), 상기 화상보정데이터 로딩/출력제어수단(56)에서 생성된 화상보정데이터 로딩/출력인에이블신호에 의해 스위칭제어되어 상기 화상보정데이터로딩제어신호와 상기 화상보정데이터출력제어신호를 스위칭출력하는 스위칭출력하는 스위칭수단(54), 상기 화상보정데이터 로딩/출력제어수단(56)에서 제공되는 상기 화상보정데이터 로딩/출력인에이블신호에 기초하여 상기 화소보정데이터의 출력어드레스와 제어신호를 생성하는 어드레스/제어신호생성수단(24), 상기 디지털변환된 영상신호의 데이터와 상기 화상데이터격납수단을 통해 인가되는 화상보정데이터를 화소정합방식으로 대응시켜 각 화소에 대한 보정을 행하는 화상보정수단(30)을 포함하여 구성된 것을 특징으로 하는 투사형 화상표시 장치의 화상보정데이터 로딩/출력제어회로.An AMA panel (10) in which a plurality of pixel driving elements for reproducing incident light corresponding to an image signal in a light-modulated manner is arranged in a matrix array form, and the image correction data for the image signal and the AMA panel A projection type image display apparatus having row / column driving means (36,38) for matching a number of rows and column driving elements provided in the AMA panel, wherein the image signal is optically modulated by the AMA panel. Data conversion means 20 for converting the data into digital data, image correction data storage means 26 storing image correction data for the primitive error of the AMA panel, and image correction data storage means for loading and outputting the image correction data. (28) an image correction means for generating a loading control signal for the image correction data storage means of the image correction data by the first synchronization signal separated by the synchronization separation means; Image correction data output control means for generating an output control signal for outputting image correction data loaded into the image correction data storage means by the second loading signal generated by the turret control means 50 and the synchronous separation means (52), a predetermined period of the vertical synchronizing signal of the synchronizing signals separated by the synchronizing separation means for controlling loading / output of the data conversion and image correction data based on the synchronizing signals separated by the synchronizing separation means 22; Image correction data loading / output control means 56 for generating a loading enable signal of the low speed image correction data and generating an output enable signal of the high speed image information data when a predetermined period of the vertical synchronization signal elapses. Switching control by the image correction data loading / output enable signal generated by the image correction data loading / output control means 56 Switching means 54 for switching and outputting a correction data loading control signal and the image correction data output control signal, and the image correction data loading / output enable provided by the image correction data loading / output control means 56; An address / control signal generating means 24 for generating an output address of the pixel correction data and a control signal based on the signal, and data of the digitally converted image signal and image correction data applied through the image data storage means. And image correcting means (30) for correcting each pixel in correspondence with a matching method.
KR1019950002731A 1995-02-15 1995-02-15 Image correction data loading control circuit for projector KR0145910B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950002731A KR0145910B1 (en) 1995-02-15 1995-02-15 Image correction data loading control circuit for projector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002731A KR0145910B1 (en) 1995-02-15 1995-02-15 Image correction data loading control circuit for projector

Publications (2)

Publication Number Publication Date
KR960033091A KR960033091A (en) 1996-09-17
KR0145910B1 true KR0145910B1 (en) 1998-09-15

Family

ID=19408122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002731A KR0145910B1 (en) 1995-02-15 1995-02-15 Image correction data loading control circuit for projector

Country Status (1)

Country Link
KR (1) KR0145910B1 (en)

Also Published As

Publication number Publication date
KR960033091A (en) 1996-09-17

Similar Documents

Publication Publication Date Title
JP4136040B2 (en) How to automatically supply load / reset sequences
US6778155B2 (en) Display operation with inserted block clears
KR100253106B1 (en) Dmd architecture and timing for use in a pulse-width modulated display system
KR100459053B1 (en) How to remove artifacts from a video display system
US8614723B2 (en) Apparatus and method for increasing compensation sequence storage density in a projection visual display system
US7471273B2 (en) Bit segment timing organization providing flexible bit segment lengths
US6057816A (en) Display device driving circuitry and method
JPH11175037A (en) Liquid crystal display device
KR0145910B1 (en) Image correction data loading control circuit for projector
US7403187B2 (en) Generalized reset conflict resolution of load/reset sequences for spatial light modulators
US8442332B2 (en) Bit plane encoding/decoding system and method for reducing spatial light modulator image memory size
KR100203582B1 (en) Projector having flyback pulse generator circuit
KR0145914B1 (en) Pseudo-horizontal and vertical synchronizing signal generating circuit for projector
KR0174918B1 (en) Pixel correction data loading apparatus for use in an optical projection system
KR100188209B1 (en) Image correction data loading method by using frame memory of projector
KR100227105B1 (en) Plxel correction data loading apparatus for projector
KR100239074B1 (en) Image correction apparatus of projector
US20020067337A1 (en) Liquid crystal display imager and clock reduction method
KR0150535B1 (en) Pseudo-horizontal and vertical synchronizing signal generating circuit for projector
KR100200134B1 (en) Pixel correction apparatus by analog type for projector
KR100203589B1 (en) Pixel correction data memory method and address generating apparatus for projector
KR100203586B1 (en) Pixel correction data loading apparatus by using line memory of projector
KR100188206B1 (en) Image correction data generating apparatus for projector
KR0145919B1 (en) Picture image correction data memory for projector
KR100203587B1 (en) Pixel data correction apparatus for projector

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040428

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee