KR100201792B1

KR100201792B1 - 전계 방출형 음극을 채용한 전자 디바이스

Info

Publication number: KR100201792B1
Application number: KR1019960012107A
Authority: KR
Inventors: 히데오 마끼시마
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1995-04-20
Filing date: 1996-04-20
Publication date: 1999-06-15
Also published as: JPH08293244A; JP2809129B2; KR960039076A; US5821679A

Abstract

오목부가 매트릭스 형태로 금속 또는 반도체로 구성된 기판 내에 형성된다. 다이아몬드 박막과 같은 작은 일 함수를 갖는 재료로 된 전자 방출층이 오목부의 바닥부 위에 형성된다. 기판 돌출부는 빔 형성 전극으로 기능한다. 전자 발산이 빔 형성 전극에 의해 억제된다. 전자를 인출하기 위한 게이트 전극이 빔 형성 전극 위에 형성된다.

Description

전계 방출형 음극을 채용한 전자 디바이스

제1도는 본 발명에 따른 제1 실시예의 전계 방출형 음극의 단면도.

제2도는 본 발명에 따른 제1 실시예의 전계 방출형 음극의 투시도.

제3도는 본 발명에 따른 제1 실시예의 방출형 음극의 유리한 효과를 설명한 단면도.

제4도는 본 발명에 따른 제2 실시예의 전계 방출형 음극의 단면도.

제5도는 본 발명에 따른 제3 실시예의 전계 방출형 음극의 투시도.

제6도는 본 발명에 따른 제4 실시예의 평탄 디스플레이 디바이스의 단면도.

제7도는 제1 종래 기술의 평탄 디스플레이 디바이스의 단면도.

제8도는 제2 종래 기술의 평탄 디스플레이 디바이스의 단면도.

제9도는 제3 종래 기술의 평탄 디스플레이 디바이스의 단면도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 기판 2 : 빔 형성 전극

3 : 절연층 4 : 게이트 전극

5 : 전자 방출층 12 : 음극

본 발명은 총체적으로 전계 방출형 음극(cathode)을 사용한 전자 디바이스에 관한 것으로 특히, 다이아몬드에 기초한 전계 방출형 음극을 사용한 전자 디바이스에 관한 것이다.

C.A. Spindt는 Journal of Applied Physics, Vol. 39, No. 7, p. 3504, 1968에서 전계(field) 방출형 음극을 제안했다. 이 전계 방출형 음극은 그 각각이 원뿔 모양의 이미터(emitter) 및 게이트 전극으로구성된 미소 냉(cold) 음극어레이를 포함한다. 게이트 전극은 이미터로부터 전류를 인출하여 이 전류를 제어한다.

이런 전계 이미터 어레이(field emitter array, FEA)는 열 음극에 비해 고전류 밀도를 얻을 수 있고 방출된 전자의 속도 분산이 거의 없다는 점에서 이점을 갖는다. 또한 FEA는 단일 전계 방출형 음극에 비해 전류 잡음이 적어지고 수십 Volt내지 200 Volt의 낮은 전압에서 작동한다.

평탄 디스플레이 디바이스가 시험적으로 제조되었고 대중화되었는데(IVMC'91 Technical Digest, P.6, 1991), 여기서 이런 FEA들이 전자원으로서 행 및 열에 따라 배치되고 전자는 그 반대편에 위치한 형광 물질 상으로 방출되어 이 형광 물질이 광을 방사하게 된다.

제7도는 이런 평탄 디스플레이 디바이스의 구조를 도시한 단면도이다. 제7도에 도시한 것처럼, 도전층(102)이 배면 유리판(101) 위에 형성된다. 원뿔형 돌출 전극(이미터)(103)가 도전층(102) 위에 형성된다. 절연막(104)과 게이트 전극(105)이 연속적으로 도전층(102) 위에 형성된다. 양극(anode)으로 작용하는 투과 도전막(107)은 전계 방출형 음극으로부터 선정된 거리만큼 떨어져 배치된 전면 유리판(106) 위에 형성된다. 형광 물질층(108)이 투과 도전막(107) 위에 형성된다.

이와 같은 전계 방출형 디스플레이(FED)를 백라이트 소스(back-light source)를 갖는 액정 디스플레이와 비교할 때, FED는 전력을 적게 소비하고 순간적인 광방출을 수행하여 넓은 시야 각으로 디스플레이한다. 그러나, 돌출 전극(103)의 팁(tip) 부분이 뾰족하게 만들어져야 한다. 또한 돌출 전극의 높이 및 형태가 전자 방출 효율에 크게 영향을 끼치기 때문에, 높은 가공 정밀도가 요구된다.

이런 목적으로 인해, 다이아몬드에 기초한 전계 방출형 음극을 채용한 전계방출형 전자 디바이스가 미국 특허 제5289086호 및 일본 미심사 특허 공개 번호 제6-208835호(U.S. 특허 출원 일련 제938744에 대응함)인 특허에서 각각 제안되었다.

제8도는 상기 후자 특허에 개시된 디스플레이 디바이스의 단면도인데, 여기서 스트라이프(stripe)형 도전층(202)이 기판(201) 위에 형성되고 형광 물질층(음극 발광층)(203)이 스트라이프형 도전층(202) 위에 형성된다.

도전층(202)에 수직인 투과 도전층(205)이 전면판(204) 위에 형성되고 다이아몬드 재료층(206)이 도전층(205) 위에 형성된다. 제8도에서는 단지 하나의 도전층(202)과 하나의 투과 도전층(205)이 예시되었지만, 실제로는 다수의 도전층이 형성된다. 도전층(202) 및 투과 도전층(205)이 서로 교차하는 영역이 한 픽셀을 구성한다. 전압이 도전층 양쪽 사이에 인가될 때, 전자가 다이아몬드 재료층(206)으로부터 방출되고 층(206)에서 방출된 전자는 형광 물질층(203)에 충돌하여서 형광물질층(203)이 광을 방사하게 한다. 이렇게 얻어진 디스플레이 광은 전면판(204)을 통해 외부로 방사된다.

다이아몬드 재료층(206)은 단결정 다이아몬드층, 다결정 다이아몬드 재료층, 및 그래뉼러(granular) 불연속 다이아몬드 결정 중 하나 위에 형성된다. 다이아몬드 결정의 일 함수(work function)가 보통의 금속 또는 실리콘의 것에 비해 작기 때문에, 전자는 아주 낮은 전계로도 방출된다. 특히, 금속 및 반도체의 전자 방출 전계가 대략 3×10⁷Ⅴ/㎝이고 다이아몬드의 전자 방출 전계는 두 자릿수 낮은 5×10⁵Ⅴ/㎝이 된다. 이런 이유로, 다이아몬드 박막을 사용한 전자 디바이스는 전계를 집중시키기 위해 뾰족한 구조를 가질 필요가 없으며, 제7도에 도시된 제1 종래 기술의 FEA와는 달리 높은 가공 밀도로 형성될 필요가 없다.

이 종래 기술에서는, 미세 구조를 형성하기 위한 리소그래피 기술이 필요하지 않아서 고 해상도 노광 장비가 요구되지 않는다. 제조 단계가 단순화되고 더욱이 디바이스 구조가 간단하게 된다.

그러나, 이와 같은 디스플레이 디바이스에서는 전자는 음극(투과도전층(205))으로부터 양극(도전층 (202))으로 직접 이동된다. 그러므로, 양쪽 전극 사이에 높은 전압을 인가해야 한다. 이 종래 기술의 예에 따르면, 기판(201)과 전면판(204) 사이의 거리는 1μm 이하로 설정되어, 이 디바이스는 10Ｖ 이하의 전압으로 작동될 수 있다. 실제 디스플레이 디바이스에서는, 신뢰성의 보장을 고려하여 모두 큰 면적을 갖는 기판과 전면판을 짧은 거리로 배치하는 것이 어렵다. 양극과 음극 사이의 거리는 10μm내지 100μm가 되어야 한다. 이런 이유로, 음극 표면에서 전자를 방출하는 데에 요구되는 전계를 발생시키기 위해서는 양극과 음극 사이의 전압이 300Ｖ 내지 500Ｖ가 되어야 한다.

전압-전류 특성의 선형 영역에서의 신호 전압이 비선혀의 전압-전류 특성을 사용하여 인가된다 하더라도, 인가된 신호 전압±80Ｖ 내지 ±150Ｖ가 필요하다. 평탄 디스플레이 디바이스는 횡과 종방향으로의 픽셀 수에 대응하는 구동 회로를 요구한다. 따라서, 인가된 신호 전압이 높으면, 외부 구동 회로의 부하가 크게 증가한다.

또한, 양극과 음극 사이의 전압이 변하면, 방출 전류 뿐만 아니라 형광 물질을 때리기 위한 가속 전압이 변한다. 따라서 디스플레이 스크린, 특히 칼라 디스플레이 스크린을 미세 조정하는 것이 어려워진다.

게다가, 다이아몬드 박막의 미소 구조가 반드시 균일하지 않기 때문에 부분 방출된 전자의 방향은 전면판(204), 기판(201) 및 횡방향으로의 속도 성분에 수직하지 않다. 이런 이유로, 전자가 인접 필셀을 방출할 가능성이 생겨서 디스플레이 스크린의 해상도 및 콘트라스트가 나빠질 수 있다. 특히, 칼라 평탄 디스플레이 디바이스에 칼라색조(colorimetric) 순도가 감소된다.

예를 들어, 양극과 음극 사이의 전압이 200Ｖ이고 양극과 음극 사이의 거리가 50μm일 때, 중심 축에서 30°의 각도로 방출된 전자는 양극이 형성된 스크린 상에서 약 15μm 정도의 위치에 조사된다.

이런 영향을 방지하기 위해서 인접 픽셀의 전자가 물리적으로 도달하지 못하도록 장벽을 형성하는 것이 필요하다. 예를 들어, 이런 장벽을 만들기 위해, 전자빔이 퍼지기 전에 전자빔이 형광 물질을 때리도록 형광 물질의 영역이 한 필셀의 음극의 영역에 비해 더 넓어지도록 하고, 음극과 양극(형광 물질) 사이의 거리가 최소한으로 되도록 한다. 이런 이유로, 디스플레이 디바이스의 정확도가 제한되고 그 구조가 복잡해지는 문제가 생긴다.

다이아몬드 박막을 전자 방출층으로서 사용한 다른 종래 기술의 디스플레이 디바이스가 SID 94 DIGEST p.43, 1994 by N. Kumar et al.)에서 제안되었다. 이와 같은 디스플레이 디바이스의 구조가 제9도에 도시되었다. 제9도에 도시된 것처럼, 금속 스트라이프(302)가 배면 유리판(301) 위에 형성되고, 다이아몬드 재료층(303)이 금속 스트라이프(302) 위에 형성된다. 다이아몬드 재료층(303) 위에, 그리드 지지 부재(305)에 의해 지지되는 그리드(304)가 배치된다. 투과 도전층(307) 및 형광 물질층(308)이 스페이서(309)에 의해 지지되는 전면 유리판(306)위에 형성된다.

제9도에 도시된 제3 종래 기술에서는 약 1μm 내지 수 μm의 개구부를 갖는 그리드(304)가 전면 유리판(306)과 전자원(다이아몬드 재료층(303)) 사이에 지지되어야 하기 때문에, 디스플레이 디바이스의 구조가 복잡하다. 또한 미세 구조를 갖는 그리드(304)를 제조하는 것이 필요하다. 그리드와 전자원의 상호 위치를 높은 정확도로 조정하는 것이 매우 어렵다. 또한, 제8도에 도시된 제2 종래 기술과 같이, 전자빔 분산의 문제가 있다.

따라서, 본 발명의 목적은 높은 정밀도의 공정을 필요로 하지 않고 용이하게 제조될 수 있는 평탄 디스플레이 디바이스를 제공하는 것이다.

본 발명의 다른 목적은 낮은 전류 변조 전압으로 구동되는 평탄 디스플레이 디바이스를 제공하는 것이다.

본 발명의 또다른 목적은 높은 해상도, 콘트라스트 및 칼라색조 순도를 얻을 수 있는 평탄 디스플레이 디바이스를 제공하는 것이다.

상기 목적을 달성하기 위해서, 본 발명에 따르면, 빔 형성 전극이 다이아몬드 박막 상에 제공된다. 전자 방출층으로서의 다이아몬드 박막은 기판에 형성된 오목 부의 바닥 표면 위에 형성된다. 빔 형성 전극은 전자 방출층을 둘러싸도록 배치된다. 또한 다이아몬드 박막으로부터 전자를 인출하는 게이트 전극은 절연층을 통해 빔 형성 전극 위에 제공된다.

더욱이, 본 발명에 따르면, 전면 유리판과 배면판이 선정된 거리를 두고 배치되는 디스플레이 디바이스가 제공된다. 즉 양극으로 작용하는 투과 도전막과 상기 투과 도전막 위에 형성된 형광 물질층을 포함한 전면 유리판, 및 상기 구성의 전계 방출형 냉 음극을 포함한 배면판이 선정된 거리를 두고 배치된다.

상기와 같이 구성된 전계 방출형 냉 음극에 있어서는, 뾰족한 팁을 갖는 이미터의 형성이 필요하지 않아서 전계 방출형 음극은 고 정밀도의 리소그래피 장치를 사용하지 않고서도 제조될 수 있다. 빔 형성 전극이 전자원 부근에 배치되어 빔 형태가 좁아지게 된다. 빔의 겹침이 방지되어 해상도가 증가될 수 있다. 또한, 전자를 인출하는 게이트 전극이 형성된다. 그 결과, 본 발명의 전계 방출형 음극은 낮은 전류 변조 전압으로서 구동될 수 있다.

이런 전자원을 평탄 디스플레이 디바이스에 설치함으로써, 구조가 단순화되고 면적이 더 넓어지며 전류 변조에 의하여 전압이 낮은 평탄 디스플레이 디바이스가 달성 될 수 있다. 또한 인접 픽셀의 형광 물질에 부딪히는 전자량이 감소되어서 해상도, 콘트라스트, 및 칼라색조 순도가 향상될 수 있다.

또한 전류값과 가속 전압이 독립적으로 설정될 수 있어서 스크린의 휘도 및 색조의 최적 조정이 수행될 수 있다.

전자빔 발산이 거의 없고 양극으로 전류를 인출할 필요성이 없기 때문에, 양극과 음극 사이의 거리가 필요하고 충분한 조건 값으로 설정될 수 있다. 따라서 진공 배기 저항이 작은 값으로 억제될 수 있다. 또한 양극과 음극 사이의 절연에 관련된 문제의 심각성이 줄어들 수 있기 때문에, 양극 전압이 높게 설정되고 높은 광방출 휘도 및 높은 휘도 효율이 실현될 수 있다.

본 발명의 실시예가 여기 첨부된 부수 도면을 참조하여 자세히 설명된다.

[제1 실시예]

제1도 및 제2도를 참조하면, 다수의 직사각형 오목부가 매트릭스 형태로 금속 또는 반도체로 만들어진 기판(1) 내에 형성된다. 오목부를 제외한 기판(1)의 오목부는 다수의 빔 형성 전극(2)을 구성한다. 절연층(3)이 각각의 빔 형성 전극(2)위에 형성된다. 금속 재료로 만들어진 박막 또는 두꺼운 막인 게이트 전극(4)이 절연층(3) 위에 형성된다. 전자 방출층(5)이 기판(1)의 오목부의 각각의 바닥 표면 위에 형성된다. 전자 방출층(5)은 금속 및 반도체의 것보다 작은 일함수을 갖는 재료로 만들어진다. 전자 방출층(5), 전자 방출층(5)을 둘러싼 빔 형성 전극(2), 절연층(3) 및 게이트 전극(4)이 미소 냉 음극(11)을 구성한다. 또한 미소 냉 음극(11)과 기판(1)은 음극(12)을 구성한다.

본 실시예에서, 다수의 미소 냉 음극(11)이 기판(1) 위에 형성된다. 그러나, 특별한 경우에 단일 미소 냉 음극이 사용될 수 있다.

디바이스 각 부의 치수는 목적에 따라 걸정된다. 게이트 전극(4)의 개구부의 치수 d는 대략 5μm 내지 수십 μm이다. 오목부의 바닥부터 게이트 전극(4)까지의 높이 h는 게이트 전극(4)이 개구부의 치수 d의 1/2보다 크게 설정되어야 한다. 또한 전자 방출층(5)으로부터 방출된 전자빔을 효과적으로 수렴시키기 위해서, 빔 형성 전극(2)을 전자 방출층(5) 보다 높은 레벨에 위치시키는 것이 필요하다.

예를 들어, 반도체 또는 금속이 기판(1)용으로 사용되며 산화실리콘 또는 질화실리콘이 절연층(3)용으로 사용된다. 반도체 배선 재료가 게이트 전극(4)용으로 사용될 수 있지만, 텅스텐, 몰리브덴 및 니오븀 및 이런 원소들의 화합물과 같은 열 저항성 재료가 바람직한 재료들이다.

전자 방출층(5)은 금속 및 반도체 재료와 비교하여 매우 낮은 일 함수를 갖는 다이아몬드 재료와 같은 작은 일함수 물질을 포함한 재료이다. 전자 방출층(5)은 바람직하게 단결정 다이아몬드, 다결정 다이아몬드 또는 비결정질 다이아몬드로 형성되어야 한다. 그렇지 않으면, 전자 방출층(5)은 바람직하게 상기 다이아몬드 성분 중 둘 이상을 포함하는 재료로 형성되어야 한다. 여기서 비결정질 다이아몬드는 탄소용 레이저 침식법을 사용하여 형성된 박막을 가리키는데, 특히, 매우 미세한 다이아몬드 결정으로 구성된 것, 또는 비결정질 다이아몬드와 매우 미세한 다이아몬드 결정이 혼합된 것이 비결정질 다이아몬드 상태의 막을 나타낸다. 다결정 다이아몬드 박막은 C0 가스를 주재료로 사용한 마이크로웨이브 플라즈마 CVD 기술 또는 열 필라멘트 CVD기술에 의해 실리콘 기판 위에 형성될 수 있다. 단결정 다이아몬드 박막의 형성은 다결정 다이아몬드 박막의 형성만큼 쉽지 않다. 단결정 다이아몬드 박막은 또한 CVD 기술로 형성될 수 있다.

음극(12)을 구동시키기 위해, 게이트 전극(4)에 전압이 인가된다. 이 전압은 기판(1) 및 전자 방출층(5)의 전위와 비교하여 약 10Ｖ 내지 수십 Ｖ의 전류 변조 전압이다. 게이트 전극(4)에 인가된 전압에 의해 전자 방출층(5)으로부터 전자가 방출된다. 제3도에서는, 상기 조건에서 등전위 라인(6)과 전자 빔(7)의 궤적이 도시된다. 방출된 전자를 중심부에 집중시키는 역할을 하는 등전위 라인(6)이 빔 형성 전극(2)에 의해 전자 방출층(5)의 주변부에 형성되고, 그로 인해 전자빔 궤도가 수렴하게 된다. 따라서, 방출된 모든 전자가 게이트 전극(4) 및 절연층(3)에 거의 부딪히지 않으며 게이트 전극(4)의 개구부를 통과한다.

[제2 실시예]

제4도에 도시된 제2 실시예에서, 기판은 제1도에 도시된 제1 실시예와 다르게 절연 물질로 형성된다. 제4도에 도시된 바와 같이, 다수의 직사각형 오목부가 매트릭스 형태로 절연 기판(8)에 형성된다. 빔 형성 전극(9)이 오목부가 형성되지 않은 기판(8)의 볼록부에 제공된다. 절연층(3)이 빔 형성 전극(9) 위에 형성된다.

금속 재료로 만들어진 박막 또는 두꺼운 막인 게이트 전극(4)은 절연층(3)뒤에 형성된다. 음극 전극층(10)이 절연 기판(8)의 오목부 상에 형성된다. 전자 방출층(5)이 각각의 음극 전극층(10) 위에 형성된다. 전자 방출층(5)이 각각의 음극 전극층(10) 위에 형성된다. 전자 방출층(5)은 작은 일함수를 갖는 재료로 만들어진다. 전자 방출층(5), 전자 방출층(5)을 둘러싸는 빔 형성 전극(9), 절연층(3) 및 게이트 전극(4)이 미소 냉 음극(11)을 구성한다. 또한 미소 냉 음극(11)과 절연 기판(8)이 음극(12)을 구성한다.

음극 전극층(10)이 절연 기판(8)의 영역(도시 안됨)에 형성된 홈 부를 통해 인접 음극 전극층에 연결된다는 것을 알아야 한다.

전자 방출층(5) 및 음극 전극층(10)에 인가된 전압과는 다른 전압이 힘 형성 전극(9)에 인가될 수 있기 때문에, 게이트 전극(4)을 통과하는 전자량과 전자 방출층(5)에서 방출된 전자량의 비율은 최대가 되도록 설정될 수 있다. 또한 이는 음극(12) (도시 안됨)에 대해 컬렉터 또는 스크린 상의 전자빔 스폿(spot) 형태를 최적화하는 데에 유용하다.

[제3 실시예]

제5도를 참조하면, 유사 참조 번호들이 제1도 및 2도에 도시된 제1 실시예의 유사 또는 대응 부분을 나타내기 때문에 비슷한 부분 또는 대응 부분에 대한 설명은 생략된다. 본 실시예에서, 게이트 전극(4) 및 전자 방출층(5)의 개구 형태는 직사각형이 아니라 육각형이다. 개구부와 전자 방출층(5)이 지그재그 모양으로 배치 된다.

전자 방출층(5)은 층(5)의 모양이 직사각형이 아니라 육각형일 때, 전자 방출을 제어할 수 있다. 예를 들어, 전자 방출층(5)이 원형일 때 전자 방출층(5)의 표면상에서 방출 축 방향으로의 전계 효과 강도 분포가 가장 균일하게 된다. 그러나 유효 면적 계수, 즉 음극의 전체 면적에 대한 전자 방출 면적은 더 작아진다.

한편, 전자 방출층(5)의 형태가 육각형일 때, 전자 방출층(5)의 표면 상에서 방출 축 방향으로의 전계 강도 분포가 직사각형 패턴일 때보다는 더 균일하게 되어 게이트 전극(4)의 전류 제어도가 향상된다. 따라서, 전류 제어가 낮은 전압으로도 수행될 수 있다. 또한 전자 방출층(5)의 형태가 정육각형일 때, 정육각형들이 직사각형과 마찬가지로 평면을 채우기 때문에 평면상의 유효 사용 계수, 즉 유효 면적 계수가 직사각형 패턴과 마찬가지로 증가될 수 있다. 따라서, 더 많은 음극 전류가 인출될 수 있다.

제3 실시예에서, 기판은 제1 실시예와 같은 금속 또는 반도체로 형성된다. 그러나 기판은 제2 실시예와 같이 절연 재료로 만들어질 수 있다. 이런 경우, 제2 및 3 실시예의 장점을 이용하는 음극이 실현될 수 있다.

또한, 본 실시예에서 다수의 미소 냉 음식(11)이 기판 위에 형성된다. 음극이 단일 미소 냉 음극으로 구성될 수 있음을 인지해야 한다.

[제4 실시예]

제6도를 참조하면, 전면 유리판(21)이 진공 외부 용기의 일부분을 구성하고 투과 도전막(ITO막)으로 형성된 양극(23)이 진공 하에 내부 표면 상에 형성된다. 형광 물질층(24)이 양극(23) 위에 형성된다. 또한 배면 유리판(22)이 진공 외부 용기의 일부분을 형성하고, 배면 유리판(22)과 전면 유리판(21)이 약 10μLm 내지 수백μLm의 좁은 진공 공간(25)을 사이에 두고 마주본다.

음극(12)이 진공 공간(25)을 면하여 배면 유리판(22)의 표면 위에 형성된다. 음극(12)의 다수의 기판(1)이 배면 유리판(22) 상에 형성되고, 음극(12)의 다수의 게이트 전극(4)이 기판(1) 위에 형성된다. 기판(1) 및 게이트 전극(4)은 스트라이프(stripe) 형태이며 직각으로 교차한다. 기판(1)의 스트라이프와 게이트 전극(4)의 스트라이프는 행 및 열로 스캐닝 전극을 구성한다. 이들의 교차 부분은 한 픽셀의 전자원이 된다. 제6도에서는, 한 픽셀이 2 × 2 미소 냉 음극(11) 즉, 네 개의 미소 냉 음극으로 구성된 것으로 도시되었다. 한 픽셀은 네 개 이외에도 하나를 포함한 개수를 미소 냉 음극(11)으로 구성될 수 있다.

제6도에 도시된 평탄 디스플레이 디바이스를 구동시키기 위해서, 수 Ｖ 내지 수십 Ｖ의 전압이 게이트 전극(4)과 기판(1) 사이에 인가되어 게이트 전극(4)이 양으로 되고, 음극(12)의 기판(1)에 대해 100Ｖ 내지 수백 Ｖ의 전압이 양극(23)에 인가된다. 그 결과, 선택된 픽셀이 미소 냉 음극(11)으로부터 전자가 방출되고, 전자는 층(24)에 충돌함으로써 형광 물질층(24)이 광을 방사하게 한다.

본 실시예의 평탄 디스플레이 디바이스에, 음극(12)의 빔 형성 전극(2)에 의해 생성된 전계가 전자빔을 수렴하기 때문에, 인접 픽셀의 형광 물질에 부딪히는 전자량은 감소된다. 따라서 해상도, 콘트라스트 및 칼라색조 순도가 향상된다.

또한 전류값과 가속 전압이 독립적으로 설정될 수 있기 때문에, 스크린의 휘도 및 색조의 최적 조정이 수행될 수 있다. 전자 빔 발산이 거의 없고, 양극으로 전류를 인출할 필요성이 없기 때문에, 음극과 양극 사이의 거리를 좁게 할 필요가 없으며, 음극과 양극 사이의 거리가 필요하고도 충분한 값으로 설정될 수 있다. 따라서, 진공 배기 저항이 작은 값으로 억제될 수 있다. 만일, 양극과 음극 사이의 거리가 크게 설정될 수 있다면, 양극과 음극 사이의 절연과 관련된 심각한 문제가 완화될 수 있다. 양극 전압이 높게 설정될 수 있고, 높은 광방출 휘도 및 높은 휘도 효율성이 실현될 수 있다.

본 실시예에서의 평탄 디스플레이 디바이스에 칼라 화상 디스플레이 기능을 제공하기 위해서, 평탄 디스플레이 디바이스는 FEA를 전자원(예를 들어 IVMC'91 Technical Digest, p.6, 1991)으로 사용하는 종래의 평판 디스플레이 디바이스와 유사하게 다음 방식으로 칼라 화상 디스플레이 기능을 구비할 수 있다. 형광 물질층(24)이 픽셀마다 분할되고 다른 특성을 갖는 형광 재료가 각각의 형광 물질용으로 사용된다. 동시에 양극 또는 음극이 분할되고 모두에 독립적으로 전압이 인가된다.

또한 제4 실시예의 평탄 디스플레이 디바이스는 제1 실시예의 전계 방출형 음극을 사용하는 것으로 설명되었다. 제4 실시예의 디바이스는 제2 및 3 실시예의 전계 방출형 음극을 사용할 수 있다. 제2 및 3 실시예의 각각의 이점을 이용한 평탄 디스플레이 디바이스가 구성될 수 있다.

제4 실시예의 설명에서, 행 및 열 스캐닝을 조합하여 얻어진 이미지 정보를 디스플레이하는 평탄 디스플레이 디바이스가 설명되었다. 게이트 전극(4) 또는 음극 전극층(10)은 문자, 숫자 또는 그림 모양으로 형성될 수 있다. 그러면, 이런 형태에 따라서 형광 물질이 광을 방출하게 하는 형광 디스플레이 디바이스가 체택될 수 있다.

상기 설명한 대로, 본 발명에 따르면, 전류 변조 전압이 낮고 방출된 전자의 발산이 억제되는 전자원이 고정확도의 리소그래피 장치를 사용하지 않고서도 용이하게 제조될 수 있다.

이런 전자원을 평탄 디스플레이 디바이스에 도입함으로써, 단순한 구조 및 넓은 스크린 영역을 갖고 전류 변조 전압이 낮은 평탄 디스플레이 디바이스가 실현된다. 또한, 인접 픽셀의 형광 물질에 충돌하는 전자량이 감소되어, 해상도, 코트라스트 및 칼라색조 순도가 향상될 수 있다.

또한 전류값과 가속 전압이 독립적으로 설정될 수 있기 때문에, 스크린의 휘도 및 색조의 최적 조정이 수행될 수 있다.

전자 빔 발산이 거의 없고 전류를 양극으로 인출할 필요성이 없기 때문에, 양극과 음극 사이의 거리를 필요하고도 충분한 값으로 설정할 수 있다. 따라서 진공 배기 저항값이 작은 값으로 억제될 수 있다. 또한 양극 전압이 높기 때문에, 높은 광방출 휘도 및 높은 휘도 효율이 실현될 수 있다.

Claims

전자 디바이스에 있어서, 다수의 오목부를 주표면 위에 갖는 기판, 금속 및 반도체 보다 작은 일함수(work function)를 갖고 상기 오목부 각각의 바닥 표면 상에 형성된 평탄 전자 방출층, 상기 평탄 전자 방출층을 둘러싸도록 상기 오목부 이외의 상기 기판의 일부에 의해 형성된 빔 형성 전극, 상기 빔 형성 전극 상에 형성된 절연층, 및 상기 절연층 상에 형성된 게이트 전극을 포함하는 것을 특징으로 하는 전자 디바이스.
제1항에 있어서, 상기 평탄 전자 방출층이 다이아몬드 재료로 만들어진 것을 특징으로 하는 전자 디바이스.
제1항에 있어서, 상기 기판이 금속으로 만들어진 것을 특징으로 하는 전자 디바이스.
제1항에 있어서, 상기 기판이 금속으로 만들어진 것을 특징으로 하는 전자 디바이스.
제1항에 있어서, 상기 기판이 절연 물질로 만들어지고, 음극으로서 기능하는 도전층이 상기 전자 방출층들에 인접하여 전기적 접속하도록 상기 전자 방출층의 하부 표면 상에 형성된 것을 특징으로 하는 전자 디바이스.
제1항에 있어서, 상기 평탄 전자 방출층의 평면 형태가 직사각형 또는 육각형인 것을 특징으로 하는 전자 디바이스.
제2항에 있어서, 상기 다이아몬드 재료가 단결정 다이아몬드, 다결정, 다이아몬드, 비결정질 다이아몬드 및 이것들의 조합으로 구성된 군으로부터 선택된 부재인 것을 특징으로 하는 전자 디바이스.
양극으로서 기능하는 투과 도전막 및 그 위에 형성된 형광 물질층을 포함한 전면 유리판, 및 상기 전면 유리판으로부터 선정된 거리만큼 떨어져 배치되고 전게 방출형 냉 음극을 갖는 배면 유리판을 포함하는 전자 디바이스에 있어서, 상기 전계 방출형 냉 음극이, 오목부가 형성된 기판, 금속 및 반도체보다 작은 일함수를 갖는 재료로 형성되고 상기 기판의 오목부에 형성된 전자 방출층, 상기 전자 방출층을 둘러싸도록 상기 오목부 이외의 상기 기판의 일부에 의해 형성된 빔 형성 전극, 및 절연층을 사이에 두고 상기 빔 형성 전극 위에 형성되고 상기 전자 방출층으로부터 방출된 전자를 인출하는 게이트 전극을 포함하는 것을 특징으로 하는 전자 디바이스.
제8항에 있어서, 상기 전자 방출층이 다수의 도전층 위에 형성되고, 다수의 상기 게이트 전극이 상기 전자 방출층과 직각으로 교차하며 스트라이프 형태로 형성된 것을 특징으로 하는 전자 디바이스.