KR100200938B1 - 반도체 센서 - Google Patents

Abstract

본 발명은 전계효과 반도체 센서에 관한 것이다. 본 발명의 센서는 측정될 물리적 크기에 영향을 받는 영역(2)에 배치되어 있으며 홀수개의 CMOS 인버터로 형성된 링 발진기(3)를 포함한다. 센서의 감도를 증가시키기 위하여, 각각의 CMOS인버터에 대하여 NMOS 트랜지스터의 N채널이 PMOS트랜지스터의 P채널과 수직으로 배치되어 있다.

Description

반도체 센서

본 발명은 전계효과 반도체 디바이스를 사용하는 센서(sensor)의 분야에 관한 것이다. 보다 구체적으로는, 압력, 스트레스(stress), 변형 및 온도등과 같은 물리적 크기를 측정하는 센서로서, 금속 산화물 반도체 전계 효과 트랜지스터(metal oxide semiconductor filed effect transistor; 이하 'MOSFET'라 한다)를 사용하는 링 발진기의 형태로 구성된 센서에 관한 것이다.

MOSFET를 제조하는 기초 재료인 실리콘이 센서의 분야에서 관심을 끄는 피에조 저항(piezoresistive) 성질을 갖는다는 것은 오래전부터 알려져 있었다.

또한, 압력에 영향을 받는 영역에 배치되어 있으며 압력감지용 링 발진기를 형성하도록 상호접속되어 있는 홀수개의 상보형 금속 산화물 반도체(complementary metal oxide semiconductor; 이하, 'CMOS'라 한다) 인버터를 포함하는 반도체 센서가 유럽특허 제 EP-B-0 040 795호에 기재되어 있다.

이러한 방식으로 얻어진 발진 주파수는 반도체 다바이스가 압력 결과에 영향을 받는 스트레스에 정비례한다.

따라서, 본 발명의 목적은 비교적 낮은 제조비용을 유지하면서 매우 양호한 감도를 갖는 반도체 센서를 제공하는 것이다. 본 발명의 또 다른 목적은 온도 결과에 따른 센서 드리프트(sensor drift)를 제거하고 불량품의 수를 감소시킴으로써 제조공정의 수율(收率)을 개선시키는 것이다.

본 발명의 센서는 실리콘을 기초재료로 하며 측정될 물리적 크기에 응답하는 감지영역을 갖는 웨이퍼를 포함한다. 이러한 센서는 상기 감지 영역에 배치되어 있는 홀수개의 CMOS 인버터에 의해 형성된 적어도 하나의 링 발진기를 포함하는데, 각각의 CMOS 인버터에 대하여는, NMOS 트랜지스터의 N 채널이 PMOS 트랜지스터의 P 채널과 실질적으로 수직이다. NMOS 및 PMOS 트랜지스터의 이방성 피에조 저항성질은 공지되어 있다. 그러나, 예를 들면, Sensors and Actuators 이라는 논문집(1985년 7월호, 제167면 내지 제176면(특히 제1도 및 제2도와 그에 해당하는 본문))에는, PMOS 트랜지스터의 우수성이 기재되어 있으며, 실제 응용에 대한 경도 및 횡도의 피에조 저항 효과의 유리한 용도를 밑줄 그어놓은 부분에서는, PMOS 트랜지스터로 구성된 2개의 링 발진기를 제안하고 있는데, 각각의 발진기를 이루는 모든 PMOS 트랜지스터는 나란한 채널을 가지며 나머지 발진기의 채널과 나란한 관계에 있다(제5도 및 제175면, "5. 결론" 참조). 따라서, 상기 제안된 발진기의 특정단을 형성하는 CMOS 트랜지스터의 수직 배치는 전혀 나타나 있지 않다. 본 발명의 배치에 의하면, 나란한 배치보다 약 15 내지 20% 정도 센서의 감도를 증가시키는 것이 가능하다.

감지 영역은 대개 변형가능한 멤브레인(membrane)의 형태를 취할 수 있는데, 이러한 경우에는 측정될 물리적 크기가 압력이다.

여러가지의 특정 실시예에 있어서, 센서는 온도변화에 관련된 센서 드리프트를 감소시키도록 적어도 한쌍의 링 발진기를 포함한다.

특히 유리한 실시예에 있어서, 센서의 감지영역에는 복수개의 링 발진기쌍이 제공됨으로써, 제조공정시 불량품의 수를 감소시킨다.

온도와 같은 방해요인의 물리적 크기를 보다 완벽하게 제거하기 위하여, 센서에는 또한 상기 방해요인의 물리적 크기만을 감지하는 적어도 하나의 부가적인 발진기가 제공됨으로써, 기준(reference)용으로서 사용할 수 있다.

이하, 본 발명의 실시예를 첨부한 도면과 연관지어 기술하면 다음과 같다.

제1a도 및 제1b도는 각각 입력용 센서를 구성하는 제1실시예의 평면도 및 단면도이다.

제2a도 및 제2b도는 NMOS 및 PMOS 트랜지스터각각의 피에조 저항 계수를 나타내는 도면이다.

제3도는 한쌍의 링 발진기를 포함하는 압력용 센서의 제2실시예의 평면도이다.

제4도는 네쌍의 링 발진기를 포함하는 제3실시예의 평면도이다.

본 발명의 센서는 측정될 물리적 크기에 영향을 받는 영역을 포함하는 실리콘 웨이퍼로 부터 제조된다. 이하에 기술될 특정 실시예에서는, 이러한 영역이 압력에 영향을 받는 멤브레인에 의해 구성된다. 또한, 감지 영역은 단순한 비임 표면일 수 있으며 측정될 물리적 크기는 스특레스나 그 외의 변형일 수 있다는 점을 용이하게 이해할 것이다.

제1a도 및 제1b도에 도시된 제1실시예에 있어서, 실리콘 웨이퍼(1)는 (100)면으로 배향되어 있으며 중심에 배치된 링 발진기(3)를 지닌 직사각형의 압력 감지용 멤브레인(2)을 포함한다. 발진기(3)는 홀수개의 CMOS 인버터, 예컨대 약 1MHz의 발진 주파수를 제공하는 89개의 인버터를 포함한다. 특히, 발진기(3)와 같은 링 발진기와 관련하여 보다 상세한 것은, Motorola Inc. 의 반도체 생산부에 의해 1973년에 출간된 ''Mc MOS Handbook'' 이라는 책자중 제목이 ''Analog Basic Circuits''인 제8장을 참조할 수있다. 또한, CMOS 기술을 사용하여 어떠한 방식으로 인버터를 만드는 지에 관한 것이며, A. Vapaille 및 R. Castagne 에 의해 저술된 명칭이 ''Semiconductor integrated circuits and devices'' 인 연구논문(번역판; 1987년도판 제 453 면 및 제 454 면)을 참조할 수 있다.

각각의 CMOS 인버터는 적어도 하나의 NMOS트랜지스터 및 적어도 하나의 PMOS 트랜지스터를 포함하는데, NMOS트랜지스터의 N채널이 P채널과 수직이도록 [110]축으로 정렬되어있다.

본원의 출원인에 의해 착수된 연구논문은, N채널이 P채널과 수직일 경우, 예컨대 종축[110]을 따라 N채널이 형성되고 횡축[110]을 따라 P채널이 형성되는 경우나, 종축[110]을 따라 P채널이 형성되고 횡축[110]을 따라 N채널이 형성되는 경우에,예를들면, 센서의 감도는 나란한 구성에 비해 약 15 내지 20%정도 증가된다는 것을 보여주었다.

이와 같은 감도의 증가는 피에조저항 효과, 즉 NMOS 및 PMOS 트랜지스터 각각에 대한 변형 (ε)의 함수로서 트랜지스터를 통해 흐르는 전류(△I/I)의 변화를 보여주는 제2a도 및 제2b도를 참조함으로써 설명될 수 있다. 특히, 처음에는 피에조 저항효과가 트랜지스터 형태에 대단히 의존하고, 그 다음에는 (100) 실리콘 결정면의 종축[[110] 및 횡축[110]을 따라 각각 취해진 피에조저항율(πL, πP)의 계수사이에 존재하는 차이를 제공할 경우, 피에조 저항 효과가 이방성이라는 점을 관찰하여야한다. 실리콘의 결정구조가 입방체이기때문에, 이러한 분석은 당연히 결정축의 110족과 연관된 (100)면족과 매우 동일하게 적용될 수 있다.

제공된 변형(ε0)에 대하여는, CMOS인버터의 응답이 NMOS 및 PMOS트랜지스터의 응답의 합에 실질적으로 상응한다. 변형이 음(-)이든 양(+)이든 상관없이, 즉 그러한 변형이 신장 형태에 있든 또는 압축형태에 있든 상관없이, NMOS 및 PMOS 트랜지스터의 응답의 대수합은, 이들 2개의 트랜지스터중 한 트랜지스터가 종적인 스트레스를 받고 또다른 한 트랜지스터가 횡적인 스트레스를 받는 경우, 양자 모두의 트랜지스터가 종적인 스트레스나 횡적인 스트레스중 어느 한 스트레스를 동시에 받는 경우보다 크다는 것을 알 수 있다.

그럼에도 불구하고, 제1a도 및 제1b도를 참조하여 설명된 제1실시예는 발진기에 의해 공급되는 주파수가 멤브레인의 온도에 너무 의존한다는 결점이 있다.

이러한 결점을 제거하기 위하여, 여러가지 해결수단이 사용될 수 있다. 이들 해결 수단중 한 해결수단은 발진기(3)와 거의 동일하며 측정될 물리적 크기(이러한 경우에는 압력)에 영향을 받지 않는 영역에 배치되어 있는 기준 발진기로서 언급되는 제2의 발진기(4)를 추가하는데 있다. 발진기(4)에 의해 공급되는 주파수는 실리콘 웨이퍼(1)의 온도에 정비례하고, 결과적으로는 발진기(4)는 온도센서를 구성한다. 발진기(3,4)에 의해 공급되는 주파수로 부터 얻어지는 신호를 적절하게 처리함으로써, 예컨대 이들 두 주파수를 비교함으로써, 압력을 나타내며 온도에 영향을 받지 않는 신호를 얻는 것이 가능하다.

또 다른 해결수단은 멤브레인자체상에 2개의 발진기를 배치하는데 있다. 이러한 두번째 해결수단자체는 이하 제2실시예 및 제3실시예로서 각각 언급되는 두가지의 서로 다른 방식으로 이행될 수 있다.

제3도에 도시된 바와 같이, 제2의 실시예를 이루는 2개의 발진기(5a,5b)는 서로 나란한 관계에 있다. 다시 말하면, 발진기(5a)의 N 및 P채널은 발진기(5b)의 N 및 P채널과 각각 나란한 관계에 있으며, 발진기중 하나는 멤브레인(2)의 중심에 배치되어 있고, 나머지 발진기는 멤브레인(2)의 주변에 실질적으로 배치되어 있다. 멤브레인의 주어진 변형에 기인하는 이들 두 위치의 스트레스가, 크기는 실질적으로 동일하지만 부호는 정반대로 작용하기 때문에, 두개의 발진기중 한 발진기의 주파수는 증가하는 것으로 관찰되지만 나머지 발진기의 주파수는 감소하는 것으로 관찰된다. 이러한 방식으로 얻어지는 2개의 주파수를 비교함으로써, 측정에 관한 온도의 영향을 상당히 감소시킬 수 있다.

제1실시예를 참조하여 기술한 것과 유사한 방식으로, 발진기(3,4)와 거의 동일하며 압력 감지용 멤브레인(2)과 이격배치되어 있는 ''기준'' 발진기로서 언급되는 제3의 링 발진기(7)를 추가하는 것도 가능하다. 따라서, 발진기(7)는, 당업자에게 알려져 있는 적절한 디지탈 신호처리 방법을 사용하여, 온도변화에 대하여 압력 측정을 완벽하게 보상하는 것을 가능하게 하는 온도 센서를 구성한다.

제4도에 도시된 제3실시예는 바람직한 실시예를 구성한다. 2개의 발진기(6a,6b)는 서로 수직이며 멤브레인(2)의 거의 주변 영역에서 나란히 배치되어 있다. 다시 말하면, 발진기(6a)의 N 및 P채널은 발진기(6b)의 N 및 P채널과 각각 수직이다. 2개의 발진기에 의해 공급되는 주파수를 비교함으로써 실제로 온도 드리프트가 제거될 수 있다.

가능한 개량수단은 정사각형의 멤브레인의 네변의 각변상에 네쌍의 발진기(6a 및 6b, 6c 및 6d, 6e 및 6f 6g및 6h)를 배치하는데 있다.

하나, 둘 또는 심지어 세쌍의 발진기가, 제조를 전제로 할때 고장이라고 판명된 경우에, 여전히 제4쌍의 발진기가 센서를 구성할 수 있다. 이러한 개선수단의 용장(冗長)성질은 제조공정의 수율을 상당히 증가시키는 효과를 갖는다. 더욱이, 제조단가가 일반적으로 제조될 실리콘 웨이퍼 면적의 함수이기 때문에 매우 유리하다.

첫번째의 두가지 실시예를 참조하여 기술한 것과 유사한 또다른 가능한 개선수단은 압력 감지용 멤브레인과 이격 배치되어있는 하나 또는그 이상의 발진기(8a,8c,8e,8g)를 추가하는데 있으며 잔류온도 드리프트가 보정될 수 있도록 온도 측정하는데 있다.

Claims (7)

1. 압력, 스트레스, 변형 또는 온도와 같은 물리적 크기를 측정하고, 상기 물리적 크기에 응답하는 감지영역(2)을 갖는 실리콘 웨이퍼를 포함하는 반도체 센서로서, 홀수개의 CMOS 인버터에 의해 형성된 적어도 하나의 링 발진기(3)를 포함하며, 상기 발진기는 상기 발진기의 주파수가 상기 물리적 크기를 나타내는 방식으로 상기 감지 영역에 배치되어 있는 반도체 센서에 있어서, 각각의 CMOS 인버터에 대하여, NMOS 트랜지스터의 N채널이 PMOS트랜지스터의 P채널에 수직인 것을 특징으로하는 반도체 센서.
2. 제1항에 있어서, 상기 감지 영역(2)이 멤브레인이며 상기물리적 크기가 압력인 것을 특징으로하는 반도체 센서.
3. 제2항에 있어서, 상기 반도체 센서가 서로 나란하게 배향되어 있는 2개의 링 발진기(5a,5b)를 포함하며, 상기2개의 발진기중 한 발진기(5a)는 상기 멤브레인의 중심에 배치되어 있고 나머지 한 발진기(5b)는 상기 멤브레인의 중심에 배치되어 있고 나머지 한발진기(5b)는 상기 멤브레인의 주변에 배치되어 있는 것을 특징으로 하는 반도체 센서.
4. 제2항에 있어서, 상기 반도체 센서는 상기 멤브레인 주변에 나란히 배치되어 있으며 서로에 대하여 수직으로 배향되어 있는 적어도 한쌍의 링 발진기(6a,6b)를 포함하는 것을 특징으로 하는 반도체 센서.
5. 제4항에 있어서, 멤브레인(2)이 정사각형인 것을 특징으로하는 반도체 센서.
6. 제5항에 있어서, 상기 반도체 센서는 상기 정사각형의 멤브레인(2)의 네변상에 각각 배치되는 4쌍의 발진기(6a,6b;6c,6d;6e,6f,;6g,6h)를 포함하는 것을 특징으로 하는 반도체 센서.
7. 전기한 항중 어느 한 항에 있어서, 상기 반도체 센서는 측정될 물리적 크기에 영향을 받지 않는 영역에 배치되어 있으며 기준발진기로서 사용되는 적어도 하나의 링 발진기(4;7;8a,8c,8e,8g)를 더 포함하는 것을 특징으로 하는 반도체 센서.