KR100200364B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100200364B1
KR100200364B1 KR1019960047720A KR19960047720A KR100200364B1 KR 100200364 B1 KR100200364 B1 KR 100200364B1 KR 1019960047720 A KR1019960047720 A KR 1019960047720A KR 19960047720 A KR19960047720 A KR 19960047720A KR 100200364 B1 KR100200364 B1 KR 100200364B1
Authority
KR
South Korea
Prior art keywords
gold
semiconductor device
alloy layer
semiconductor chip
semiconductor
Prior art date
Application number
KR1019960047720A
Other languages
English (en)
Other versions
KR19980028597A (ko
Inventor
김병곤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960047720A priority Critical patent/KR100200364B1/ko
Publication of KR19980028597A publication Critical patent/KR19980028597A/ko
Application granted granted Critical
Publication of KR100200364B1 publication Critical patent/KR100200364B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로서, 금-티타늄 합금층, 금-티타늄 합금층 위에 형성되어 있는 금-주석 합금층, 금-주석 합금층 위에 형성되어 있는 반도체칩으로 이루어져 있다. 이 반도체칩을 리드 프레임과 연결시키는 다이 접착이 용이한 반도체 장치에 관한 것이다.

Description

반도체 장치
본 발명은 반도체 장치에 관한 것으로서, 특히 갈륨비소 기판 위에 회로를 설계한 반도체칩의 다이 접착이 용이한 반도체 장치에 관한 것이다.
반도체 조립에서 다이 접착(die attach)은 반도체칩을 리드 프레임에 접착하는 것으로서 은-에폭시(Ag-epoxy)를 이용한 본딩 방식을 주로 사용한다. 또는 리본 솔더(ribbon solder)를 이용하기도 한다.
도1은 종래의 반도체 장치를 나타낸 단면도이다.
즉, 종래의 다이 접착 장치를 도1을 참고로 하여 설명하면 다음과 같다. 먼저, 리드 프레임과 반도체칩을 접착시킨다. 반도체칩으로 실리콘 또는 갈륨-비소 기판을 사용하는데 갈륨-비소 기판을 사용한 반도체칩은 금-티타늄 합금층이 도포되어 있다. 리드 프레임과 반도체칩이 에폭시에 의해 접착되면 에폭시 자체가 가지고 있는 저항 성분으로 인하여 반도체칩 특성이 나빠지기 쉽다. 따라서 수율이 낮아지며 작업의 번거로움이 뒤따르는 문제점이 있다.
그러므로 본 발명에 따른 반도체 장치는 다이 접착시에 발생하는 문제점 방지하는 반도체 장치를 제공하고자 한다.
도1은 종래의 반도체 장치를 나타낸 단면도이고,
도2는 본 발명의 실시예에 따른 반도체 장치를 나타낸 단면도이다.
이러한 과제를 달성하기 위한 본 발명에 따른 반도체 장치는,
금-티타늄 합금층,
상기 금-티타늄 합금층 위에 형성되어 있는 금-주석 합금층,
상기 금-주석 합금층 위에 형성되어 있는 반도체칩을 포함하고 있다.
여기서, 반도체칩은 갈륨-비소를 기판으로 사용한 반도체 소자로서 구동FET 또는 파워FET 등을 말한다.
여기서, 반도체칩은 약 320℃ 정도의 온도에서 소자 특성이 나빠지는데 금-주석 합금층은 공융점(eutectic point)이 290℃이므로 다이 접착시 반도체칩은 온도에 의한 악영향을 받지 않는다.
또한 이러한 반도체 장치는 에폭시 등을 사용하지 않고도 리드 프레임을 반도체칩에 접착시킬 수 있다.
그러면 본 발명에 따른 반도체 장치의 실시예를 본 발명이 속하는 분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도2는 본 발명의 실시예에 따른 반도체 장치를 나타낸 단면도이다.
도2에 도시한 바와 같이, 본 발명의 실시예에 따른 반도체 장치는 다음과 같이 이루어진다.
금과 티타늄으로 이루어진 금-티타늄 합금층(100), 금-티타늄 합금층(100) 위에 형성되어 있는 금-주석 합금층(200), 금-주석 합금층(200) 위에 형성되어 있는 반도체칩(300)으로 이루어진다.
이러한 반도체 장치는 리드 프레임 위에 반도체 칩 접합 장치가 놓여지며 직접 접착 방식에 의해 다이 접착이 이루어진다.
여기서, 반도체칩(300)은 갈륨-비소를 기판으로 사용한 반도체 소자로서 예를들면 구동FET 또는 파워FET 등을 말하며, 이 반도체칩(300)은 약 300℃ 이상
의 온도에서 소자 특성이 나빠진다.
한편 금-주석 합금층은 금속 접착제로서 그 두께는 17000Å 내지 23000Å이고 금과 주석의 구성비는 80 대 20인 것이 바람직하다. 이 금-주석 합금층의 공융점은 대략 290℃이다.
그러므로 이상에서 언급한 반도체 장치는 반도체칩에 악영향을 주는 온도보다 낮은 온도에서 다이 접착을 접합할 수 있다.
또한 이러한 반도체 장치는 에폭시 등을 사용하지 않고도 리드 프레임을 반도체칩에 접착시킬 수 있는 장점이 있다.
따라서 본 발명에 따른 반도체 장치는 다이 접착시 에폭시 공정없이 다이 접착을 할 수 있는 장점이 있다.

Claims (4)

  1. 금-티타늄 합금층,
    상기 금-티타늄 합금층 위에 형성되어 있는 금-주석 합금층,
    상기 금-주석 합금층 위에 형성되어 있는 반도체칩을 포함하는 반도체 장치.
  2. 1항에서, 상기 반도체칩은 갈륨-비소를 기판으로 사용한 반도체 소자인 반도체 장치.
  3. 1항에서, 상기 금-주석 합금층은 그 구성비가 금과 주석의 비율이 80 대 20인 반도체 장치.
  4. 1항에서, 상기 금-주석 합금층은 그 두께가 17000Å 내지 23000Å인 반도체 장치.
KR1019960047720A 1996-10-23 1996-10-23 반도체 장치 KR100200364B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960047720A KR100200364B1 (ko) 1996-10-23 1996-10-23 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960047720A KR100200364B1 (ko) 1996-10-23 1996-10-23 반도체 장치

Publications (2)

Publication Number Publication Date
KR19980028597A KR19980028597A (ko) 1998-07-15
KR100200364B1 true KR100200364B1 (ko) 1999-06-15

Family

ID=19478568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047720A KR100200364B1 (ko) 1996-10-23 1996-10-23 반도체 장치

Country Status (1)

Country Link
KR (1) KR100200364B1 (ko)

Also Published As

Publication number Publication date
KR19980028597A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
JP3027512B2 (ja) パワーｍｏｓｆｅｔ
JP3271475B2 (ja) 電気素子の接合材料および接合方法
US5561320A (en) Silver spot/palladium plate lead frame finish
WO2003083545A3 (en) Assembly of active optical devices on a substrate
US4320412A (en) Composite material for mounting electronic devices
JPH04115558A (ja) 半導体装置用リードフレーム
KR950004507A (ko) 전력소자용 플라스틱 패키지 구조 및 그 제조방법
US6376910B1 (en) Solder-on back metal for semiconductor die
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPH02278740A (ja) 半導体装置のパッケージング方法
KR100200364B1 (ko) 반도체 장치
US6011305A (en) Semiconductor device having metal alloy for electrodes
JPS61236130A (ja) 半導体装置
JPH08115928A (ja) 半導体装置およびその製造方法
JPH01241828A (ja) 半導体パッケージ
US4357162A (en) Solder composition
JP2000082721A (ja) 半導体装置の製造方法
US5849607A (en) Process for attaching a lead frame to a semiconductor chip
KR100385870B1 (ko) 반도체장치의 조립방법 및 반도체장치
JPH06120406A (ja) 半導体装置
JPS635550A (ja) 半導体装置
JPH05308083A (ja) 半導体装置
JPS61251045A (ja) 半導体チツプのダイボンデイング方法
JPS60143636A (ja) 電子部品
JPH0778918A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20120227

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee