KR100198816B1 - 랜덤 코드 발생기 - Google Patents
랜덤 코드 발생기 Download PDFInfo
- Publication number
- KR100198816B1 KR100198816B1 KR1019960053652A KR19960053652A KR100198816B1 KR 100198816 B1 KR100198816 B1 KR 100198816B1 KR 1019960053652 A KR1019960053652 A KR 1019960053652A KR 19960053652 A KR19960053652 A KR 19960053652A KR 100198816 B1 KR100198816 B1 KR 100198816B1
- Authority
- KR
- South Korea
- Prior art keywords
- random code
- value
- maximum
- range
- generator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
본 발명은 랜덤 코드의 한 주기안에 있는 모든 숫자가 한번씩 모두 발생되도록 하고, 발생되는 한 주기값의 범위를 임의로 조정할 수 있는 랜덤 코드 발생기에 관한 것으로서, 연속적인 일정영역에 들어있는 데이터에 대해 무작위로 주소를 주어서 한 주기에 모든 데이터를 한번씩만 읽어내는 랜덤 코드 발생기에 관한 것이다.
Description
본 발명은 랜덤 코드(random code) 발생기에 관한 것으로서, 특히 랜덤 코드의 한 주기안에 있는 모든 숫자가 한번씩 모두 발생되도록 하고, 발생되는 한 주기값의 범위(주기의 범위)를 임의로 조정할 수 있는 랜덤 코드 발생기에 관한 것이다.
즉, 메모리에서 연속적인 일정 영역에 들어있는 데이터를 무작위로 주소를 주고, 각 주소 범위안에 있는 모든 데이터를 한번씩만 읽어내는 데 사용된다. 특히 신경망 모델을 학습시킬 때는 무작위하게 데이터를 읽고, 각 데이터를 같은 횟수만큼 학습을 시켜야하므로 유용하게 사용할 수 있다. 또는 가상 번지를 가지는 시스템의 메모리에서 유효한 데이터 번지만 고속으로 테스트하는 경우에 사용할 수 있게 된다.
일반적으로 종래의 랜덤 코드 발생기에서는 랜덤 코드 발생기에서 발생되는 한 주기값의 범위를 임의로 정할 수 없으므로 인해 발생되는 랜덤 코드를 원하는 범위로 조정할 수 없는 단점이 있다.
따라서, 본 발명은 랜덤 코드의 한 주기안에 있는 모든숫자가 한번씩 모두 발생되도록 하며, 발생되는 한 주기값의 범위를 임의로 조정할 수 있도록 함으로서, 간단하고 빠르게 동작할 수 있는 랜덤 코드 발생기를 제공함에 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 최대장 수열 값을 저장하는 데이터 저장 테이블과, 상기 최대장 수열 값을 발생 시킬 수 있는 함수 발생기와, 상기 최대장 수열 발생 값의 범위를 제한하여 유효값을 표시하는 플래그 및 랜덤 코드를 발생하기 위한 비교기와, 상기 함수 발생기 및 상기 비교기간에 접속되어 라이트 쉬프트 하도록 하기 위한 제1 레지스터와, 상기 최대장 수열 발생값들을 변경시킬 수 있도록 하는 제2 및 제3 레지스터로 구성된 것을 특징으로 한다.
제1도는 본 발명에 따른 발생값 범위를 조정할 수 있는 랜덤 코드(random code) 발생기의 구조도.
제2도는 제1도의 함수 발생기의 상세한 구조도.
제3도는 제1도의 제1 레지스터의 상세한 구조도.
제4도는 최대장 수열 테이블(maximal length sequence table)의 구조도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이터 저장 테이블 11 : 함수 발생기
12 : 제1 레지스터 13 : 비교기
14 : 제2 레지스터 15 : 제3 레지스터
16 : 플래그 17 : 랜덤 코드(random code)
20 : 데이터 저장 테이블에서 출력되는 데이터값
21 : 온/오프(on/off) 스위치 22 : 덧셈기
23 : 제1 레지스터(RSR)에서 오는 데이터값
24 : 출력 값 30 : 플립-플롭 회로
31 : 내부 데이터 연결선 32 : 외부 데이터 연결선
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제1도는 본 발명에 따른 발생값 범위를 조정할 수 있는 랜덤 코드(random code) 발생기의 구조도이다.
본 발명의 구성은 최대장 수열(maximal length sequence)을 발생시킬 수 있는 함수 발생기(11)와, 최대장 수열 값을 저장하는 데이터 저장 테이블(10)과, 발생값의 범위를 제한하여 유효값을 표시하는 플래그 및 랜덤 코드를 발생하기 위한 비교기(13)와, 함수 발생기(11) 및 비교기(13)간에 접속되어 라이트 쉬프트 하도록 하기 위한 라이트 쉬프트 레지스터(Right Shift Register; RSR)인 제1 레지스터(12)와 외부에서 상기 값들을 변경시킬 수 있도록 하여 범위를 가변적으로 사용하도록 하기 위한 비교기의 최소 및 최대값을 갖는 제2 및 제3 레지스터(14 및 15)로 구성된다.
이러한 랜덤 코드 발생기의 기본작용은 임의의 시스템에서 메모리의 특정 번지 영역에 있는 데이터를 수열없이 무작위로 한번씩 모두 읽어들여야 하는 경우에 사용할 수 있다.
제2도는 제1도의 함수 발생기의 상세한 구조도이다. 최대장 수열값의 입력(20)에 따라 다수의 스위치(21)들이 온/오프(on/off)되게 된다. 각 비트에서 입력되는 최대장 수열값이 일(1)이면 온(on)이 되고, 영(0)이면 오프(off) 된다. 라이트 쉬프트 레지스터인 제1 레지스터로부터 출력되는 데이터(23)의 값들이 다수의 스위치(21)들을 통해 덧셈기(22)로 입력되게 된다. 상기 덧셈기(22)는 모드 2(mode 2) 덧셈기로서 일(1)의 갯수가 홀수이면 일(1)이 되고 짝수이면 영(0)이 된다. 설명되지 않은 도면부호 24는 모드 2 덧셈기(22)의 출력이다.
제3도는 제1도의 제1 레지스터의 상세한 구조도이다.
도면부호 30은 플립-플롭 회로이며, 31은 플립-플롭을 연결하는 내부 데이터 연결선이며, 32는 제2도의 함수 발생기 출력(24) 값이 입력되는 외부 데이터 연결선이다. 각 데이터는 오른쪽으로 쉬프트 되며, 왼쪽의 데이터 값은 외부 데이터 연결선(32)을 통해 함수 발생기(11)로 부터 입력된다.
제4도는 최대장 수열 테이블의 구조도이다. 이 값은 시뮬레이션을 통해서 얻은 것으로 문헌에 나와 있는 값들이다.
여기서, 최대장 수열은 특정범위에 있는 값이 모두 발생되는 것을 의미한다. 즉, 1 내지 16의 범위이면 16개의 숫자가 발생되게 된다.
상술한 바와 같이 본 발명에 의하면 한 주기안에 있는 모든숫자가 한번씩 모두 발생되도록 하고, 발생되는 값의 범위를 임의로 조정할 수 있도록 함으로서, 다음과 같은 탁월한 효과를 얻을 수 있다.
1. 하드웨어로 구현하여 랜덤 코드를 빠르게 발생시킬 수 있다.
2. 랜덤 코드의 범위를 임의로 선택할 수 있다.
3. 하나의 랜덤 코드는 한 주기에 한번씩만 발생되고, 이는 최대장 수열 값이 된다.
Claims (6)
- 최대장 수열값을 저장하는 데이터 저장 테이블과, 상기 최대장 수열값을 발생시킬 수 있는 함수 발생기와, 상기 최대장 수열 발생값의 범위를 제한하여 유효값을 표시하는 플래그 및 랜덤 코드를 발생하기 위한 비교기와, 상기 함수 발생기 및 상기 비교기 간에 접속되어 라이트 쉬프트 하도록 하기 위한 제1 레지스터와, 상기 최대장 수열 발생값들을 변경시킬 수 있도록 하는 제2 및 제3 레지스터로 구성된 것을 특징으로 하는 랜덤 코드 발생기.
- 제1항에 있어서, 상기 함수 발생기는 최대장 수열값의 입력에 따라 온/오프되는 다수의 스위치들과, 상기 다수의 스위치들의 온/오프 동작에 따라 제1 레지스터로부터 출력되는 데이터값들을 입력으로하는 덧셈기로 구성된 것을 특징으로 하는 랜덤 코드 발생기.
- 제2항에 있어서, 상기 덧셈기는 모드 2의 덧셈기로서 1의 갯수가 홀수이면 일이 되고, 짝수이면 0이 되는 것을 특징으로 하는 랜덤 코드 발생기.
- 제1항에 있어서, 상기 제1 레지스터는 라이트 쉬프트 레지스터로 구성된 것을 특징으로 하는 랜덤 코드 발생기.
- 제1항에 있어서, 상기 제2 및 제3 레지스터는 상기 최대장 수열 발생값들을 변경시킬 수 있도록 하여 범위를 가변적으로 사용하도록 하기 위한 비교기의 최소 및 최대값을 갖은 것을 특징으로 하는 랜덤 코드 발생기.
- 제1항에 있어서, 상기 비교기는 최대값과 최소값의 범위를 가변적으로 선택할 수 있는 구조인 것을 특징으로 하는 랜덤 코드 발생기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960053652A KR100198816B1 (ko) | 1996-11-13 | 1996-11-13 | 랜덤 코드 발생기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960053652A KR100198816B1 (ko) | 1996-11-13 | 1996-11-13 | 랜덤 코드 발생기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980035326A KR19980035326A (ko) | 1998-08-05 |
KR100198816B1 true KR100198816B1 (ko) | 1999-06-15 |
Family
ID=19481682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960053652A KR100198816B1 (ko) | 1996-11-13 | 1996-11-13 | 랜덤 코드 발생기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100198816B1 (ko) |
-
1996
- 1996-11-13 KR KR1019960053652A patent/KR100198816B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980035326A (ko) | 1998-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4047008A (en) | Pseudo-random number sequence generator | |
US5416746A (en) | Memory circuit for alternately accessing data within a period of address data | |
KR100198816B1 (ko) | 랜덤 코드 발생기 | |
US5815460A (en) | Memory circuit sequentially accessible by arbitrary address | |
KR960027615A (ko) | 의사난수 잡음 발생 장치 및 방법 | |
JPH0454909B2 (ko) | ||
US7577784B1 (en) | Full-ternary content addressable memory (CAM) configurable for pseudo-ternary operation | |
KR920020926A (ko) | 영상처리 시스템의 고스트 노이즈 제거회로 | |
KR0154748B1 (ko) | 다양한 메모리 폭 및 길이를 갖는 시스템의 피지컬 어드레스 제어방법 | |
JPH01258130A (ja) | 擬似乱数発生装置 | |
JPH0718174Y2 (ja) | 任意波形発生器 | |
JPH01308978A (ja) | パターンデータ発生回路 | |
US6381195B2 (en) | Circuit, apparatus and method for generating address | |
KR960704270A (ko) | 라이트 히트후 지연없는 저전력, 고성능, 온칩 캐쉬(low power, high performance, on-chip cache with no stall after a write hit) | |
JPH05250252A (ja) | アドレス発生回路 | |
JP2002063070A (ja) | 演算装置及び演算方法 | |
JPH09130255A (ja) | パルス生成回路 | |
JPH07110786A (ja) | 半導体記憶装置 | |
JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
JPH07154215A (ja) | ランダム信号発生回路 | |
JPH01253320A (ja) | 巡回符号化回路 | |
JPH09114779A (ja) | 情報処理装置のウェイト制御方式 | |
JPH06109812A (ja) | タイミング発生装置 | |
RU2001130386A (ru) | Ассоциативное запоминающее устройство | |
JPS5899823A (ja) | タイミング信号発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |