KR100196221B1 - Socket for semiconductor package - Google Patents

Socket for semiconductor package Download PDF

Info

Publication number
KR100196221B1
KR100196221B1 KR1019960040146A KR19960040146A KR100196221B1 KR 100196221 B1 KR100196221 B1 KR 100196221B1 KR 1019960040146 A KR1019960040146 A KR 1019960040146A KR 19960040146 A KR19960040146 A KR 19960040146A KR 100196221 B1 KR100196221 B1 KR 100196221B1
Authority
KR
South Korea
Prior art keywords
socket
semiconductor package
package
board
pin
Prior art date
Application number
KR1019960040146A
Other languages
Korean (ko)
Other versions
KR19980021331A (en
Inventor
김규선
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960040146A priority Critical patent/KR100196221B1/en
Publication of KR19980021331A publication Critical patent/KR19980021331A/en
Application granted granted Critical
Publication of KR100196221B1 publication Critical patent/KR100196221B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 발명은 소켓보드와, 소켓보드 상면에 설치되어 반도체패키지 외부리드가 접속되고, 링 또는 'C' 형태로 탄성을 갖는 다 수개의 소켓핀을 포함하여 이루어진 반도체패키지 소켓에 관한 것이다.The present invention relates to a semiconductor package socket including a socket board and a plurality of socket pins installed on an upper surface of the socket board and connected to a semiconductor package external lead and having elasticity in a ring or 'C' shape.

Description

반도체 패키지 소켓Semiconductor package socket

제1도는 종래의 반도체 패키지 소켓을 설명하기 위해 도시된 도면이고,1 is a view for explaining a conventional semiconductor package socket,

제2도는 본 발명의 반도체 패키지 소켓을 설명하기 위해 도시된 도면이다.2 is a view for explaining the semiconductor package socket of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10, 20 : 외부리드 11, 21 : 소켓핀10, 20: external lead 11, 21: socket pin

12, 22 : 소켓보드 23 : 루프12, 22: socket board 23: loop

24 : 루프지지대 25 : 덮개24: roof support 25: cover

본 발명은 반도체 패키지 소켓에 관한 것으로, 특히 고주파 제품을 테스트하기에 적당하도록 한 반도체 패키지 소켓에 관한 것이다.FIELD OF THE INVENTION The present invention relates to semiconductor package sockets and, in particular, to semiconductor package sockets adapted for testing high frequency products.

반도체 패키지 소켓은 반도체 패키지 제품의 동작시험을 위하여 패키지의 외부리드와 전기적으로 연결되는 기구이다.The semiconductor package socket is a device that is electrically connected to the external lead of the package for the operation test of the semiconductor package product.

제1도는 종래의 반도체 패키지 소켓을 설명하기 위해 도시된 도면으로, 제1도의 (a)는 패키지의 외부리드가 데드버그(DEAD BUG)로 삽입되는 종래 반도체 패키지 소켓의 단면도이고, 제1도의 (b)와 (c)는 패키지의 외부리드가 라이브버그(LIVE BUG)로 삽입되는 종래 반도체 패키지 소켓의 단면도이다.FIG. 1 is a diagram illustrating a conventional semiconductor package socket. FIG. 1A is a cross-sectional view of a conventional semiconductor package socket in which an external lead of a package is inserted into a dead bug. b) and (c) are cross-sectional views of a conventional semiconductor package socket in which an external lead of a package is inserted into a live bug.

이하, 첨부된 도면을 참조하여 종래의 반도체 패키지 소켓을 설명하겠다.Hereinafter, a conventional semiconductor package socket will be described with reference to the accompanying drawings.

종래의 반도체 패키지 소켓은 제1도의 (a)와 같이, 패키지(A)를 데드버그로 삽입시, 한싸의 소켓핀으로 패키지의 외부리드의 끝을 잡으며, (화살표 방향으로 패키지가 데드버그로 삽입된다.) 제1도의 (b)와 같이, 패키지(A)를 라이브버그로 삽입시 유동적으로 움직이는 소켓핀(11)이 소켓보드(12) 패드에 접촉되거나, 또는 제1도의 (c)와 같이, 소켓보드(12) 상에 소켓핀(11)을 고정시킨 후, 고정된 소켓핀(11)을 패키지(A)의 외부리드(10)에 접촉시켜 제품을 테스트한다.In the conventional semiconductor package socket, as shown in (a) of FIG. 1, when inserting the package (A) into the dead bug, the end of the outer lead of the package is caught by a socket pin, and the package is inserted into the dead bug in the arrow direction. As shown in (b) of FIG. 1, the socket pin 11 which is fluidly moved when the package A is inserted into the live bug is in contact with the pad of the socket board 12, or as shown in (c) of FIG. After fixing the socket pin 11 on the socket board 12, the fixed socket pin 11 is in contact with the outer lead 10 of the package (A) to test the product.

그러나, 종래의 반도체 패키지 소켓은 소켓핀이 패키지(A)의 외부리드와 한 지점에서 접촉되므로 콘택불량이 발생되며, 또한 패키지의 외부리드와 접촉되는 소켓보드 사이의 거리가 멀기 때문에 결국 리엑턴스가 커져 고주파 제품을 테스트 하기에 적합하지 못한 문제점이 있다.However, in the conventional semiconductor package socket, contact failure occurs because the socket pin is in contact with the external lead of the package A at one point, and also the reactance is increased because the distance between the socket board which is in contact with the external lead of the package is far. There is a problem that is not suitable for testing high frequency products.

따라서, 본 발명의 반도체 패키지 소켓은 이러한 문제점을 해결하고자 안출된 것으로, 콘택불량을 최소화하기 위해 패키지의 외부리드와 접촉되는 소켓핀 지점을 늘이고, 또한 패키지의 외부리드 소켓보드 사이의 거리를 단축함으로써 리엑턴스와 캐퍼시터의 값을 작게 하여 고주파 제품을 테스트하기에 용이한 반도체 패키지 소켓을 목적으로 한다.Accordingly, the semiconductor package socket of the present invention is devised to solve this problem, and in order to minimize contact defects, the socket pin point of contact with the outer lead of the package is increased, and the distance between the outer lead socket boards of the package is also shortened. It aims to make semiconductor package sockets easy to test high frequency products by reducing reactance and capacitor value.

상기와 같은 목적을 달성하고자, 본 발명의 반도체패키지 소켓은 소켓보드와, 소켓보드 상면에 설치되어 반도체패키지 외부리드가 접속되고, 링(RING) 또는 'C'형태로 탄성을 갖는 다 수개의 소켓핀을 포함하여 이루어진다.In order to achieve the above object, the semiconductor package socket of the present invention is provided on the socket board, the upper surface of the socket board is connected to the semiconductor package external lead, a plurality of sockets having elasticity in the form of a ring (ring) or 'C' It consists of a pin.

제2도는 본 발명의 반도체 패키지 소켓을 설명하기 위해 도시된 도면으로, 제2도의 (a)는 본 발명의 반도체 패키지 소켓의 단면도이고, 제2도의 (b)(c)는 반도체 패키지 소켓의 소켓핀에 패키지의 외부리드가 접촉되도록 패키지가 다운되는 동작을 단계적으로 도시한 개략적인 패키지와 반도체 패키지 소켓의 측면도이다.2 is a view for explaining the semiconductor package socket of the present invention, Figure 2 (a) is a cross-sectional view of the semiconductor package socket of the present invention, Figure 2 (b) (c) is a socket of the semiconductor package socket A schematic side view of a package and a semiconductor package socket showing step by step the operation of the package down such that the external lead of the package contacts the pins.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 패키지 소켓을 설명하겠다.Hereinafter, a semiconductor package socket of the present invention will be described with reference to the accompanying drawings.

본 발명의 반도체 패키지 소켓은 제2도의 (a)와 같이, 소켓보드(22)와, 소켓보드 상면에 설치되어, 반도체 패키지의 외부리드와 접촉하게 되고, 링(Ring) 또는 'C' 형태로 탄성을 갖는 다 수의 소켓핀(21)과, 소켓핀(21)에 삽입되어, 소켓핀을 지지해주는 젤타입의 루프(23)와, 루프(23)가 양측에 고정된 루프지지대(24)를 포함하여 이루어진다.The semiconductor package socket of the present invention is installed on the socket board 22 and the upper surface of the socket board as shown in FIG. A plurality of socket pins 21 having elasticity, a gel type loop 23 inserted into the socket pin 21 to support the socket pins, and a loop support 24 having the loops 23 fixed to both sides thereof. It is made, including.

이때, 소켓핀(21)은 반도체 패키지(A')의 외부리드(20)와 두 지점(a,b)에서 접촉된다. 따라서, 접촉불량으로 인한 에러가 방지가능하다.At this time, the socket pin 21 is in contact with the external lead 20 of the semiconductor package (A ') at two points (a, b). Thus, errors due to poor contact can be prevented.

그리고 본 발명의 반도체 패키지 소켓에 패키지(A')를 안착시킨 후, 소켓보드(22) 상부에 덮개(25)를 형성하여 반도체 패키지를 보호하며, 이때 덮개(25)의 저면에는 다 수의 돌기를 형성시키고, 소켓보드(22)에는 덮개 (25)에 형성된 돌기에 대응되는 삽입홈이 형성되어져, 소켓보드의 삽입홈에 돌기가 삽입되어 고정된다.After the package A 'is seated in the semiconductor package socket of the present invention, a cover 25 is formed on the socket board 22 to protect the semiconductor package, and a plurality of protrusions are provided on the bottom of the cover 25. To form, the socket board 22 is formed with an insertion groove corresponding to the projection formed in the cover 25, the projection is inserted into the insertion groove of the socket board is fixed.

본 발명의 반도체 패키지 소켓은 리엑턴스와 케퍼시터의 값을 줄이고, 콘택불량을 최소화하기 위해 종래의 소켓핀과 차별하여 링 또는 C 형으로 형성하고, 소켓핀을 지지해 주며 완충작용을 하는 젤리타입의 루프가 그 내부에 각각 삽입됨으로써, 패키지 삽입시 소켓핀이 탄성에 의해 패키지의 외부리드와 접촉하게 된다.The semiconductor package socket of the present invention is formed in a ring or C type to differentiate from the conventional socket pins in order to reduce the value of reactance and capacitor and minimize contact defects, and to support the socket pins and to buffer the jelly type. Each loop is inserted into the socket pin so that the socket pin contacts the outer lead of the package by elasticity when the package is inserted.

즉, 소켓보드에 안착되는 패키지 외부리드에 의해 소켓핀의 상부가 가압됨에 따라, 소켓핀은 좌우방향으로 퍼지게 되어 일측이 개구된 타원형으로 형상이 변화되고(소켓핀이 C 형인 경우), 이에 따라 소켓핀과 패키지의 외부리드와의 접촉되는 지점이 늘어난다. 여기서는 제2도의 (b)(c)와 같이, 패키지의 외부리드에 2지점(a, b)이 접촉지점이 된다.That is, as the upper part of the socket pin is pressed by the package outer lead seated on the socket board, the socket pin is spread in the left and right direction so that the shape is changed into an oval with one side opened (when the socket pin is C type), accordingly The point of contact between the socket pin and the outer lead of the package increases. Here, as shown in (b) and (c) of FIG. 2, two points a and b become contact points on the outer lead of the package.

본 발명의 반도체 패키지 소켓은 소켓핀과 패키지의 외부리드의 접촉이 두 지점에서 이루어지므로 콘택에 의한 불량을 최소화할 수 있어 소켓의 수명을 연장할 수 있다.In the semiconductor package socket of the present invention, since the contact between the socket pin and the external lead of the package is made at two points, defects caused by the contact can be minimized, thereby extending the life of the socket.

또한, 소켓보드에 안착되는 패키지 외부리드에 의해 소켓핀의 상부가 가압됨에 따라, 소켓핀은 죄우방향으로 퍼지게 되어 그 형상이 변화되면서 소켓보드와의 접촉면적이 늘어남에 따라 패키지의 외부리드와 기판과의 거리가 단축된다.In addition, as the upper portion of the socket pin is pressed by the package external lead seated on the socket board, the socket pin is spread in the sinus direction, the shape is changed, and as the contact area with the socket board increases, the outer lead of the package and the substrate The distance to and shortens.

이상에서 살펴본 바와 같이, 본 발명의 반도체 패키지 소켓은 리엑턴스와 케퍼시터의 값을 최소화함으로써 고주파 제품의 테스트에 적당하다.As described above, the semiconductor package socket of the present invention is suitable for testing high frequency products by minimizing the values of reactance and capacitance.

Claims (4)

반도체 패키지 소켓에 있어서, 소켓보드와, 상기 소켓보드 상면에 설치되어 반도체패키지 외부리드가 접속되고, 링(Ring) 또는 'C' 형태로 탄성을 갖는 다 수의 소켓핀을 포함하여 이루어진 반도체 패키지 소켓.A semiconductor package socket comprising: a semiconductor package socket comprising a socket board and a plurality of socket pins installed on an upper surface of the socket board and connected to an external package of a semiconductor package and having elasticity in a ring or 'C' shape. . 제1항에 있어서, 상기 다 수의 소켓핀은 그 내부에 젤타입의 절연체 루프가 삽입되는 것을 특징으로 하는 반도체 패키지 소켓.The semiconductor package socket of claim 1, wherein the plurality of socket pins have a gel type insulator loop inserted therein. 제1항에 있어서, 상기 소켓보드 상부에 덮개가 형성되어져, 반도체 패키지를 보호하는 것을 특징으로 하는 반도체 패키지 소켓.The semiconductor package socket of claim 1, wherein a cover is formed on the socket board to protect the semiconductor package. 제1항 또는 제3항 있어서, 상기 덮개의 저면에는 다 수의 돌기가 형성되고, 상기 소켓보드에는 상기 돌기에 대응되는 삽입홈이 형성되어져, 상기 소켓보드의 삽입홈에 상기 돌기가 삽입되어 고정되는 것을 특징으로 하는 반도체 패키지 소켓.According to claim 1 or 3, wherein the bottom of the cover is formed with a plurality of projections, the socket board is formed with an insertion groove corresponding to the projection, the projection is inserted into the insertion groove of the socket board fixed Semiconductor package socket, characterized in that the.
KR1019960040146A 1996-09-16 1996-09-16 Socket for semiconductor package KR100196221B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960040146A KR100196221B1 (en) 1996-09-16 1996-09-16 Socket for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960040146A KR100196221B1 (en) 1996-09-16 1996-09-16 Socket for semiconductor package

Publications (2)

Publication Number Publication Date
KR19980021331A KR19980021331A (en) 1998-06-25
KR100196221B1 true KR100196221B1 (en) 1999-06-15

Family

ID=19473900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960040146A KR100196221B1 (en) 1996-09-16 1996-09-16 Socket for semiconductor package

Country Status (1)

Country Link
KR (1) KR100196221B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9400950B2 (en) 2014-08-01 2016-07-26 Samsung Electronics Co., Ltd. Integrated circuit card socket having a terminal with a loop-shaped portion

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030078200A (en) * 2002-03-28 2003-10-08 인터스타 테크놀러지(주) A contactor for semiconductor device test socket and thereof manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9400950B2 (en) 2014-08-01 2016-07-26 Samsung Electronics Co., Ltd. Integrated circuit card socket having a terminal with a loop-shaped portion

Also Published As

Publication number Publication date
KR19980021331A (en) 1998-06-25

Similar Documents

Publication Publication Date Title
JP3054003B2 (en) IC contactor
JPH01238048A (en) Package and burn-in method using same
KR960000792B1 (en) Burn-in socket for integrated circuit device
KR100196221B1 (en) Socket for semiconductor package
US5652523A (en) Structure of IC device interface unit
US4460237A (en) Contacts for chip carrier socket
KR102048447B1 (en) Test socket
KR200148615Y1 (en) Package test socket
KR200187485Y1 (en) Structure for damping contact pin of inspecting socket in semiconductor
KR930002997Y1 (en) Dut board for semiconductor device testing
KR100246317B1 (en) Semiconductor package
KR950014949B1 (en) Chip currier socket
KR0179829B1 (en) Socket for qfp package test
KR100253300B1 (en) Socket pin of socket for testing semiconductor package
JPS6325573A (en) Test board for integrated circuit
JPH03112155A (en) Package for semiconductor device
KR200148755Y1 (en) Ic socket
KR100236302B1 (en) Socket for testing semiconductor chip package
JP2581891Y2 (en) Integrated circuit
JP4176887B2 (en) Socket for electrical parts
KR100201397B1 (en) Package for inserting semiconductor package
KR910006780Y1 (en) Pin testing socket
KR19980020459U (en) Load board for semiconductor package inspection
KR200284169Y1 (en) Contact pin structure of IC socket
KR970000835Y1 (en) Ic socket

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee