KR100192636B1 - 디지탈/아날로그 시스템의 경보/상태신호 수집장치 - Google Patents

디지탈/아날로그 시스템의 경보/상태신호 수집장치 Download PDF

Info

Publication number
KR100192636B1
KR100192636B1 KR1019950017956A KR19950017956A KR100192636B1 KR 100192636 B1 KR100192636 B1 KR 100192636B1 KR 1019950017956 A KR1019950017956 A KR 1019950017956A KR 19950017956 A KR19950017956 A KR 19950017956A KR 100192636 B1 KR100192636 B1 KR 100192636B1
Authority
KR
South Korea
Prior art keywords
signal
alarm
status
output
collection
Prior art date
Application number
KR1019950017956A
Other languages
English (en)
Other versions
KR970002569A (ko
Inventor
문남수
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950017956A priority Critical patent/KR100192636B1/ko
Publication of KR970002569A publication Critical patent/KR970002569A/ko
Application granted granted Critical
Publication of KR100192636B1 publication Critical patent/KR100192636B1/ko

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B25/00—Alarm systems in which the location of the alarm condition is signalled to a central station, e.g. fire or police telegraphic systems
    • G08B25/14—Central alarm receiver or annunciator arrangements
    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B26/00—Alarm systems in which substations are interrogated in succession by a central station
    • G08B26/001—Alarm systems in which substations are interrogated in succession by a central station with individual interrogation of substations connected in parallel

Landscapes

  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Alarm Systems (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 디지탈/아날로그 시스템의 경보/상태신호 수집장치는 다수의 경보/상태수집 대상보드에서 발생한 경보/상태신호를 경보/상태 수집보드가 수집하는 것이다.
본 발명은 경보/상태 수집보드(100)에 경보/상태신호 수집부(130)를 구비하여 각각의 경보/상태수집 대상보드(200,200-1,…,200-N)에서 수집할 경보/상태신호가 있는 지를 검출하고, 수집할 경보/상태신호가 있을 경우에 이를 중앙처리장치(110)에 알려 경보/상태신호를 수집 및 처리하도록 함으로써 중앙처리장치(110)의 부하를 줄이고, 저성능의 중앙처리장치(110)로 경보/상태신호를 빠른 속도로 수집 및 처리할 수 있다.

Description

디지털/아날로그 시스템의 경보/상태신호 수집장치
제1도는 종래의 경보/상태신호 수집장치의 구성을 보인 블록도.
제2도는 본 발명의 경보/상태신호 수집장치의 구성을 보인 블록도.
제3도는 제2도의 경보/상태신호 수집부를 보인 상세 회로도.
제4도는 제2도의 경보/상태신호 출력부를 보인 상세 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 경보/상태 수집보드 110 : 중앙처리장치
120 : 메모리 130 : 경보/상태신호 수집부
131A : 카운터 131 : 선택신호 발생부
131B : 엔코더 132A,132B : 플립플롭
132 : 상태변경/액티브신호 입력부 210 : 경보/상태신호 출력부
133,211,212A∼21MA,212B∼21MB : 래치
200,200-1,…,200-N : 경보/상태수집 대상보드
212∼21M : 일반 경보/상태신호 출력 및 검출부
SEL10∼SEL1N: 선택신호 /INT : 인터럽트 신호
OUTEN11: 출력 인에이블 신호 CS : 제어신호
CLK : 클럭신호 ICLK : 입력 클럭신호
DT0: 상태 변경신호 DT1: 액티브 신호
ST2~STM: 일반 경보/상태신호 DT2∼DTM: 상태 변경신호
LOCK : 로크신호 AD1: 앤드 게이트
IV1,IV2: 인버터 OR1,OR11: 오아 게이트
/SLR : 초기화 신호 BF11∼BP1M: 버퍼
LAEN : 래치 인에이블 신호
EXOR12∼EXOR1M: 익스클루시브 오아 게이트
본 발명은 하나의 경보/상태 수집보드와 다수의 경보/상태수집 대상보드를 구비하고 있는 디지털/아날로그 시스템에 있어서, 다수의 경보/상태수집 대상보드에서 발생한 경보/상태신호를 경보/상태 수집보드가 수집하는 디지털/아날로그 시스템의 경보/상태신호 수집장치에 관한 것이다.
종래의 경보/상태신호 수집장치는 제1도에 도시된 바와 같이, 하나의 경보/상태 수집보드(10)와, 경보/상태 수집보드(10)로 경보/상태신호를 출력하는 다수의 경보/상태수집 대상보드(20,20-1,…,20-N)를 구비하고 있다.
경보/상태 수집보드(10)는, 경보/상태신호를 수집하고 처리하는 중앙처리장치(11)와, 상기 중앙처리장치(11)의 동작 프로그램을 미리 저장하고 출력하는 메모리(12)와, 상기 중앙처리장치(11)가 출력하는 어드레스 신호를 디코딩하여 경보/상태수집 대상보드(20,20-1,…,20-N)로 선택신호(SEL0,SEL1,…,SELN)를 출력하여 경보/상태신호를 수집할 하나의 경보/상태수집 대상보드(20) 또는 경보/상태수집 대상보드(20-1),…,(20-N)를 선택하는 어드레스 디코더(13)와, 상기 선택신호(SEL0,SEL1,…,SELN)에 의해 선택된 하나의 경보/상태수집 대상보드(20) 또는 경보/상태수집 대상보드(20-1),…,(20-N)에서 출력되는 경보/상태신호를 저장하고 출력 인에이블 신호(OUTEN1)에 따라 상기 중앙처리장치(11)로 출력하는 상태 버퍼(14)로 구성하였다.
경보/상태수집 대상보드(20,20-1,…,20-N)는, 경보/상태신호를 저장하고 상기 경보/상태 수집보드(10)가 출력하는 선택신호(SEL0,SEL1,…,SELN)에 따라 경보/상태신호를 출력하여 경보/상태 수집보드(10)로 출력하는 상태 레지스터(21)로 구성하였다.
제1도의 도면 설명중 미설명 부호 B+는 전원이고, R은 풀업(pull-up)용 저항이다.
이와 같이 구성된 종래의 경보/상태신호 수집장치는 경보/상태 수집보드(10)의 중앙처리장치(11)가 메모리(12)에 저장된 소정의 프로그램에 따라 동작하는 것으로 경보/상태신호의 수집시 어드레스 디코더(13)로 소정의 어드레스 신호를 출력하게 된다.
출력한 어드레스 신호를 어드레스 디코더(13)가 디코딩하여 선택신호(SEL0∼SELN)를 발생하고, 발생한 선택신호(SEL0∼SELN)는 경보/상태수집 대상보드(20,20-1,…,20-N)의 상태 레지스터(21)에 각기 인가되어 경보/상태신호를 수집할 하나의 경보/상태수집 대상보드(20) 또는 경보/상태수집 대상보드(20-1),…(20-N)가 선택된다.
선택된 하나의 경보/상태수집 대상보드(20) 또는 경보/상태수집 대상보드(20-1),…,(20-N)의 상태 레지스터(21)는 수집된 경보/상태신호를 출력하고, 출력한 경보/상태신호는 경보/상태 수집보드(10)의 상태버퍼(14)에 저장된 후 출력 인에이블 신호(OUTEN1)에 따라 중앙처리장치(11)로 출력되어 처리된다.
이러한 종래의 경보/상태신호 수집장치는 중앙처리장치의 제어에 따라 경보/상태신호를 수집하여 처리하는 것으로서 중앙처리장치에 부하가 적게 걸릴 경우에는 쉽게 경보/상태신호를 수집할 수 있으나, 시스템의 구성이 복잡하고, 기능이 다양화됨에 따라 중앙처리장치에 많은 부하가 걸러 수집속도가 매우 느리게 되므로 고성능의 중앙처리장치를 사용해야 되었다.
본 발명은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 발명한 것으로서, 경보/상태 수집보드에 경보/상태신호 수집부를 구비하여 각각의 경보/상태수집 대상보드에서 수집할 경보/상태신호가 있는 지를 검출하고, 수집할 경보/상태신호가 있을 경우에 이를 중앙처리장치에 알려 경보/상태신호를 수집 및 처리하도록 함으로써 중앙처리장치의 부하를 줄이고, 저성능의 중앙처리장치로 경보/상태신호를 빠른 속도로 수집 및 처리할 수 있도록 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치를 제공하는데 목적이 있는 것으로 이를 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 경보/상태신호 수집장치의 구성을 보인 블록도로서 이에 도시된 바와 같이, 본 발명은 하나의 경보/상태 수집보드(100)와, 경보/상태 수집보드(100)로 경보/상태신호를 출력하는 다수의 경보/상태수집 대상보드(200,200-1…200-N)를 구비하고 있다.
경보/상태 수집보드(100)는, 경보/상태수집 대상보드(200,200-1,…,200-N)로 선택신호(SEL10∼SEL1N)를 출력하여 경보/상태신호를 수집할 하나의 경보/상태수집 대상보드(200) 또는 경보/상태수집 대상보드(200-1),…(200-N)를 선택하고 선택한 하나일 경보/상태수집 대상보드(200) 또는 경보/상태수집 대상보드(200-1),…,(200-N)가 출력하는 경보/상태신호를 저장한 후 인터럽트 신호(/INT)를 발생하며 출력 인에이블 신호(OUTEN11)에 따라 저장된 경보/상태신호를 출력하는 경보/상태신호 수집부(130)와, 인터럽트 신호(/INT)의 발생시 상기 경보/상태신호 수집부(130)로부터 경보/상태신호를 입력하여 처리하는 중앙처리장치(110)와, 상기 중앙처리장치(110)의 동작 프로그램을 저장 및 출력하는 메모리 (120)로 구성된다.
경보/상태수집 대상보드(200,200-1,…,200-N)는, 경보/상태신호를 저장하고 상기 경보/상태 수집보드(100)가 출력하는 선택신호(SEL10∼SEL1N)에 따라 경보/상태 수집보드(100)로 출력하는 경보/상태신호 출력부(210)로 구성하였다.
경보/상태신호 수집부(130)는 제3도에 도시된 바와 같이, 제어신호(CS)에 따라 인에이블되고 클럭신호(CLK)에 따라 입력 클럭신호(ICLK)를 발생함과 아울러 선택신호(SEL10∼SEL1N)를 발생하는 선택신호 발생부(131)와, 경보/상태수집 대상보드(200,200-1,…,200-N)가 출력하는 상태 변화신호(DT0) 및 액티브 신호(DT1)를 상기 입력 클럭신호(ICLK)에 따라 입력·저장하여 변화가 있을 경우에 로크신호(LOCK)를 발생하여 상기 선택신호 발생부(131)의 동작을 정지시킴과 아울러 인터럽트 신호(/INT)를 발생하는 상태변경/액티브신호 입력부(132)와, 출력 인에이블 신호(OUTEN11)에 따라 인에이블되고 경보/상태수집 대상보드(200,200-1,…,200-N)가 출력하는 상태 변경신호(DT2∼DTM)를 상기 입력 클럭신호(ICLK)에 따라 저장 및 중앙처리장치(110)로 출력하는 래치(133)로 구성하였다.
여기서, 선택신호 발생부(131)는, 클럭신호(CLK) 및 로크신호(LOCK)를 논리곱하는 앤드 게이트(AD1)와, 상기 앤드 게이트(AD1)의 출력신호를 반전시켜 입력 클럭신호(ICLK)를 발생하는 인버터(IV1)와, 제어신호(CS)에 따라 인에이블되어 상기 앤드 게이트(AD1)의 출력신호를 카운트하는 카운터(131A)와, 상기 카운터(1.31A)의 출력신호를 엔코딩하여 선택신호(SEL10∼SEL1N)를 발생하는 엔코더(131B)로 구성하였다.
그리고 상태변경/액티브신호 입력부(132)는, 입력 클럭신호(ICLK)에 따라 상태 변화신호(DT0) 및 액티브 신호(DT1)를 각기 저장 및 출력하는 플립플롭(132A)(132B)과, 상기 플립플롭(132A)(132B)의 출력신호를 논리합하여 로크신호(LOCK)를 발생하는 오아 게이트(OR1)와, 상기 오아 게이트(OR1)의 출력신호를 반전시켜 인터럽트 신호(/INT)를 발생하는 인버터(IV2)로 구성하였다.
경보/상태신호 출력부(210)는, 제4도에 도시된 바와 같이, 초기화 신호(/SRL)에 따라 프리세트되어 초기화 상태신호를 발생하는 래치(211)와, 래치 인에이블 신호(LAEN)에 따라 일반 경보/상태신호(ST2∼STM)를 입력하여 저장 및 출력함과 아울러 일반 경보/상태신호(212∼21M)의 변화를 검출하여 출력하는 일반 경보/상태신호 출력 및 검출부(212∼21M)와, 상기 래치(211)의 출력신호 및 상기 일반 경보/상태신호 출력 및 검출부(212∼21M)가 출력하는 검출신호를 논리합하여 상태 변화신호(DT0)를 발생하는 오아 게이트(ORL11)와, 선택신호(SEL10∼SEL1N)에 따라 인에이블되어 상기 오아 게이트(OR11)의 출력신호, 액티브 신호(DT1) 및 상기 일반 경보/상태신호 출력 및 검출부(212∼21M)가 출력하는 상태변경신호(DT2∼DTM)를 경보/상태 수집보드(100)로 출력하는 버퍼(BF11∼BP1M)로 구성하였다.
일반 경보/상태신호 출력 및 검출부(212∼21M)는, 래치 인에이블 신호(LAEN)에 따라 일반 경보/상태신호(ST2∼STM)를 순차적으로 시프트시켜 출력하는 래치(212A∼21MA)(2128∼21MB)와, 상기 래치(212A∼21MA)(212B∼21MB)의 출력신호를 배타적 논리합하여 검출신호를 발생하는 익스클루시브 오아 게이트(EXOR12∼EXOR1M)로 구성하였다.
도면의 설명중 미설명 부호 R11은 풀업저항이다.
이와 같이 구성된 본 발명은 경보/상태 수집보드(100)의 경보/상태신호 수집부(130)가 경보/상태수집 대상보드(200,200-1,…,200-N)의 경보/상태신호 출력부(210)로부터 경보/상태신호를 수집할 경우에 먼저 제어신호(CS)가 고전위로 입력되어 선택신호 발생부(131)의 카운터(131A)의 인에이블 단자(EN)에 인가된다.
그러면, 카운터(131A)가 인에이블되고, 입력되는 클럭신호(CLK)가 앤드 게이트(ADL)를 통해 카운터(131A)의 클럭단자(CK)에 인가되므로 카운터(131A)는 클럭신호(CLK)를 카운트하고, 카운트한 값을 엔코더(131B)가 엔코딩한 후 선택신호(SEL10∼SEL1N)를 순차적으로 출력하여 경보/상태신호를 수집할 경보/상태수집 대상보드(200,200-1,…,200-N)를 하나씩 순차적으로 선택하게 된다.
한편, 경보/상태수집 대상보드(200,200-1,…,200-N)는 슬롯에 장착(하나의 메인보드에 다수의 슬롯을 구비하고, 이들 슬롯에 경보/상태수집 대상보드(200,200-1,…,200-N)를 장착)하여 초기화 신호(/SRL)가 발생될 경우에 일반 경보/상태신호 출력 및 검출부(212∼21M)의 래치(212A∼21MA)(212B∼21MB)가 모두 클리어되어 초기상태로 됨과 아울러 래치(211)가 프리세트되어 출력단자(Q)로 초기화 상태신호를 출력하게 된다.
그리고 입력되는 일반 경보/상태신호(ST2∼STM)는 래치 인에이블 신호(LAEN)에 따라 일반 경보/상태신호 출력 및 검출부(212∼21M)의 래치(212A∼21MA)(212B∼21MB)에 순차적으로 시프트되면서 저장 및 출력되어 버퍼(BP13∼BP1M)에 인가됨과 아울러 래치(212A∼21MA)(212B∼21MB)의 출력단자(Q)의 신호가 익스클루시브 오아 게이트(EXOR12∼EXOR1M)에서 배타적 논리합되어 일반 경보/상태신호(ST2∼STM)에 변화가 있는 지를 검출하게 된다.
즉, 래치(212A∼21MA)에는 현재의 일반 경보/상태신호(ST2∼STM)가 저장 및 출력되고, 래치(212B~21MB)에는 바로 전의 일반 경보/상태신호(ST2∼STM)가 저장 및 출력되는 것으로서 변화가 있을 경우에 현재 및 바로 전의 일반 경보/상태신호(ST2∼STM)가 서로 상이하여 익스클루시브 오아 게이트(EXOR12∼EXOR1M)가 고전위를 출력하게 된다.
여기서, 래치 인에이블 신호(LAEN)의 주기는 경보 및 상태변화시 경보/상태수집보드(100)의 경보/상태신호 수집부(130)가 이를 입력하기에 충분한 주기로 설정해야 되는 것으로서 클럭신호(CLK)의 주기와, 로크신호(LOCK)의 주기에 경보/상태수집 대상보드(200,200-1,…,200-N)의 수를 곱한 시간보다 길게 설정한다. 예를 들면, 클럭신호(CLK)의 주기가 500nsec이고, 로크신호(LOCK)의 주기가 1μsec이며, 경보/상태수집 대상보드(200,200-1,…,200-N)의 수가 10개일 경우에 래치 인에이블 신호(LAEN)의 주기는 500nsec+1μsec×10=10.5μsec 이상으로 설정한다.
이와 같이 래치(211)가 출력하는 초기화 상태신호 및 일반 경보/상태신호 출력 및 검출부(212∼21M)의 익스클루시브 오아 게이트(EXOR12∼EXOR1M)가 출력하는 변화 검출신호는 오아 게이트(OR11)에 입력되므로 오아 게이트(OR11)는 이들 신호를 논리합하여 상태 변화신호(DT0)를 발생하게 된다.
즉, 슬롯에 경보/상태수집 대상보드(200,200-1,…,200-N)를 장착하거나 또는 일반 경보/상태신호(ST2∼STM)에 변화가 있을 경우에 오아 게이트(OR11)는 고전위의 상태 변화신호(DT0)를 출력하여 버퍼(BP11)에 인가한다.
이와 같은 상태에서 상기한 바와 같이 경보/상태신호 수집부(130)가 선택신호(SEL10∼SEL1N)를 발생함에 따라 버퍼(BP11∼BP1M)가 인에이블되므로 오아 게이트(OR11)가 출력하는 상태 변화신호(DT0), 액티브 신호(DT1) 및 일반 경보/상태신호 출력 및 검출부(212∼21M)의 래치(212B∼21MB)가 출력하는 상태 변경신호(DT2∼DTM)가 버퍼(BF11∼BP1M)를 통해 경보/상태 수집보드(100)의 경보/상태신호 수집부(130)로 입력된다.
이와 같이 경보/상태수집 대상보드(200,200-1,…,200-N)의 경보/상태신호 출력부(210)로부터 입력되는 상태 변화신호(DT0), 액티브 신호(DT1) 및 상태 변경신호(DT2∼DTM)는 클럭신호(CLK)에 따라 경보/상태신호 수집부(130)의 플립플롭(132A)(132B) 및 래치(133)에 저장되어 출력단자(Q)로 출력된다.
여기서, 상태 변화신호(DT0) 및 액티브 신호(DT1)가 모두 저전위로 입력되었다고 가정하면, 플립플롭(132A,132B)이 모두 저전위를 출력하므로 오아 게이트(OR1)가 저전위를 출력하고, 인버터(IV2)를 통해 고전위로 반전되어 인터럽트신호(/INT)가 발생하지 않게 된다.
그리고 상태 변화신호(DT0) 또는 액티브 신호(DT1)가 고전위로 입력되었다고 가정하면, 오아 게이트(OR1)가 고전위의 로크신호(LOCK)를 발생하므로 앤드 게이트(AD1)가 계속 고전위를 출력하여 카운터(131A)의 카운트가 정지되고, 입력 클럭신호(ICLK)가 계속 저전위로 되어 상태 변화신호(DT0), 액티브 신호(DT1) 및 상태 변경신호(DT2∼DTM)의 입력이 정지되며, 오아 게이트(OR1)가 출력한 고전위의 로크신호(LOCK)가 인버터(IV2)를 통해 저전위의 인터럽트 신호(/INT)로 반전되어 중앙처리장치(110)로 출력된다.
그러면, 중앙처리장치(110)는 수집할 상태/경보신호가 있음을 판단하고, 출력 인에이블 신호(OUTEN11)를 발생하여 래치(133)를 출력 인에이블시키고, 저장된 일반 경보/상태신호를 입력하여 처리하며, 클리어 신호(/CLR)를 발생하게 된다.
발생한 클리어 신호(/CLR)는 플립플롭(132A,132B) 및 래치(133)의 클리어단자(/CL)에 인가되므로 플립플롭(132A,132B) 및 래치(133)가 모두 클리어되어 출력단자(Q)로 저전위를 출력하게 되며, 이로 인하여 오아 게이트(OR1)가 저전위를 출력하여 앤드 게이트(AD1)가 클럭신호(CLK)를 정상으로 출력하면서 다음의 경보/상태수집 대상보드(200,200-1,…,200-N)에서 경보/상태신호를 입력하게 된다.
한편, 슬롯에 장착된 경보/상태수집 대상보드(200,200-1,…,200-N)가 탈장될 경우에는 풀업저항(R11)에 의해 경보/상태 수집보드(100)로 계속 고전위가 입력되므로 경보/상태수집 대상보드(200,200-1,…,200-N)의 탈장을 바로 판별할 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 경보/상태수집 대상보드의 경보/상태 신호를 하드웨어적으로 수집하여 경보/상태신호가 발생되는 지를 판별하고, 경보/상태 신호의 발생시 이를 중앙처리장치에 알려 수집 및 처리하게 함으로써 중앙처리장치의 부하가 줄어들고, 저성능의 중앙처리장치로 경보/상태신호를 빠른 속도로 수집 및 처리할 수 있다.

Claims (8)

  1. 경보/상태수집 대상보드(200,200-1,…,200-N)로 선택신호(SEL11∼SEL1N)를 출력하여 경보/상태신호를 수집할 하나의 경보/상태수집 대상보드(200),(200-1),…,(200-N)를 선택하고 선택한 하나의 경보/상태수집 대상보드(200)(200-1),…,00-N)가 출력하는 경보/상태신호를 저장한 후 인터럽트 신호(/INT)를 생하며 출력 인에이블 신호(OUTEN11)에 따라 저장된 경보/상태신호를 출력하는 경보/상태신호 수집부(130)와, 인터럽트 신호(/INT)의 발생시 상기 경보/상태신호 수집부(130)로부터 경보/상태신호를 입력하여 처리하는 중앙처리장치(110)와, 상기 중앙처리장치(110)의 동작 프로그램을 저장 및 출력하는 메모리(120)들 구비한 경보/상태 수집보드(100)와; 경보/상태신호를 저장하고 상기 경보/상태 수집보드(100)가 출력하는 선택신호(SEL11∼SEL1N)에 따라 경보/상태 수집보드(100)로 출력하는 경보/상태신호 출력부(210)를 구비한 경보/상태수집 대상보드(200,200-1,…,200-N)로 구성됨을 특징으로 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치.
  2. 제1항에 있어서, 경보/상태신호 수집부(130)는, 제어신호(CS)에 따라 인에이블되고 클럭신호(CLK)에 따라 입력 클럭신호(ICLK)를 발생함과 아울러 선택신호(SEL10∼SEL1N)를 발생하는 선택신호 발생부(131)와, 경보/상태수집 대상보드(200,200-1,…,200-N)가 출력되는 상태 변화신호(DT0) 및 액티브 신호(DT1)를 상기 입력 클럭신호(ICLK)에 따라 입력·저장하여 변화가 있을 경우에 로크신호(LOCK)를 발생하여 상기 선택신호 발생부(131)의 동작을 정지시킴과 아울러 인터럽트 신호(/INT)를 발생하는 상태변경/액티브신호 입력부(132)와, 출력 인에이블 신호(OUTEN11)에 따라 인에이블되고 경보/상태수집 대상보드(200,200-1,…,200-N)가 출력하는 상태 변경신호(DT2∼DTM)를 상기 입력 클럭신호(ICLK)에 따라 저장 및 중앙처리장치(110)로 출력하는 래치(133)로 구성됨을 특징으로 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치.
  3. 제2항에 있어서, 선택신호 발생부(131)는, 클럭신호(CLK) 및 로크신호(LOCK)를 논리곱하는 앤드 게이트(AD1)와, 상기 앤드 게이트(AD1)의 출력신호를 반전시켜 입력 클럭신호(ICLK)를 발생하는 인버터(IV1)와, 제어신호(CS)에 따라 인에이블되어 상기 앤드 게이트(AD1)의 출력신호를 카운트하는 카운터(131A)와, 상기 카운터(131A)의 출력신호를 엔코딩하여 선택신호(SEL10∼SEL1N)를 발생하는 엔코더(131B)로 구성됨을 특징으로 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치.
  4. 제2항에 있어서, 상태변경/액티브신호 입력부(132)는, 입력 클럭신호(ICLK)에 따라 상태 변화신호(DT0) 및 액티브 신호(DT1)를 각기 저장 및 출력하는 플립플롭(132A)(132B)과, 상기 플립플롭(132A)(132B)의 출력신호를 논리합하여 로크신호(LOCK)를 발생하는 오아 게이트(OR1)와, 상기 오아 게이트(OR1)의 출력신호를 반전시켜 인터럽트 신호(/INT)를 발생하는 인버터(IV2)로 구성됨을 특징으로 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치.
  5. 제1항에 있어서, 경보/상태신호 출력부(210)는, 초기화 신호(/SRL)에 따라 프리세트되어 초기화 상태신호를 발생하는 래치(211)와, 래치 인에이블 신호(LAEN)에 따라 일반 경보/상태신호(ST2∼STM)를 입력하여 저장 및 출력함과 아울러 일반 경보/상태신호(ST2∼STM)의 변화를 검출하여 출력하는 일반 경보/상태신호 출력 및 검출부(212∼21M)와, 상기 래치(211)의 출력신호 및 상기 일반 경보/상태신호 출력 및 검출부(212∼21M)가 출력하는 검출신호를 논리합하여 상태 변화신호(DT0)를 발생하는 오아 게이트(OR11)와, 선택신호(SEL10∼SEL1N)에 따라 인에이블되어 상기 오아 게이트(OR11)의 출력신호, 액티브 신호(DT1) 및 상기 일반 경보/상태신호 출력 및 검출부(212∼21M)가 출력하는 상태변경신호(DT2∼DTM)를 경보/상태 수집보드(100)로 출력하는 버퍼(BF11∼BF1M)로 구성됨을 특징으로 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치.
  6. 제5항에 있어서, 일반 경보/상태신호 출력 및 검출부(212∼21M)는, 래치 인에이블 신호(LAEN)에 따라 일반 경보/상태신호(ST2∼STM)를 순차적으로 시프트시켜 출력하는 래치(212A∼21MA)(212B∼21MB)와, 상기 래치(212A∼21MA)(212B∼21MB)의 출력신호를 배타적 논리합하여 검출신호를 발생하는 익스클루시브 오아 게이트(EXOR12∼EXOR1M)로 구성됨을 특징으로 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치.
  7. 제5항 또는 제6항에 있어서, 래치 인에이블 신호(LAEN)는, 클럭신호(CLK)의 주기와, 로크신호(LOCK)의 주기에 경보/상태수집 대상보드(200,200-1,…,200-N)의 수를 곱한 시간보다 길게 설정하는 것을 특징으로 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치.
  8. 제1항에 있어서, 경보/상태수집 대상보드(200,200-1,…,200-N)가 경보/상태 수집보드(100)로 출력하는 경보/상태신호의 라인에는 풀업저항(R11)이 부착되는 것을 특징으로 하는 디지털/아날로그 시스템의 경보/상태신호 수집장치.
KR1019950017956A 1995-06-28 1995-06-28 디지탈/아날로그 시스템의 경보/상태신호 수집장치 KR100192636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017956A KR100192636B1 (ko) 1995-06-28 1995-06-28 디지탈/아날로그 시스템의 경보/상태신호 수집장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017956A KR100192636B1 (ko) 1995-06-28 1995-06-28 디지탈/아날로그 시스템의 경보/상태신호 수집장치

Publications (2)

Publication Number Publication Date
KR970002569A KR970002569A (ko) 1997-01-28
KR100192636B1 true KR100192636B1 (ko) 1999-06-15

Family

ID=19418631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017956A KR100192636B1 (ko) 1995-06-28 1995-06-28 디지탈/아날로그 시스템의 경보/상태신호 수집장치

Country Status (1)

Country Link
KR (1) KR100192636B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453380B2 (en) 2005-12-07 2008-11-18 Electronics And Telecommunications Research Institute Apparatus and method for processing analog signals and outputting digitally converted analog signals using serial bus
US8054172B2 (en) 2007-12-18 2011-11-08 Electronics And Telecommunications Research Institute Apparatus with reconfiguration function and signal gathering function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453380B2 (en) 2005-12-07 2008-11-18 Electronics And Telecommunications Research Institute Apparatus and method for processing analog signals and outputting digitally converted analog signals using serial bus
US8054172B2 (en) 2007-12-18 2011-11-08 Electronics And Telecommunications Research Institute Apparatus with reconfiguration function and signal gathering function

Also Published As

Publication number Publication date
KR970002569A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
JPS5922578Y2 (ja) キ−ボ−ド装置
US3824378A (en) Electronic counter
EP0395210B1 (en) Threshold detection circuits for digital storage buffers
US4550387A (en) Circuit for detecting the occurrence of a plurality of signals in a predetermined sequence
CA1080320A (en) Variable modulus selective calling circuit
US3981440A (en) Digital signal detector
KR100192636B1 (ko) 디지탈/아날로그 시스템의 경보/상태신호 수집장치
US5289517A (en) Digital pulse processing device
US5289516A (en) Counter device and method of operating the same
US3462736A (en) Data communication system
US4771402A (en) Address comparator
JPS5690328A (en) Keyboard control system
JP2724781B2 (ja) 誤り率検出回路
SU962948A1 (ru) Устройство переменного приоритета
JPH0486022A (ja) パルス計数読み出し回路
JP2804406B2 (ja) パルス測定装置
US5584021A (en) Binary output signal programmer using stored start and end location and timing signal states
JPS639691B2 (ko)
RU1783583C (ru) Устройство дл обнаружени и коррекции ошибок
GB1205193A (en) Improvements to telegraph signal receiving systems
SU437072A1 (ru) Микропрограммное устройство управлени
JPH0447855B2 (ko)
SU1089569A1 (ru) Устройство дл ввода информации
SU1277094A1 (ru) Устройство дл сортировки информации
SU1741158A1 (ru) Анализатор параметрических отказов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060104

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee