KR100189051B1 - 외부동기형 전하결합소자 카메라 - Google Patents

외부동기형 전하결합소자 카메라 Download PDF

Info

Publication number
KR100189051B1
KR100189051B1 KR1019960010205A KR19960010205A KR100189051B1 KR 100189051 B1 KR100189051 B1 KR 100189051B1 KR 1019960010205 A KR1019960010205 A KR 1019960010205A KR 19960010205 A KR19960010205 A KR 19960010205A KR 100189051 B1 KR100189051 B1 KR 100189051B1
Authority
KR
South Korea
Prior art keywords
signal
synchronization
output
external
clock
Prior art date
Application number
KR1019960010205A
Other languages
English (en)
Other versions
KR970071111A (ko
Inventor
문동훈
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019960010205A priority Critical patent/KR100189051B1/ko
Publication of KR970071111A publication Critical patent/KR970071111A/ko
Application granted granted Critical
Publication of KR100189051B1 publication Critical patent/KR100189051B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2231/00—Applications
    • H01H2231/046—Camera
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14211—Voltage-controlled oscillator [VCO]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Color Television Image Signal Generators (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

이 발명은 다수의 입력을 가지고 영상처리를 하는 시스템에서, 그 시스템의 동기의 기준을 사용자 측에서 임의로 지정하여 입력함으로써, 전하결합소자 카메라를 제어할 수 있는 외부동기형 전하결합소자 카메라에 관한 것이다.
이 발명의 구성은 내부동기회로 전하결합소자 카메라와, 외부동기수단을 결합하여 이루어진다.
이 발명의 효과는, 외부동기형 전하결합소자 카메라를 사용함으로써, 외부동기와 내부동기회로를 내장한 PAL 방식의 전하결합소자 카메라에 있어서 다수의 입력을 가지고 영상처리를 하는 시스템에서 동기의 기준을 사용자 측에서 임의로 지정하여 입력함으로써, 전하결합소자 카메라를 제어할 수 있다.

Description

외부동기형 전하결합소자 카메라
제1도는 종래의 내부동기형 전하결합소자 카메라의 구성도이고,
제2도는 이 발명의 실시예에 따른 외부동기형 전하결합소자 카메라의 구성도이고,
제3도는 이 발명의 실시예에 따른 동기발생기의 세부 구성도이고,
제4도는 이 발명의 실시예에 따른 외부동기수단의 회로도이다.
이 발명은 외부동기형 전하결합소자 카메라에 관한 것으로써, 특히 다수의 입력을 가지고 영상처리를 하는 시스템에서 동기의 기준을 사용자 측에서 임의로 지정하여 입력하여 전하결합소자 카메라를 제어할 수 있는 외부동기형 전하결합소자 카메라에 관한 것이다.
이하, 첨부된 도면을 참조로 하여 종래의 내부동기형 전하결합소자 카메라에 대하여 설명하기로 한다.
제1도는 종래의 내부동기형 전하결합소자 카메라의 구성도이다.
제1도에 도시되어 있는 바와 같이, 종래의 내부동기형 전하결합소자 카메라의 구성은, 빛을 전기신호로 변환하고, 타이밍 제어신호에 의해 전기적인 영상신호(CCD-Out)를 출력하는 전하결합소자(Charge Coupled Device)(10)와; 수직동기신호(VD), 수평동기신호(HD), 주클럭(mainclock)을 수신하여, 각각의 타이밍을 제어하여, 주클럭의 절반클럭(CL)과 제어 신호(PC)를 출력하는 타이밍 발생기(Timing Generator)(20)와; 일정한 전압에 의하여 변환된 주파수인 색동기 클럭(4fscin)을 출력하는 제1 전압제어발진기(Voltage Controlled Oscillator:VCO)(60)와; 상기의 색동기 클럭(4fscin), 상기의 주클럭의 절반클럭(CL)을 수신하여 색동기출력 클럭(4fscout), 수평동기신호(HD)와 수직동기신호(VD), 위상비교된 신호를 출력하는 동기발생기(Synchronization Generator)(30)와; 상기의 동기발생기(30)의 위상비교된 신호를 수신하여, 이를 필터링하여 출력하는 저역필터(Low Pass Filter)(50)와; 상기의 저역필터(50)의 출력을 수신하여, 일정전압에 의해 제어되는 주파수인 상기의 주클럭(mainclock)을 출력하는 제2 전압제어발진기(VCO)(40)와; 상기의 타이밍발생기(20)의 제어 신호(PC)와 전하결합소자(10)의 전기적인 신호(CCD-Out)를 수신하여, 이를 자동이득조절(Auto Gain Control:AGC)과 샘플 홀드(Sample Hold:S/H)시키는 연산처리를 하여 적색휘도신호(R-Y)와 청색휘도신호(B-Y)를 출력하는 연산기(Processor)(70)와; 상기의 적색휘도신호(R-Y)와 청색휘도신호(B-Y)를 수신하여, 이를 인코딩하고, 상기의 동기발생기(30)의 동기 제어된 신호와 색동기 클럭(4fscout)에 의해 동기시켜 출력신호(CVBS)를 출력하는 인코더(Encoder)(80)로 이루어져 있다.
상기의 구성에 의한 종래의 내부동기형 전하결합소자 카메라의 동작은 다음과 같다.
종래의 전하결합형 카메라에 있어서, 내부동기형 라인간 위상반전(Phase Alteration by Line: 이하 PAL이라 한다) 방식에서는 주클럭과 색동기 클럭(Color Synchronization Clock)의 위상이 일치해야만 완전한 영상을 얻을 수 있기 때문에, 제1도의 구성과 같이 타이밍 발생기(20)로 입력되는 주클럭을 색동기 클럭(4fscin)의 위상에 동기를 시켜야만 한다.
제1도를 참고로 하여, 전하결합소자(Charge Coupled Device)(10)는 빛을 전기신호로 변환하고, 타이밍 제어신호에 의해 전기적인 영상신호(CCD-Out)를 출력하고, 타이밍 발생기(Timing Generator)(20)에서는 수직동기신호(VD), 수평동기신호(HD), 주클럭(mainclock)을 수신하여, 각각의 타이밍을 제어하여, 주클럭의 절반클럭(CL)과 제어 신호(PC)를 출력하고, 제1 전압제어발진기(Voltage Controlled Oscillator:VCO)(60)는 일정한 전압에 의하여 변환된 주파수인 색동기 클럭(4fscin)을 출력하게 된다.
동기발생기(Synchronization Generator)(30)는 상기의 색동기 클럭(4fscin), 상기의 주클럭의 절반클럭(CL)을 수신하여 각각 그 동기를 제어하여, 동기 제어된 신호와 색동기출력 클럭(4fscout), 수평동기신호(HD)와 수직동기신호(VD), 위상비교된 신호를 출력하고, 저역필터(Low Pass Filter)(50)에서는 상기의 동기발생기(30)의 위상비교된 신호를 수신하여, 이를 필터링하여 출력하며, 제2 전압제어발진기(VCO)(40)에서는 상기의 저역필터(50)의 출력을 수신하여, 일정전압에 의해 제어되는 주파수인 상기의 주클럭(mainclock)을 출력하게 된다.
연산기(Processor)(70)는 상기의 타이밍발생기(20)의 제어 신호(PC)와 전하결합소자(10)의 전기적인 신호(CCD-Out)를 수신하여, 이를 자동이득조절(Auto Gain Control AGC)과 샘플 홀드(Sample Hold:S/H)시키는 연산처리를 하여 적색휘도신호(R-Y)와 청색휘도신호(B-Y)를 출력하고, 인코더(Encoder)(80)에서는 상기의 적색휘도신호(R-Y)와 청색휘도신호(B-Y)를 수신하여, 이를 인코딩하고, 상기의 동기발생기(30)의 동기 제어된 신호와 색동기출력 클럭(4fscout)에 의해 동기시켜 출력신호(CVBS)를 출력하게 되어 있다. 여기에서 상기의 출력신호(CVBS)는 복합 비디오 버스트 신호(Composite Video Burst Signal)이다.
따라서, 카메라의 내부 시스템을 구성할 때, 상기의 타이밍발생기(20), 동기발생기(30), 저역필터(50), 제2 전압제어발진기(40)를 루프(Loop)로 하는 1개의 위상동기루프(Phase-Locked Loop:PLL) 회로면 가능하였다.
그러나, 상기한 종래의 내부동기형 전하결합소자 카메라는, 사용자가 외부에서 다수의 입력을 가지고 영상처리를 하는 시스템에서, 즉 다수의 카메라를 통해 화상편집을 하거나 화면을 분할하려고 할 때, 그 시스템의 동기의 기준을 사용자 측에서 임의로 지정할 경우 동기신호를 처리하지 못하는 문제점이 있다.
그러므로, 이 발명의 목적은 상기한 문제점을 달성하기 위한 것으로, 외부동기형 PAL 방식에서 입력되는 신호와 위상을 일치시켜서 PAL 방송 규격에 맞고, 시스템의 동기의 기준을 사용자 측에서 임의로 지정하여 입력할 때, 이러한 외부동기를 제어하는 외부동기형 PAL 전하결합소자 카메라를 제공하기 위한 것이다.
상기의 목적을 달성하기 위한 수단으로써, 이 발명의 구성은, 빛을 전기신호로 변환하고, 타이밍 제어신호에 의해 전기적인 영상신호를 출력하는 전하결합소자와, 제1수직동기신호, 제1수평동기신호, 주클럭을 수신하여, 각각의 타이밍을 제어하여, 주클럭을 절반클럭과 제어 신호를 출력하는 타이밍 발생기와, 일정한 전압에 의하여 변환된 주파수인 색동기 클럭을 출력하는 제1 전압제어발진기와, 상기의 색동기 클럭, 상기의 주클럭의 절반클럭을 수신하여 각각 그 동기를 제어하여, 동기 제어된 신호와 색동기출력 클럭, 제1수평동기신호와 제1수직동기신호, 위상비교된 신호를 출력하는 동기발생기와, 상기의 동기발생기의 위상비교된 신호를 수신하여, 이를 필터링하여 출력하는 저역필터와, 상기의 저역필터의 출력을 수신하여, 일정전압에 의해 제어되는 주파수인 상기의 주클럭을 출력하는 제2 전압제어발진기와, 상기의 타이밍발생기의 제어 신호와 전하결합소자의 전기적인 신호를 수신하여, 이를 자동이득조절과 샘플 홀드시키는 연산처리를 하여 적색휘도신호와 청색휘도신호를 출력하는 연산기와, 상기의 적색휘도신호와 청색휘도신호를 수신하여, 이를 인코딩하고, 상기의 동기발생기의 동기 제어된 신호와 색동기출력 클럭에 의해 동기시켜 출력신호를 출력하는 인코더와, 외부입력신호와 상기의 동기발생기의 제1수평동기신호와 제1수직동기신호를 수신하여, 외부동기 집적회로를 통해서 수평리셋신호와 수직리셋신호, 외부에서 입력된 버스트신호와 내부에서 만들어지는 버스트 신호와의 위상비교신호를 출력하는 외부동기수단과, 상기의 외부동기수단의 위상비교된 신호를 수신하여, 이를 필터링하여 출력하는 제2저역필터와, 상기의 제2저역필터의 출력을 수신하여 온이면 복합 비디오 신호를, 오프이면 비디오 신호를 상기의 제1 전압제어발진기로 출력하는 스위치로 이루어진다.
또한, 상기의 외부동기수단의 구성은, 상기의 외부입력신호와 색동기 클럭을 수신하여, 각각의 버스트 신호의 위상비교출력과 외부동기출력을 출력하는 외부동기 집적회로와; 상기의 외부동기 집적회로의 버스트출력을 수신하여, 이를 발진주기에 의해 발진시켜 출력하는 멀티바이브레이터와; 상기의 버스트출력을 제1입력단자로 수신하고, 상기의 멀티바이브레이터의 출력을 제2입력단자로 수신하여, 이를 논리곱하여 출력하는 제1논리곱회로와; 상기의 제1논리곱회로의 출력을 수신하여, 그 피크를 검출하여 하이논리값 또는 로우논리값을 출력하는 피크 디텍터와; 상기의 외부동기 집적회로의 외부동기출력을 제1입력단자로 수신하고, 상기의 피크 디텍터의 출력을 제2입력단자로 수신하여, 이를 논리곱하여 출력하는 제2논리곱회로로 이루어진다.
상기의 구서에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부한 도면을 참조로 설명하면 다음과 같다.
제2도는 이 발명의 실시예에 따른 외부동기형 전하결합소자 카메라의 구성도이고,
제3도는 이 발명의 실시예에 따른 동기발생기의 세부 구성도이고,
제4도는 이 발명의 실시예에 따른 외부동기수단의 회로도이다.
첨부한 제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 외부동기형 전하결합소자 카메라의 구성은, 빛을 전기신호로 변환하고, 타이밍 제어신호에 의해 전기적인 영상신호(CCD-Out)를 출력하는 전하결합소자(Charge Coupled Device)(101)와; 제1수직동기신호(VD1), 제1수평동기신호(HD1), 주클럭(mainclock)을 수신하여, 각각의 타이밍을 제어하여, 주클럭의 절반클럭(CL)과 제어 신호(PC)를 출력하는 타이밍 발생기(Timing Generator)(102)와; 일정한 전압에 의하여 변환된 주파수인 색동기 클럭(4fscin)을 출력하는 제1 전압제어발진기(Voltage Controlled Oscillator:VCO)(106)와; 상기의 색동기 클럭(4fscin), 상기의 주클럭의 절반클럭(CL)을 수신하여 각각 그 동기를 제어하여, 동기 제어된 신호와 색동기출력 클럭(4fscout), 제1수평동기신호(HD1)와 제1수직동기신호(VD1), 위상비교된 신호를 출력하는 동기발생기(Synchronization Generator)(103)와; 상기의 동기발생기(103)의 위상비교된 신호를 수신하여, 이를 필터링하여 출력하는 제1저역필터(Low Pass Filter)(105)와; 상기의 제1저역필터(105)의 출력을 수신하여, 일정전압에 의해 제어되는 주파수인 상기의 주클럭(mainclock)을 출력하는 제2 전압제어발진기(VCO)(104)와; 상기의 타이밍발생기(102)의 제어 신호(PC)와 전하결합소자(101)의 전기적인 신호(CCD-Out)를 수신하여, 이를 자동이득조절(Auto Gain Control:AGC)과 샘플 홀드(Sample Hold:S/H)시키는 연산처리를 하여 적색휘도신호(R-Y)와 청색휘도신호(B-Y)를 출력하는 연산기(Processor)(107)와; 상기의 적색휘도신호(R-Y)와 청색휘도신호(B-Y)를 수신하여, 이를 인코딩하고, 상기의 동기발생기(103)의 동기 제어된 신호와 색동기출력 클럭(4fscout)에 의해 동기시켜 출력신호(CVBS)를 출력하는 인코더(Encoder)(108)와; 외부입력신호(External Sync. Signal)와 상기의 동기발생기(103)의 제1수평동기신호(HD1)와 제1수직동기신호(VD1)를 수신하여, 외부동기 직접회로를 통해서 수평리셋신호(HRI)와 수직리셋신호(VRI), 외부에서 입력된 버스트 신호와 내부에서 만들어지는 버스트 신호와의 위상비교신호(SCPCO)를 출력하는 외부동기수단(109)과; 상기의 외부동기수단(109)의 위상비교신호(SCPCO)를 수신하여, 이를 필터링하여 출력하는 제2저역필터(110)와; 상기의 제2저역필터(110)의 출력을 수신하여 온이면 복합 비디오 신호를, 오프이면 비디오 신호를 제1 전압제어발진기로 출력(X1)하는 스위치(111)로 이루어진다.
또한, 상기의 외부동기수단(109)의 구성은, 상기의 외부입력신호(External Syncro. Signal)와 색동기 클럭(4fscin)을 수신하여, 그 동기를 제어하여 버스트출력(BURST)과 외부동기출력(EXT)을 출력하는 외부동기 집적회로(114)와; 상기의 외부동기 집적회로(114)의 버스트출력(BURST)을 수신하여, 이를 발진주기에 의해 발진시켜 출력하는 멀티바이브레이터(112)와; 상기의 버스트출력(BURST)을 제1입력단자로 수신하고, 상기의 멀티바이브레이터(112)의 출력을 제2입력단자로 수신하여, 이를 논리곱하여 출력하는 제1논리곱회로(AND1)와; 상기의 제1논리곱회로(AND1)의 출력을 수신하여, 그 피크를 검출하여 하이논리값 또는 로우논리값을 출력하는 피크 디텍터(113)와; 상기의 외부동기 집적회로(114)의 외부동기출력(EXT)을 제1입력단자로 수신하고, 상기의 피크 디텍터(113)의 출력을 제2입력단자로 수신하여, 이를 논리곱하여 출력하는 제2논리곱회로(AND2)로 이루어진다.
또한, 상기의 피크 디텍터(113)의 구성은, 애노드(Anode)가 상기의 제1논리곱회로(AND1)의 출력과 연결되어 있는 다이오드(D1)와; 한단이 접지전원과 연결되고, 다른 한단은 상기의 다이오드(D1)의 캐소드(Cathode)와 연결되는 저항(R)과; 한단이 접지전원과 연결되고, 다른 한단은, 상기의 다이오드(D1)의 캐소드와 공통으로 연결되며, 상기의 제2논리곱회로(AND2)의 한단과 연결된 커패시터(C)로 이루어진다.
상기의 구성에 의한 이 발명의 실시예에 따른 외부동기형 전하결합소자 카메라의 작용은 다음과 같다.
외부동기형 PAL 방식에서는 입력되는 동기신호가 흑백신호, 복합 비디오 신호(CVS), 복합 비디오 버스트 신호(CVBS) 등의 신호가 있으며, 이 3가지 신호에 따라 각각 동기를 일치시킬 수 있다.
제2도를 참고로 하여, 전하결합소자(CCD)(101)는 빛을 전기신호로 변환하고, 타이밍 제어신호에 의해 전기적인 영상신호(CCD-Out)를 출력하며, 타이밍 발생기(Timing Generator)(102)에서는 제1수직동기신호(VD1), 제1수평동기신호(HD1), 주클럭(mainclock)을 수신하여, 각각의 타이밍을 제어하여, 주클럭의 절반클럭(CL)과 제어 신호(PC)를 출력하며, 제1 전압제어발진기(Voltage Controlled Oscillator:VCO)(106)는 일정한 전압에 의하여 변환된 주파수인 색동기 클럭(4fscin)을 출력하게 된다.
동기발생기(Synchronization Generator)(103)는 상기의 색동기 클럭(4fscin), 상기의 주클럭의 절반클럭(CL)을 수신하여 각각 그 동기를 제어하여, 동기 제어된 신호와 색동기출력 클럭(4fscout), 제1수평동기신호(HD1)와 제1수직동기신호(VD1), 위상비교된 신호를 출력하고, 제1저역필터(Low Pass Filter)(105)는 상기의 동기발생기(103)의 위상비교된 신호를 수신하여, 이를 필터링하여 출력하며, 제2 전압제어발진기(VCO)(104)는 상기의 제1저역필터(105)의 출력을 수신하여, 일정전압에 의해 제어되는 주파수인 상기의 주클럭(mainclock)을 출력한다.
연산기(Processor)(107)는 상기의 타이밍발생기(102)의 제어 신호(PC)와 전하결합소자(101)의 전기적인 신호(CCD-Out)를 수신하여, 이를 자동이득조절(Auto Gain Control:AGC)과 샘플 홀드(Sample Hold:S/H)시키는 연산처리를 하여 적색휘도신호(R-Y)와 청색휘도신호(B-Y)를 출력하고, 인코더(Encoder)(108)는 상기의 적색휘도신호(R-Y)와 청색휘도신호(B-Y)를 수신하여, 이를 인코딩하고, 상기의 동기발생기(103)의 동기 제어된 신호와 색동기출력 클럭(4fscout)에 의해 동기시켜 출력신호(CVBS)를 출력한다. 여기에서, 주클럭(mainclock)은 28.375㎒이고, 색동기 클럭(4fscin)은 17.734㎒가 되며, 상기의 출력신호(CVBS)는 복합 비디오 버스트 신호(Composite Video Burst Signal)가 된다.
외부동기수단(109)에서는 외부입력신호(IN)와 상기의 동기발생기(103)의 제1수평동기신호(HD1)와 제1수직동기신호(VD1)를 수신하여, 외부동기 집적회로를 통해서 수평리셋신호(HRI)와 수직리셋신호(VRI), 위상비교된 신호(SCPCO)을 출력하게 된다.
이때, 제4도를 참고로 하여, 외부동기 집적회로(114)는 상기의 외부입력신호(External Syncro. Signal)와 색동기 클럭(4fscin)을 수신하여, 그 동기를 제어하여 버스트출력(BURST)과 외부동기출력(EXT)을 출력하고, 멀티바이브레이터(112)는 상기의 외부동기 집적회로(114)의 버스트출력(BURST)을 수신하여, 이를 발진주기에 의해 발진시켜 출력한다. 그리고, 제1논리곱회로(AND1)는 상기의 버스트출력(BURST)을 제1입력단자로 수신하고, 상기의 멀티바이브레이터(112)의 출력을 제2입력단자로 수신하여, 이를 논리곱하여 출력하고, 피크 디텍터(113)는 상기의 제1논리곱회로(AND1)의 출력을 수신하여, 그 피크를 검출하여 하이논리값 또는 로우논리값을 출력하며, 제2논리곱회로(AND2)는 상기의 외부동기 집적회로(114)의 외부동기출력(EXT)을 제1입력단자로 수신하고, 상기의 피크 디텍터(113)의 출력을 제2입력단자로 수신하여, 이를 논리곱하여 출력하게 되어 있다.
제2저역필터(110)는 상기의 외부동기수단(109)의 위상비교된 신호(SCPCO)을 수신하여, 이를 필터링하여 출력하고, 스위치(111)에서는 상기의 제2저역필터(110)의 출력을 수신하여 온이면 복합 비디오신호를, 오프이면 비디오신호를 상기의 제1 전압제어발진기로 출력(X1)하게 된다.
제3도는 동기발생기의 세부 구성도로써, 제1 전압제어발진기(106)의 출력(X2)과 주클럭의 절반클럭(CL)을 수신하여, 동기 제어된 신호와 색동기출력 클럭(4fscout)과 위상비교된 신호(X3)를 출력하는 것을 보이고 있다.
또한, 외부동기형 PAL 방식에서의 동기 일치를 이루는 기본 방식은 다음과 같다. 먼저, 흑백영상신호 상당 입력일 때는 수직리셋신호(VRI)와 수평리셋신호(HRI)로 각각 리셋(Reset)을 건다. 다음에 칼라영상신호 상당 입력일 때는 수직리셋신호(VRI)와 수평리셋신호(HRI)로 리셋을 걸고, 색동기 클럭(4fsc)으로 위상동기루프(PLL)를 형성한다. 그리고, 내부동기일 때는 동기발생기(30)에서 저역필터(50)를 거쳐 적분된 값을 제2 전압제어발진기(40)에 인가하게 되어 있다.
외부동기형 PAL 방식에서는 입력되는 신호에 따라서 주클럭(mainclock)과 색동기 클럭(4fscin)의 위상이 일치해야만 완전한 영상신호를 얻을 수 있기 때문에 제2도의 구성과 같이 타이밍발생기(102)로 입력되는 주클럭과 동기발생기(103)로 입력되는 색동기 클럭(4fscin)이 외부에서 입력되는 신호(External Syncro. Signal)의 위상에 동기를 시키도록 구성된다.
내부동기일 때, 두개의 클럭의 위상의 비교 방법은 제2 전압제어발진기(104)에서 발진되어 출력되는 주클럭을 타이밍발생기(102)로 입력해서, 타이밍발생기(102)에 의해 주클럭의 절반클럭(CL)을 동기발생기(103)로 입력하고, 제1 전압제어발진기(106)에서 출력되는 색동기 클럭(4fsc)도 동시에 동기발생기(103)에 입력되어 동기발생기(103)가 갖는 위상비교 기능에 의해 두 클럭의 위상차 신호(X3)가 출력되어, 제1저역필터(105)로 입력되고, 제1저역필터(105)는 이 신호를 적분하여 아날로그량으로 변환하여 주클럭과 색동기 클럭의 위상을 동기시킨다.
제4도를 참고로 하여, 외부동기일 때, 먼저 흑백영상신호 상당 입력일 때, 입력되는 동기신호가 외부동기 집적회로(114)를 통해서 출력되는 수직리셋신호(VRI)로 리셋을 걸고, 수평리셋신호(HRI)를 가변하여 리셋을 건다. 주클럭과 색동기 클럭의 동기를 일치시키는 것은 내부동기일 때와 동일하다.
다음에, 칼라 영상신호 상당 입력일 때, 입력되는 동기신호가 외부동기 집적회로(114)를 통해서 출력되는 수직리셋신호(VRI)로 리셋을 걸고, 수평리셋신호(HRI)를 가변하여 리셋을 건다. 외부에서 입력되는 색동기 클럭과 동기발생기(103)에서 출력되는 색동기출력 클럭(4fscout)이 외부동기 집적회로(114)로 입력되어, 외부동기 집적회로(114)가 갖는 위상비교 기능에 의해서 두 클럭의 위상차 신호(X3)가 출력되어 제1저역필터(105)로 입력되고, 이 신호를 적분하여 아날로그량으로 변환하면, 결국, 외부에서 입력되는 색동기 클럭과 동기발생기(103)에서 출력되는 색동기 클럭(4fscout)이 동기된다. 동시에, 가변된 색동기 클럭(4fscout)과 주클럭의 절반클럭(CL)이 동기발생기(103)에 입력되고, 그 동기를 제어하여 두 클럭의 위상차 신호(SCPCO)가 출력되어, 제2저역필터(110)로 입력되고, 이 신호를 적분하여 아날로그량으로 변환하면, 결국 주클럭이 가변된 색동기 클럭(4fscout)의 위상과 동기되는 것이다.
또한, 복합 버스트 동기 입력(BURST)과 그 외의 입력의 스위칭은 제4도의 출력과 피크 디텍터(114)를 이용하여 복합 버스트 동기(Composite Burst Sync)와 복합 동기(Composite Sync)를 구분하며, 제4도의 외부동기출력(EXT)으로 외부동기와 내부동기를 구분하게 된다.
상기의 두 신호를 제2논리곱회로(AND2)로 연결하여 외부동기(EXT)이면서 복합 버스트 동기(BURST)일 때만 하이논리값으로 하여 위상비교 출력(CBS)을 스위칭 하게 된다.
그러므로 상기와 같이 동작하는 이 발명의 효과는, 외부동기와 내부동기회로를 내장한 PAL 방식의 전하결합소자 카메라에 관한 것으로 다수의 입력을 가지고 영상처리를 하는 시스템에서 그 시스템의 동기의 기준을 사용자 측에서 임의로 지정하여 입력함으로써, 전하결합소자 카메라를 제어할 수 있는 외부동기형 전하결합소자 카메라를 제공할 수 있다.

Claims (5)

  1. 전하결합소자 카메라에 있어서, 빛을 전기신호로 변환하고, 타이밍 제어신호에 의해 전기적인 영상신호를 출력하는 전하결합소자와, 제1수직동기신호, 제1수평동기신호, 주클럭을 수신하여, 각각의 타이밍을 제어하여, 주클럭의 절반클럭과 제어 신호를 출력하는 타이밍 발생기와, 일정한 전압에 의하여 변환된 주파수인 색동기 클럭을 출력하는 제1전압제어발진기와, 상기의 색동기 클럭, 상기의 주클럭의 절반클럭을 수신하여 각각 그 동기를 제어하여, 동기 제어된 신호와 색동기출력 클럭, 제1수평동기신호와 제1수직동기신호, 위상비교된 신호를 출력하는 동기발생기와, 상기의 동기발생기의 위상비교된 신호를 수신하여, 이를 필터링하여 출력하는 저역필터와, 상기의 저역필터의 출력을 수신하여, 일정전압에 의해 제어되는 주파수인 상기의 주클럭을 출력하는 제2 전압제어발진기와, 상기의 타이밍발생기의 제어 신호와 전하결합소자의 전기적인 신호를 수신하여, 이를 자동이득조절과 샘플 홀드시키는 연산처리를 하여 적색휘도신호와 청색휘도신호를 출력하는 연산기와, 상기의 적색휘도신호와 청색휘도신호를 수신하여, 이를 인코딩하고, 상기의 동기발생기의 동기 제어된 신호와 색동기출력 클럭에 의해 동기시켜 출력신호를 출력하는 인코더와, 외부입력신호와 상기의 동기발생기의 제1수평동기신호와 제1수직동기신호를 수신하여, 외부동기 집적회로를 통해서 수평리셋신호와 수직리셋신호, 외부에서 입력된 버스트신호와 내부에서 만들어지는 버스트 신호와의 위상비교신호를 출력하는 외부동기수단과, 상기의 외부동기수단의 위상비교된 신호를 수신하여, 이를 필터링하여 출력하는 제2저역필터와, 상기의 제2저역필터의 출력을 수신하여 온이면 복합 비디오 신호를, 오프이면 비디오 신호를 상기의 제1 전압제어발진기로 출력하는 스위치를 포함하는 것을 특징으로 하는 외부동기형 전하결합소자 카메라.
  2. 제1항에 있어서, 상기의 외부동기수단은, 상기의 외부입력신호와 색동기 클럭을 수신하여, 그 동기를 제어하여 버스트출력과 외부동기출력을 출력하는 외부동기 집적회로와, 상기의 외부동기 집적회로의 버스트출력을 수신하여, 이를 발진주기에 의해 발진시켜 출력하는 멀티바이브레이터와, 상기의 버스트출력을 제1입력단자로 수신하고, 상기의 멀티바이브레이터의 출력을 제2입력단자로 수신하여, 이를 논리곱하여 출력하는 제1논리곱회로와, 상기의 제1논리곱회로의 출력을 수신하여, 그 피크를 검출하여 하이논리값 또는 로우논리값을 출력하는 피크 디텍터와, 상기의 외부동기 집적회로의 외부동기출력을 제1입력단자로 수신하고, 상기의 피크 디텍터의 출력을 제2입력단자로 수신하여, 이를 논리곱하여 출력하는 제2논리곱회로를 포함하는 것을 특징으로 하는 외부동기형 전하결합소자 카메라.
  3. 제2항에 있어서, 상기의 피크 디텍터는, 애노드가 상기의 제1논리곱회로의 출력과 연결되어 있는 다이오드와; 한단이 접지전원과 연결되고, 다른 한단은 상기의 다이오드의 캐소드와 연결되는 저항과; 한단이 접지전원과 연결되고, 다른 한단은, 상기의 다이오드의 캐소드와 공통으로 연결되는 커패시터를 포함하는 것을 특징으로 하는 외부동기형 전하결합소자 카메라.
  4. 제1항에 있어서, 상기의 주클럭은, 28.375㎒인 것을 특징으로 하는 외부동기형 전하결합소자 카메라.
  5. 제1항에 있어서, 상기의 색동기 클럭은, 17.734㎒인 것을 특징으로 하는 외부동기형 전하결합소자 카메라.
KR1019960010205A 1996-04-04 1996-04-04 외부동기형 전하결합소자 카메라 KR100189051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010205A KR100189051B1 (ko) 1996-04-04 1996-04-04 외부동기형 전하결합소자 카메라

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010205A KR100189051B1 (ko) 1996-04-04 1996-04-04 외부동기형 전하결합소자 카메라

Publications (2)

Publication Number Publication Date
KR970071111A KR970071111A (ko) 1997-11-07
KR100189051B1 true KR100189051B1 (ko) 1999-06-01

Family

ID=19455075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010205A KR100189051B1 (ko) 1996-04-04 1996-04-04 외부동기형 전하결합소자 카메라

Country Status (1)

Country Link
KR (1) KR100189051B1 (ko)

Also Published As

Publication number Publication date
KR970071111A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US4994900A (en) Television receiver
US6538702B1 (en) Digital color signal reproducing circuit
KR100717236B1 (ko) 영상 신호 처리 회로
KR100189051B1 (ko) 외부동기형 전하결합소자 카메라
NL192177C (nl) Signaalbewerkingsschakeling voor het onafhankelijk van een toegepaste standaard-signaaloverdrachtsmodus bewerken van de chrominantiesignaal- component.
JP3118395B2 (ja) クロマ信号処理装置
JPH07264465A (ja) ビデオカメラ
JP3485623B2 (ja) ビデオカメラ
KR100189052B1 (ko) 팔-엠 방식의 컬러 씨씨디 카메라
JP2529288B2 (ja) 映像信号サンプリングクロック発生装置
KR0165380B1 (ko) Pal 방식의 칼라 전하 결합 소자 카메라
KR100287783B1 (ko) 씨씨티브이카메라
KR960010225Y1 (ko) 외부 동기회로
JP2001094821A (ja) サンプリングクロック生成回路
JP2001339631A (ja) ビデオカメラおよびビデオカメラシステム
JP2000092373A (ja) カメラシステムおよびその制御方法
KR910005363Y1 (ko) 크로마 키이신호 발생기
JP3474999B2 (ja) ビデオカメラ
KR0176629B1 (ko) 연속 버스트신호에 동기된 엔티에스시/팔 겸용 영상처리 클럭 발생회로
JPH1093986A (ja) テレビジョン受信装置
JP3945228B2 (ja) 外付けａｄ変換器を用いた高速サンプリングシステム
JPH05328167A (ja) ５０Ｈｚ用電源同期方式
JP2001112016A (ja) 映像信号処理装置
JPH077278U (ja) 外部同期装置
JP2003274215A (ja) 信号発生回路およびこれを備えるビデオカメラ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090108

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee