KR100188028B1 - 에이치 브리지형 구동회로 - Google Patents

에이치 브리지형 구동회로 Download PDF

Info

Publication number
KR100188028B1
KR100188028B1 KR1019960031320A KR19960031320A KR100188028B1 KR 100188028 B1 KR100188028 B1 KR 100188028B1 KR 1019960031320 A KR1019960031320 A KR 1019960031320A KR 19960031320 A KR19960031320 A KR 19960031320A KR 100188028 B1 KR100188028 B1 KR 100188028B1
Authority
KR
South Korea
Prior art keywords
current
transistor
base
control
pair
Prior art date
Application number
KR1019960031320A
Other languages
English (en)
Other versions
KR980012822A (ko
Inventor
김동훈
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960031320A priority Critical patent/KR100188028B1/ko
Publication of KR980012822A publication Critical patent/KR980012822A/ko
Application granted granted Critical
Publication of KR100188028B1 publication Critical patent/KR100188028B1/ko

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/03Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
    • H02P7/04Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/265Current mirrors using bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 에이치 브리지 구동회로에 관한 것으로서, 특히 4개의 전력 트랜지스터들; 제 1 입력단자와 제 2 입력단자의 사이에 인가되는 전압신호의 차를 차동입력하는 트랜지스터쌍; 상기 트랜지스터쌍의 어느 한 트랜지스터의 콜렉터전류에 비례하는 한 쌍의 제어전류와 피드백전류를 발생하는 한 쌍의 구동수단들; 전원전압과 상기 제 1 노드 사이에 연결된 제 1 외부저항; 상기 전원전압과 제 2 노드 사이에 연결된 제 2 외부저항; 상기 제 1 및 제 2 외부저항들의 비에 의해 설정되는 제 3 제어전류를 상기 제 1 또는 제 2 피드백전류에 의해 가감하여 상기 차동입력 트랜지스터쌍의 게인을 제어함으로써 출력 트랜지스터의 베이스 전류를 제어하는 제어수단을 구비하는 것을 특징으로 한다.

Description

에이치 브리지형 구동회로
본 발명은 에이치 브리지형 구동회로에 관한 것으로서, 특히 부하조건에 관계없이 일정한 베타특성을 유지되도록 제어 가능한 에이치 브리지형 구동회로에 관한 것이다.
도 1에 도시된 종래의 에이치 브리지형 구동회로는 모터와 같은 부하(10)의 일측단자와 전원전압의 사이에 연결된 제 1 전력 트랜지스터(Q1), 부하(10)의 일측단자와 접지전압의 사이에 연결된 제 2 전력 트랜지스터(Q2), 부하(10)의 타측단자와 전원전압의 사이에 연결된 제 3 전력 트랜지스터(Q3), 부하(10)의 타측단자와 접지전압의 사이에 연결된 제 4 전력 트랜지스터(Q4), 상기 제 1 및 제 2 전력 트랜지스터(Q1, Q2)를 스위칭 구동시키는 제 1 구동수단(20), 상기 제 3 및 제 4 전력 트랜지스터(Q3, Q4)를 스위칭 구동시키는 제 2 구동수단(30)을 포함한다. 따라서, 모터(10)의 정회전시에는 제 1 및 제 4 전력 트랜지스터(Q1, Q4)가 턴온되어 모터(10)에 출력전류가 인가되며, 모터(10)의 역회전시에는 제 3 및 제 2 전력 트랜지스터(Q3, Q2)가 턴온되어 모터(10)에 출력전류가 인가되게 된다. 이와같은 종래의 회로는 전력 트랜지스터들의 베이스전류가 제 1 및 제 2 구동수단(20, 30)으로부터 제공되는 바, 이러한 베이스전류가 고정되어 있기 때문에 부하조건에 따라 출력전류가 제한을 받게 되는 문제가 있었다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 외부 저항의 저항값 설정에 의하여 출력 트랜지스터의 베이스전류를 조절하는 것이 가능함으로써 부하조건에 관게없이 항상 일정한 베타값을 유지할 수 있는 에이치 브리지형 구동회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 회로는 제 1 노드와 제 1 출력단자 사이에 연결된 제 1 전력 트랜지스터; 제 1 노드와 제 2 출력단자 사이에 연결된 제 2 전력 트랜지스터; 상기 제 1 출력단자와 접지 사이에 연결된 제 3 전력 트랜지스터; 상기 제 2 출력단자 접지 사이에 연결된 제 4 전력 트랜지스터; 제 1 입력단자와 제 2 입력단자의 사이에 인가되는 전압신호의 차를 차동입력하는 에미터 결합 차동입력 트랜지스터쌍; 상기 트랜지스터쌍의 어느 한 트랜지스터의 콜렉터전류에 비례하는 제 1 및 제 2 제어전류와 제 1 피드백전류를 발생하고 상기 제 1 제어전류는 상기 제 2 전력 트랜지스터의 베이스에 인가되고, 제 2 제어전류는 상기 제 3 전력 트랜지스터의 베이스에 인가되는 제 1 구동수단; 상기 트랜지스터쌍의 다른 한 트랜지스터의 콜렉터전류에 비례하는 제 3 및 제 4 제어전류와 제 2 피드백전류를 발생하고 상기 제 3 제어전류는 상기 제 1 전력 트랜지스터의 베이스에 인가되고, 제 4 제어전류는 상기 제 4 전력 트랜지스터의 베이스에 인가되는 제 2 구동수단; 전원전압과 상기 제 1 노드 사이에 연결된 제 1 외부저항; 상기 전원전압과 제 2 노드 사이에 연결된 제 2 외부저항; 및 상기 제 1 및 제 2 외부저항들의 비에 의해 설정되는 제 3 제어전류를 상기 제 1 또는 제 2 피드백전류에 의해 가감하여 상기 차동입력 트랜지스터쌍의 게인을 제어함으로써 출력 트랜지스터의 베이스 전류를 제어하는 제어수단을 구비하는 것을 특징으로 한다.
도 1은 종래의 에이치 브리지형 구동회로의 구성을 나타낸 회로도.
도 2는 본 발명에 의한 에이치 브리지형 구동회로의 구성을 나타낸 회로도.
도 3은 본 발명에 의한 에이치 브리지형 구동회로의 출력 트랜지스터의 전원전압에 따른 베타특성을 나타낸 그래프.
도 4는 본 발명에 의한 에이치 브리지형 구동회로의 출력 트랜지스터의 전원전압에 따른 출력전류특성을 나타낸 그래프.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 의한 에이치 브리지형 구동회로의 구성을 나타낸다. 도 2의 회로는 제 1 노드(N1)와 제 1 출력단자(VO1) 사이에 연결된 제 1 전력 트랜지스터(Q1), 제 1 노드(N1)와 제 2 출력단자(VO2) 사이에 연결된 제 2 전력 트랜지스터(Q2), 상기 제 1 출력단자(VO1)와 접지 사이에 연결된 제 3 전력 트랜지스터(Q3), 상기 제 2 출력단자(VO2)와 접지 사이에 연결된 제 4 전력 트랜지스터(Q4)를 포함한다.
회로는 제 1 입력단자(VIN1)와 제 2 입력단자(VIN2)의 사이에 인가되는 전압신호의 차를 차동입력하는 NPN트랜지스터(Q5, Q6)으로 구성된 에미터 결합 차동입력 트랜지스터쌍(100), 상기 트랜지스터쌍(100)의 한 트랜지스터(Q5)의 콜렉터전류에 비례하는 제 1 및 제 2 제어전류와 제 1 피드백전류를 발생하고 상기 제 1 제어전류는 상기 제 2 전력 트랜지스터(Q2)의 베이스에 인가되고, 제 2 제어전류는 상기 제 3 전력 트랜지스터(Q3)의 베이스에 인가하기 위해 트랜지스터들(Q7~Q11)로 구성된 제 1 구동수단(110), 상기 트랜지스터쌍(100)의 다른 한 트랜지스터(Q6)의 콜렉터전류에 비례하는 제 3 및 제 4 제어전류와 제 2 피드백전류를 발생하고 상기 제 3 제어전류는 상기 제 1 전력 트랜지스터(Q1)의 베이스에 인가되고, 제 4 제어전류는 상기 제 4 전력 트랜지스터(Q4)의 베이스에 인가하기 위해 트랜지스터들(Q12~Q16)로 구성된 제 2 구동수단(120), 전원전압과 상기 제 1 노드(N1) 사이에 연결된 제 1 외부저항(R1), 상기 전원전압과 제 2 노드(N2) 사이에 연결된 제 2 외부저항(R2), 상기 제 1 및 제 2 외부저항(R1, R2)들의 비에 의해 설정되는 제 3 제어전류를 상기 제 1 또는 제 2 피드백전류에 의해 가감하여 상기 차동입력 트랜지스터쌍(100)의 게인을 제어함으로써 출력 트랜지스터의 베이스 전류를 제어하기 위해 트랜지스터(Q17~Q24)로 구성된 제어수단(130)을 포함한다.
상기 각 구동수단들(110, 120)은 전원전압과 상기 트랜지스터쌍(100)의 한 트랜지스터(Q5 or Q6)의 콜렉터 사이에 연결된 제 1 트랜지스터(Q7 or Q12), 상기 제 1 트랜지스터(Q7 or Q12)의 베이스와 접지사이에 에미터 및 베이스가 각각 연결되고 상기 제 1 트랜지스터(Q7 or Q12)의 콜렉터에 베이스가 연결된 제 3 트랜지스터(Q8 or Q13), 상기 제 1 트랜지스터(Q7 or Q12)와 각각 전류미러를 형성하기 위해 제 1 트랜지스터(Q7 or Q12)의 베이스에 각 베이스가 공통으로 연결되고 상기 한 쌍의 제어전류 및 피드백전류를 출력하기 위한 3개의 출력 트랜지스터들(Q9, Q10, Q11) or (Q14, Q15, Q16)을 포함한다.
상기 제어수단(130)은 상기 피드백전류에 비례하는 제 1 기준전류를 발생하기 위해 트랜지스터(Q17, Q18)로 구성된 제 1 전류미러수단(132), 제 2 기준전류를 발생하기 위해 트랜지스터(Q19, Q20) 및 저항(R8)로 구성된 제 2 전류미러수단(134), 상기 제 1 및 제 2 노드(N1, N2)에 연결되고, 상기 제 1 기준전류와 제 2 기준전류의 합전류에 비례하는 제 3 기준전류를 발생하기 위해 트랜지스터(Q21, Q22)로 구성된 제 3 전류미러수단(136), 상기 제 3 기준전류에 비례하여 상기 트랜지스터쌍(100)의 공통 에미터전류를 제어하기 위해 트랜지스터(Q23, Q24)로 구성된 제 4 전류미러수단(138)을 포함한다.
이와 같이 구성된 본 발명의 에이치 브리지형 구동회로의 작용 및 효과는 다음과 같다.
입력단자(VIN1)에 인가되는 전압신호가 입력단자(VIN2)에 인가되는 전압신호 보다 높을 경우에는 트랜지스터(Q5)의 콜렉터전류가 흐르게 되고 이에 이 콜렉터전류에 비례하여 제 1 구동수단(110)의 트랜지스터들(Q9, Q10, Q11)의 콜렉터전류가 흐르게 된다. 트랜지스터(Q11)의 콜렉터전류는 제 2 전력 트랜지스터(Q2)의 베이스전류로 인가되고 트랜지스터(Q10)의 콜렉터전류는 제 3 전력트랜지스터(Q3)의 베이스전류로 인가되게 된다. 이에 전원전압(VCC) - 저항(R1) - 제 2 전력 트랜지스터(Q2)의 에미터 콜렉터 - 출력단자(VO1, VO2)의 사이에 연결되는 부하 - 제 3 전력 트랜지스터(Q3)의 에미터 콜렉터 - 접지 로 출력전류가 흐르게 된다. 트랜지스터(Q9)의 콜렉터전류는 피드백전류로 제어수단(130)에 피드백된다. 제어수단(130)의 제 1 전류미러수단(132)의 트랜지스터(Q17)의 콜렉터전류로 제공되는 피드백전류에 비례하여 트랜지스터(Q18)의 콜렉터전류가 발생되고 이 전류가 제 1 기준전류로 제공된다. WP 2 전류미러수단(134)의 저항(R8)에 흐르는 전류에 비례하여 트랜지스터(Q20)의 콜렉터전류가 발생되고 이 전류가 제 2 기준전류로 제공된다. 제 3 전류미러수단(136)의 트랜지스터(Q21)의 콜렉터전류는 제 1 및 제 2 기준전류의 합으로 결정되므로 이 합전류는 고정된 제 2 기준전류 보다는 피드백전류에 비례하는 제 1 기준전류의 변동에 따라 그 크기가 변동되게 된다. 따라서, 트랜지스터(Q21)의 콜렉터전류를 외부저항(r1, r2)의 비에 의해 트랜지스터(Q22)의 콜렉터 전류가 결정되게 된다. 트랜지스터(Q22)의 콜렉터전류는 제 4 전류미러수단(138)의 트랜지스터(Q23)의 콜렉터전류로 제공되고 이에 트랜지스터(Q24)의 콜렉터전류가 결정되게 되므로 트랜지스터쌍(100)의 게인이 조정되게 된다. 트렌지스터쌍(100)의 게인 조정은 결국 구동수단의 출력전류를 조정하게 되므로 전력 트랜지스터의 베이스전류가 조정된다.
즉, 본 발명에서의 출력전류는 다음 수식에 의해 결정된다.
도 3에 도시한 바와 같이, 본 발명에 의한 에이치 브리지 구동회로의 베타특성은 전원전압이 8V~13V로 변화되어도 거의 50으로 안정되게 유지됨을 알 수 있다. 도 4를 참조하면, 전원전압의 8V~13V로 변화에 따라서 출력전류는 750㎃~1150㎃로 변화됨을 알 수 있다.
따라서, 본 발명에서는 외부 저항을 설정함으로써 베이스 전류를 일정하게 조절할 수 있어서 부하 조건에 관계없이 일정한 베타값의 제어가 가능하다.

Claims (3)

  1. 제 1 노드와 제 1 출력단자 사이에 연결된 제 1 전력 트랜지스터; 제 1 노드와 제 2 출력단자 사이에 연결된 제 2 전력 트랜지스터; 상기 제 1 출력단자와 접지 사이에 연결된 제 3 전력 트랜지스터; 상기 제 2 출력단자 접지 사이에 연결된 제 4 전력 트랜지스터; 제 1 입력단자와 제 2 입력단자의 사이에 인가되는 전압신호의 차를 차동입력하는 에미터 결합 차동입력 트랜지스터쌍; 상기 트랜지스터쌍의 어느 한 트랜지스터의 콜렉터전류에 비례하는 제 1 및 제 2 제어전류와 제 1 피드백전류를 발생하고 상기 제 1 제어전류는 상기 제 2 전력 트랜지스터의 베이스에 인가되고, 제 2 제어전류는 상기 제 3 전력 트랜지스터의 베이스에 인가되는 제 1 구동수단; 상기 트랜지스터쌍의 다른 한 트랜지스터의 콜렉터전류에 비례하는 제 3 및 제 4 제어전류와 제 2 피드백전류를 발생하고 상기 제 3 제어전류는 상기 제 1 전력 트랜지스터의 베이스에 인가되고, 제 4 제어전류는 상기 제 4 전력 트랜지스터의 베이스에 인가되는 제 2 구동수단; 전원전압과 상기 제 1 노드 사이에 연결된 제 1 외부저항; 상기 전원전압과 제 2 노드 사이에 연결된 제 2 외부저항; 상기 제 1 및 제 2 외부저항들의 비에 의해 설정되는 제 3 제어전류를 상기 제 1 또는 제 2 피드백전류에 의해 가감하여 상기 차동입력 트랜지스터쌍의 게인을 제어함으로써 출력 트랜지스터의 베이스 전류를 제어하는 제어수단을 구비하는 것을 특징으로 하는 에이치 브리지 구동회로.
  2. 제 1 항에 있어서, 상기 각 구동수단들은 전원전압과 상기 트랜지스터쌍의 한 트랜지스터의 콜렉터 사이에 연결된 제 1 트랜지스터; 상기 제 1 트랜지스터의 베이스와 접지사이에 에미터 및 베이스가 각각 연결되고 상기 제 1 트랜지스터의 콜렉터에 베이스가 연결된 제 3 트랜지스터; 상기 제 1 트랜지스터와 각각 전류미러를 형성하기 위해 제 1 트랜지스터의 베이스에 각 베이스가 공통으로 연결되고 상기 한 쌍의 제어전류 및 피드백전류를 출력하기 위한 3개의 출력 트랜지스터들을 구비하는 것을 특징으로 하는 에이치 브리지 구동회로.
  3. 제 1 항에 있어서, 상기 제어수단은 상기 피드백전류에 비례하는 제 1 기준전류를 발생하는 제 1 전류미러수단; 제 2 기준전류를 발생하는 제 2 전류미러수단; 상기 제 1 및 제 2 노드에 연결되고, 상기 제 1 기준전류와 제 2 기준전류의 합전류에 비례하는 제 3 기준전류를 발생하는 제 3 전류미러수단; 및 상기 제 3 기준전류에 비례하여 상기 트랜지스터쌍의 공통 에미터전류를 제어하는 제 4 전류미러수단을 구비하는 것을 특징으로 하는 에이치 브리지 구동회로.
KR1019960031320A 1996-07-29 1996-07-29 에이치 브리지형 구동회로 KR100188028B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960031320A KR100188028B1 (ko) 1996-07-29 1996-07-29 에이치 브리지형 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960031320A KR100188028B1 (ko) 1996-07-29 1996-07-29 에이치 브리지형 구동회로

Publications (2)

Publication Number Publication Date
KR980012822A KR980012822A (ko) 1998-04-30
KR100188028B1 true KR100188028B1 (ko) 1999-06-01

Family

ID=19468010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960031320A KR100188028B1 (ko) 1996-07-29 1996-07-29 에이치 브리지형 구동회로

Country Status (1)

Country Link
KR (1) KR100188028B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489822B1 (ko) * 2002-11-26 2005-05-16 삼성전기주식회사 H-브리지형 모터의 브레이크 장치

Also Published As

Publication number Publication date
KR980012822A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US5955915A (en) Circuit for limiting the current in a power transistor
EP0255172B1 (en) Switching circuit with hysteresis
US5019789A (en) Adaptive bias circuit for preventing turnoff in a push-pull stage
KR100188028B1 (ko) 에이치 브리지형 구동회로
JP2733962B2 (ja) 利得制御増幅器
EP0711033B1 (en) An operational amplifier which can be switched to different configurations
US3679916A (en) Controlled hysteresis integrated circuit switching circuit
JP2946373B2 (ja) 利得可変増幅器
KR100205233B1 (ko) 게이트 구동회로
JPS622722B2 (ko)
JPH05152660A (ja) 半導体レーザ駆動回路
US4295101A (en) Class AB push-pull quasi-linear amplifiers
KR0146980B1 (ko) 어얼리 효과가 억제된 정밀 전류 미러회로
US5285121A (en) Current switching circuit
JP3318161B2 (ja) 低電圧動作型増幅装置、および、それを用いた光ピックアップ
JP2793094B2 (ja) コンパレータ回路
JPH09321587A (ja) ヒステリシス調整機能付コンパレータ及び電流検出回路
JPS589589A (ja) 小型直流モ−タの速度制御回路
US5047656A (en) Continuous duty circuitry for high speed switching of current from a constant current source
JP3233315B2 (ja) 可変インピーダンス装置
KR950008954B1 (ko) 히스테리시스 특성을 갖는 비교회로
KR100188030B1 (ko) 모터 속도 제어회로
JP2710487B2 (ja) 半導体発光素子駆動回路
JP2604530Y2 (ja) 出力回路
JP2598121Y2 (ja) 電力増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee