JPH09321587A - ヒステリシス調整機能付コンパレータ及び電流検出回路 - Google Patents

Abstract

(57)【要約】 【課題】電流値によりヒステリシスが変化するため、検
出抵抗のバラつきによる検出精度の低下がないヒステリ
シス機能調整付コンパレータを提供する。 【解決手段】コンパレータ３は、差動増幅回路１１、電
圧増幅回路１２、電力増幅回路１３、バイアス電流設定
回路１４、ヒステリシス電圧調整回路１５とから構成さ
れる。ヒステリシス電圧設定回路１５はバイパス回路１
５ａとバイパス電流設定回路１５ｂとから構成されてい
る。バイパス回路１５ａのうち、一方を出力側の電圧が
ハイレベルとなったときオン作動し、他方をオフさせ
る。オン作動しているバイパス回路１５ａは作動増幅回
路１１のトランジスタＱ４から流れる電流の一部をバイ
パスする。又、このバイパスされた電流は、バイパス電
流設定回路１５ｂにより検出電圧と関連した電流と比例
する電流値となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はヒステリシス調整
機能付コンパレータ及び同コンパレータを含む電流検出
回路に関するものである。

【０００２】

【従来の技術】この種のヒステリシス調整機能付コンパ
レータは例えば特開平５−１６７４０５号に提案されて
いる。このヒステリシスを可変とするコンパレータは、
入力電圧と閾値とを比較して出力端子に二値電圧を出力
させるようにされており、入力電圧に応じてヒステリシ
スを可変にするようされている。

【０００３】従来のヒステリシス調整機能付コンパレー
タを適用して出力電流の検出回路を構成した場合、出力
電流を検出抵抗により電圧に変換する必要がある。

【０００４】

【発明が解決しようとする課題】ところが、この検出抵
抗の絶対値のバラツキにより正確に出力電流を検出でき
ない問題が生じる。又、検出対象の出力電流、すなわ
ち、電気負荷からの出力電流は、電気負荷がＰＭＷ駆動
等によりオンオフ制御されている場合には、出力電流に
リップルが生じているため、出力電流の大小により電流
検出回路のヒステリシスを可変する機能が不可欠であ
る。すなわち、電圧ではなく電流にてヒステリシスを可
変できるヒステリシス自動調整機能付電流検出回路が必
要となってくる。

【０００５】そこで、本発明の目的は電流値によりヒス
テリシスが変化するため、入力電圧に比例してヒステリ
シスを可変とするコンパレータに比し、検出抵抗のバラ
つきによる検出精度の低下がないヒステリシス調整機能
付コンパレータ及び同ヒステリシス調整機能付コンパレ
ータを使用した電流検出回路を提供することを目的とし
ている。

【０００６】

【課題を解決するための手段】上記問題点を解決するた
めに請求項１の発明は、検出電圧と、閾値電圧とを比較
して出力側に二値電圧を出力する差動回路を含むコンパ
レータにおいて、差動回路を構成するとともに前記検出
電圧と閾値電圧とにより、各々作動する差動対の各トラ
ンジスタには、前記出力側の二値電圧により互いに逆に
オン・オフ作動し、オン時に前記トランジスタから流れ
る一部の電流をバイパスする差動段電流バイパス回路
と、前記差動段電流バイパス回路に接続され、前記検出
電圧と関連した電流と比例する電流に基づいてバイパス
電流値を設定するバイパス電流設定回路とを含むヒステ
リシス電圧設定回路を接続したことを特徴とするヒステ
リシス調整機能付コンパレータをその要旨としている。

【０００７】請求項２の発明は、検出抵抗の検出電圧に
基づいて同検出抵抗に流れる検出電流に比例した電流を
流す電圧電流変換回路と、検出抵抗の検出電圧と、閾値
電圧とを比較して出力側に二値電圧を出力する差動回路
を含むコンパレータであって、差動回路を構成するとと
もに前記検出電圧と閾値電圧とにより、各々作動する差
動対の各トランジスタには、前記出力側の二値電圧によ
り互いに逆にオン・オフ作動し、オン時に前記トランジ
スタから流れる一部の電流をバイパスする差動段電流バ
イパス回路と、前記差動段電流バイパス回路に接続さ
れ、前記検出抵抗に流れる検出電流と比例した電流に基
づいてバイパス電流値を設定するバイパス電流設定回路
とを含むヒステリシス電圧設定回路を接続したコンパレ
ータとを備えた電流検出回路をその要旨としている。な
お、この発明においては、比例とは、１：１の関係も含
むものとする。

【０００８】（作用）請求項１の発明によれば、差動対
のトランジスタの差動段電流バイパス回路のうち、一方
を出力側の電圧がハイレベルとなったときオン作動し、
他方をオフさせる。ヒステリシス電圧設定回路におい
て、オン作動している差動段電流バイパス回路は、差動
対の一方のトランジスタから流れる電流の一部をバイパ
スする。又、このバイパスされた電流は、バイパス電流
設定回路により検出電圧と関連した電流と比例する電流
値となる。又、出力側の電圧がローレベルとなったと
き、一方の差動段電流バイパス回路をオフし、他方の差
動段電流バイパス回路をオン作動させる。オン作動して
いる差動段電流バイパス回路は、差動対の他方のトラン
ジスタから流れる電流の一部をバイパスする。又、この
バイパスされた電流は、バイパス電流設定回路により検
出電圧と関連した電流と比例する電流値となる。この結
果、検出電圧と関連した電流に応じたヒステリシスをも
ったコンパレータとなる。

【０００９】請求項２の発明によれば、電圧電流変換回
路は、検出抵抗の検出電圧に基づいて同検出抵抗に流れ
る検出電流に比例した電流を流す。コンパレータは、ヒ
ステリシス電圧設定回路において、差動対のトランジス
タの差動段電流バイパス回路のうち、一方を出力側の電
圧がハイレベルとなったときオン作動し、他方をオフさ
せる。オン作動している差動段電流バイパス回路は、差
動対の一方のトランジスタから流れる電流の一部をバイ
パスする。又、このバイパスされた電流は、バイパス電
流設定回路により検出抵抗の検出電圧と関連した電流と
比例する電流値となる。又、出力側の電圧がローレベル
となったとき、一方の差動段電流バイパス回路をオフ
し、他方の差動段電流バイパス回路をオン作動させる。
オン作動している差動段電流バイパス回路は、差動対の
他方のトランジスタから流れる電流の一部をバイパスす
る。又、このバイパスされた電流は、バイパス電流設定
回路により検出抵抗の検出電圧と関連した電流と比例す
る電流値となる。

【００１０】従って、この電流検出回路のコンパレータ
は、検出抵抗の検出電流に応じたヒステリシスを備える
ため、電流検出回路は検出抵抗のバラつきによる検出精
度の低下がない。

【００１１】

【発明の実施の形態】以下、本発明を具体化した実施の
一形態を図１乃至図３及び図５に従って説明する。

【００１２】図１は電流検出回路の電気回路を示してい
る。図２はヒステリシス調整機能付コンパレータの電気
回路を示している。図３は電流検出電圧発生回路の特性
図、図５はヒステリシス調整機能付コンパレータの特性
図を示している。

【００１３】なお、以下で説明されるトランジスタＱ１
〜Ｑ５、Ｑ９，Ｑ１８、Ｑ１９，Ｑ２１はＰチャネルＭ
ＯＳトランジスタにて構成され、又、トランジスタＱ６
〜Ｑ８、Ｑ１０〜Ｑ１７、Ｑ２０はＮチャネルＭＯＳト
ランジスタにて構成されている。

【００１４】図１に示すように本実施の形態の電流検出
回路１は、電圧電流変換回路２、ヒステリシス調整機能
付コンパレータ（以下、コンパレータという）３、電流
検出電圧発生回路４、出力制御回路５等により構成さ
れ、ＩＣチップ化されている。

【００１５】電気負荷６はトランジスタＱ２１を介して
電源ＶBBに接続され、出力制御回路５から印加される制
御信号に基づいてトランジスタＱ２１がオン・オフ制御
されることにより駆動される。電気負荷６の接地側端子
は検出抵抗ＲSを介して接地されている。前記出力制御
回路５は図示しない制御回路からの出力ＯＮ／ＯＦＦ信
号に基づいて前記トランジスタＱ２１に制御信号を印加
する。なお、トランジスタＱ２１のドレイン・ソース間
には保護用のダイオードＤが接続されている。

【００１６】電源ＶccとＧＮＤ間にはトランジスタＱ１
９、Ｑ２０、抵抗Ｒ１の直列回路が接続されている。前
記トランジスタＱ１９のゲートはドレインに接続されて
いる。前記抵抗Ｒ１は抵抗ＲSと同じ抵抗値とされてい
る。オペアンプ７はその非反転入力端子が前記電気負荷
６と検出抵抗ＲSとの接続点ａに接続され、反転入力端
子は、抵抗Ｒ１とトランジスタＱ２０との接続点ｂに接
続されている。前記オペアンプ７の出力端子はトランジ
スタＱ２０のゲートに接続されている。オペアンプ７は
電気負荷６の駆動時に検出抵抗ＲSに検出電流としての
出力電流Ｉ１が流れ、検出抵抗ＲSによる電圧降下Ｖ１
（検出電圧）が非反転入力端子に印加されると、この印
加電圧Ｖ１と接続点ｂの電圧（抵抗Ｒ１による電圧降
下）とが同じとなるようにトランジスタＱ２０のゲート
に出力制御電圧を印加するようにされている。すなわ
ち、このオペアンプ７により、抵抗ＲSに流れる出力電
流Ｉ１と同じ電流値であるＩ２が抵抗Ｒ１に流れること
になる。

【００１７】前記オペアンプ７と、トランジスタＱ２
０、抵抗Ｒ１とにより電圧電流変換回路２が構成されて
いる。コンパレータ３はオペアンプにより構成され、そ
の非反転入力端子ＩＮ＋は接続点ａに接続され、反転入
力端子ＩＮ−は電流検出電圧発生回路４に接続されてい
る。前記電流検出電圧発生回路４は図３に示すように印
加電圧ＶBBが大きくなるほど反転入力端子ＩＮ−に印加
する閾値電圧としての電圧Ｖrefがリニアに小となる特
性を有する。又、コンパレータ３は単電源にて駆動され
ている。コンパレータ３のＶR端子はトランジスタ１９
のゲートに接続されている。さらに、コンパレータ３の
出力端子ＯＵＴは前記出力制御回路５に接続され、コン
パレータ３の出力制御電圧を出力制御回路５に印加す
る。出力制御回路５は出力ＯＮ／ＯＦＦ信号が入力され
ているときにこの出力制御電圧のハイレベル（Ｈ）が印
加されると、出力ＯＮ／ＯＦＦ信号を無効化し、トラン
ジスタＱ２１のオン制御を停止するようにされている。

【００１８】前記コンパレータ３の電気回路を図２を参
照して説明する。コンパレータ３は、差動回路としての
差動増幅回路１１、電圧増幅回路１２、電力増幅回路１
３、バイアス電流設定回路１４、ヒステリシス電圧調整
回路１５とから構成されている。

【００１９】差動増幅回路１１は図２に示すようにトラ
ンジスタＱ４，Ｑ５，Ｑ６，Ｑ７及び定電流源となるト
ランジスタＱ１とから構成されている。前記トランジス
タＱ６，Ｑ７とによりカレントミラー回路が構成され、
トランジスタＱ４，Ｑ５の定電流負荷とされている。

【００２０】電圧増幅回路１１は図２に示すようにトラ
ンジスタＱ８及び定電流源となるトランジスタＱ２とか
ら構成され、差動増幅回路１１からの信号を電圧増幅す
る。電力増幅回路１３はトランジスタＱ９，Ｑ１０とか
ら構成され、前記電圧増幅回路１２からの信号を電力増
幅する。

【００２１】バイアス電流設定回路１４はトランジスタ
Ｑ１１，Ｑ１２、抵抗Ｒ２及び定電流源となるトランジ
スタＱ３とから構成され、このコンパレータ３のバイア
ス電流を設定している。前記Ｑ１１，Ｑ１２とによりカ
レントミラー回路が構成され、定電流負荷とされてい
る。又、前記トランジスタＱ１，Ｑ２，Ｑ３によりカレ
ントミラー回路が構成され、それぞれ定電流源とされて
いる。

【００２２】ヒステリシス電圧設定回路１５は差動段電
流バイパス回路（以下、バイパス回路という）１５ａと
バイパス電流設定回路１５ｂとから構成されている。前
記バイパス回路１５ａはトランジスタＱ４，Ｑ６間の接
続点とＧＮＤとの間に接続されたトランジスタＱ１３，
Ｑ１４からなる直列回路、及びトランジスタＱ５，Ｑ７
間の接続点とＧＮＤとの間に接続されたトランジスタＱ
１５，Ｑ１６からなる直列回路とから構成されている。

【００２３】又、バイパス電流設定回路１５ｂは電源Ｖ
ccとＧＮＤ間に接続されたトランジスタＱ１８，Ｑ１７
の直列回路にて構成されている。前記Ｑ１４，Ｑ１６，
Ｑ１７とによりカレントミラー回路が構成され、定電流
負荷とされている。又、前記Ｑ１８，Ｑ１９とによりカ
レントミラー回路が構成され、定電流源とされている。

【００２４】なお、上述した各カレントミラー回路のう
ち、トランジスタＱ１９とトランジスタＱ１８とはチャ
ネル長を異ならしめることにより、電流比がＱ１９：Ｑ
１８＝１：Ｘ（Ｘは１未満の任意の値である）とされ、
残りの他の各カレントミラー回路は、それぞれ回路を構
成する各トランジスタ間の電流比が１：１とされてい
る。

【００２５】まず、上記のように構成されたコンパレー
タ３の作用について説明する。差動増幅回路１１につい
て説明する。図２において、トランジスタＱ４，Ｑ６，
Ｑ１３に流れる電流をそれぞれＩA0，ＩA1，IA2とし、
トランジスタＱ５，Ｑ７，Ｑ１５に流れる電流をそれぞ
れＩＢ0，ＩB1，ＩB2とする。

【００２６】この差動増幅回路１１は、仮にバイパス回
路１５ａを備えていない場合、反転入力端子の印加電圧
Ｖ（IN-）と非反転入力端子の印加電圧Ｖ（IN+）との大
小関係により、下記の出力電圧となる。

【００２７】Ｖ（IN-）＝Ｖ（IN+）のとき、ＩA0＝ＩB0
となり、 Ｖout＝Ｖcc Ｖ（IN-）＞Ｖ（IN+）のときは、又はＶ（IN-）＜Ｖ（I
N+）のとき、 Ｖout＝（Ｖ（IN+）−Ｖ（IN-））Ａ0＋Ｖcc なお、Ａ0はコンパレータ３の増幅度である。

【００２８】次に、今、ＶoutがＶccを越えた「ハイ」
レベル（以下、Ｈという）のとき、トランジスタＱ１３
がオン動作するとともに、トランジスタＱ１４がＶR電
圧により、オン動作するものとする。又、このとき、ト
ランジスタＱ１５はトランジスタＱ９，Ｑ１０のゲート
間の接続点ｃの電圧は「ロー」レベルとなっているた
め、トランジスタＱ１５はオフとなっている。この状態
では、差動増幅回路１１の差動段電流バイパス回路１５
ａのトランジスタＱ１３に電流ＩA2が分流するため、 ＩA0＝ＩA1＋ＩA2，ＩB0＝ＩB1 となる。そして、トランジスタＱ６，Ｑ７は定電流負荷
であるため、 ＩA１＝ＩB1（＝ＩB0） この結果、ＩA0＞ＩB0となる。

【００２９】すなわち、バイパス回路１５ａのトランジ
スタＱ１３に流れる分流ＩA2のため、トランジスタＱ４
に流れる電流ＩA0が増加するのである。従って、このト
ランジスタＱ４，Ｑ５に流れる電流ＩA0と電流ＩB0とを
バランスするためには、反転入力端子の印加電圧Ｖ（IN
-）を一定とした場合には、ヒステリシスがない場合よ
りも非反転入力端子の印加電圧Ｖ（IN+）を低くしてや
る必要がある。

【００３０】このバイパス回路１５ａのトランジスタＱ
１３がオン状態で、ＩA0＝ＩB0となったとき、すなわ
ち、Ｖoutが０となったときの両入力端子の印加電圧の
差をＶh2すると、 Ｖ（IN+）−Ｖ（IN-）＝−Ｖh2 となり、図５に示すようになる。なお、Ｖh2＞０であ
る。

【００３１】すなわち、両入力端子間の印加電圧の差が
−Ｖh2以下となったとき、図５に示すようにαの線に沿
ってＬとなるようにコンパレータ３の出力電圧が変化す
る。又、逆に、ＶoutがＶcc未満の「ロー」レベル（以
下、Ｌという）のとき、トランジスタＱ１３がオフ動作
するとともに、トランジスタＱ１６がＶR電圧により、
オン動作するものとする。又、このとき、トランジスタ
Ｑ１５はトランジスタＱ９，Ｑ１０のゲート間の接続点
ｃの電圧は「ハイ」レベルとなっているため、トランジ
スタＱ１５はオンとなっている。この状態では、差動増
幅回路１１の差動段電流バイパス回路１５ａのトランジ
スタＱ１５に電流ＩB2が分流するため、 ＩB0＝ＩB1＋ＩB2，ＩA0＝ＩA1 となる。そして、トランジスタＱ６，Ｑ７は定電流負荷
であるため、 ＩB１＝ＩA1（＝ＩA0） この結果、ＩB0＞ＩA0となる。

【００３２】すなわち、バイパス回路１５ａのトランジ
スタＱ１５に流れる分流ＩB2のため、トランジスタＱ５
に流れる電流ＩB0が増加するのである。従って、このト
ランジスタＱ４，Ｑ５に流れる電流ＩA0と電流ＩB0とを
バランスするためには、反転入力端子の印加電圧Ｖ（IN
-）を一定とした場合には、ヒステリシスがない場合よ
りも非反転入力端子の印加電圧Ｖ（IN+）を高くしてや
る必要がある。

【００３３】このバイパス回路１５ａのトランジスタＱ
５がオン状態で、ＩA0＝ＩB0となったとき、すなわち、
Ｖoutが０となったときの両入力端子の印加電圧の差を
Ｖh1すると、 Ｖ（IN+）−Ｖ（IN-）＝Ｖh1 となり、図５に示すようになる。なお、Ｖh1＞０であ
る。

【００３４】すなわち、両入力端子間の印加電圧の差が
Ｖh1以上となったとき、図５に示すようにβの線に沿っ
てＨとなるようにコンパレータ３の出力電圧が変化す
る。なお、この実施の形態では、Ｑ１４，Ｑ１６の電流
比は１：１とされているため、Ｖh1＝Ｖh2である。

【００３５】又、トランジスタＱ１８に流れる電流Ｉ３
はトランジスタＱ１９に流れる電流Ｉ２のＸ倍（Ｘ＜
１）、すなわち、電流Ｉ１のＸ倍となる。その結果、電
流Ｉ１の微少な変化がＸ倍に縮小されることになる。そ
して、トランジスタＱ１４，Ｑ１６はトランジスタＱ１
７とカレントミラー回路を構成しているため、トランジ
スタＱ１４，Ｑ１６に流れる電流はこの縮小された電流
と同じ電流値となる。このトランジスタＱ１４，Ｑ１６
に流れる電流値が変化すると、バイパス回路１５ａに流
れる電流値が変化することになる。この結果、前記Ｖh
1，Ｖh2の大きさが変わり、すなわち、出力電流Ｉ１の
変化によりコンパレータ３のヒステリシスが変化するこ
とになる。

【００３６】次に、上記のコンパレータ３を備えた電流
検出回路１の作用を説明する。出力制御回路５から印加
される制御信号に基づいてトランジスタＱ２１がオン・
オフ制御されると、電気負荷６は駆動される。オペアン
プ７は電気負荷６から出力電流Ｉ１が流れると、検出抵
抗ＲSによる電圧降下Ｖ１が非反転入力端子に印加され
る。この結果、オペアンプ７はこの印加電圧Ｖ１と接続
点ｂの電圧（抵抗Ｒ１による電圧降下）とが同じとなる
ようにトランジスタＱ２０のゲートに出力制御電圧を印
加する。すなわち、このオペアンプ７により、抵抗ＲS
に流れる出力電流Ｉ１と同じ電流値であるＩ２が抵抗Ｒ
１に流れる。

【００３７】コンパレータ３は、その非反転入力端子Ｉ
Ｎ＋に検出抵抗ＲSの電圧降下Ｖ１が印加されると、そ
の印加電圧Ｖ１（＝Ｖ（IN+））と電流検出電圧発生回
路４から印加される電圧Ｖref（＝Ｖ（IN-））と比較
し、A0（Ｖ１−Ｖref）＋Vccの出力電圧を出力制御回路
５に印加する。

【００３８】そして、出力制御回路５は出力ＯＮ／ＯＦ
Ｆ信号が入力されているときに、この出力制御電圧がＶ
ccよりも高い電圧、すなわちハイ（Ｈ）レベルの電圧が
印加されると、出力ＯＮ／ＯＦＦ信号を無効化し、トラ
ンジスタＱ２１のオン制御を停止する。又、出力制御回
路５は出力ＯＮ／ＯＦＦ信号が入力されているときに、
この出力制御電圧がＶccよりも低い電圧、すなわちロー
（Ｌ）レベルの電圧が印加されると、出力ＯＮ／ＯＦＦ
信号Ｉに基づいて、トランジスタＱ２１をオンオフ制御
する。

【００３９】（ａ） この実施の形態のコンパレータ３
によれば、トランジスタＱ１９とトランジスタＱ１８と
はチャネル長を異ならしめることにより、電流比がＱ１
９：Ｑ１８＝１：Ｘ（Ｘは１未満の任意の値である）と
した。この結果、出力電流Ｉ１が低い電流値から高い電
流値となるような、例えば低い電流値が１０ミリアンペ
ア、高い電流値が１０アンペアというような桁が相違す
るように絶対値が違う場合でも、その変化に追従してヒ
ステリシスを変化させることができる。

【００４０】（ｂ） 又、前記コンパレータ３を備えた
電流検出回路１は、抵抗ＲSを流れる出力電流Ｉ１に応
じた正確なヒステリシスをもってコンパレータ３が作動
するため、検出抵抗ＲS等のバラつきに左右されること
がないヒステリシス電圧を実現することができる。又、
このことにより、出力電流にノイズが重畳している場合
であっても、耐ノイズ性に優れた電流検出回路とするこ
とができる。

【００４１】（ｃ） この実施の形態では、電流電圧発
生回路４は、図３に示すように印加電圧ＶBBが大きくな
るほど反転入力端子ＩＮ−に印加する電圧Ｖrefがリニ
アに小となる特性を有するようにした。この結果、この
電圧を反転入力単糸に印加することにより、ＩＣにより
消費される電力を一定にすることができる。

【００４２】又、本回路を用いれば反転入力端子に印加
する電圧ＶBBにより出力電流Ｉ１を連続的に変化させる
場合、従来は検出抵抗ＲSの電圧降下（検出電圧）とそ
れに対応するヒステリシスを備えたコンパレータを数種
類用意する必要があったが、１つのコンパレータ３で電
流検出回路１を構成することが可能となる。

【００４３】（ｄ） さらに、この電流検出回路１は、
出力電流に応じて正確にヒステリシス幅を制御できるた
め、駆動方式により特異に発生するノイズ等も除去で
き、安定性の高い負荷駆動を行うことが可能となる。

【００４４】なお、この発明は前記実施の形態に限定さ
れるものではなく、下記のように実施することも可能で
ある。 （イ）前記実施の形態では、トランジスタＱ１４，Ｑ１
６との電流比が１：１となるように設定したが、他の電
流比にしてもよい。こうすることにより、図５における
Ｖh1とＶh2との大小関係ができ、必要に応じたヒステリ
シスを得ることができる。

【００４５】（ロ）前記実施の形態では、トランジスタ
Ｑ１９とトランジスタＱ１８とはチャネル長を異ならし
めることにより、電流比がＱ１９：Ｑ１８＝１：Ｘ（Ｘ
は１未満の任意の値である）とした。この代わりに、ト
ランジスタＱ１９とトランジスタＱ１８とのチャネル長
を同一とすることにより、電流比がＱ１９：Ｑ１８＝
１：１としてもよい。又、微少電流を検出し、この微少
電流によってもヒステリシスを得たい場合には、Ｘを１
以上としてもよい。こうすることにより、微少な検出電
流Ｉ１においても、好適なヒステリシスを得ることがで
きる。

【００４６】（ハ）前記実施の形態では、電流検出電圧
発生回路４の特性を電気負荷６に印加する電圧ＶBBが大
きくなれば、コンパレータ３の反転入力端子ＩＮ−に印
加する電圧Ｖrefを小さくなるようにしたが、図４に示
すように電気負荷６の温度Ｔcが大きくなればコンパレ
ータ３の反転入力端子ＩＮ−に印加する電圧Ｖrefを小
さくなるようにしてもよい。このようにすれば、温度が
高くなると、ノイズが重畳しやすくなるが、このノイズ
に対してもヒステリシスがあるため、問題がなくなり、
駆動時の電気負荷６の温度上昇を一定にすることができ
る。この場合でも、出力電流値Ｉ１は数１０ミリアンペ
ア〜数１０アンペア程度まで変化するため、誤検出を防
止することができる。

【００４７】（ニ） 前記実施の形態のＭＯＳトランジ
スタの構成をバイポーラトランジスタにて構成してもよ
い。この明細書中に記載された事項から特許請求の範囲
に記載された請求項以外に把握される技術的思想につい
てその効果とともに記載する。

【００４８】（１） 請求項１において、検出電圧は検
出抵抗の電圧であり、検出電圧と関連した電流は検出抵
抗に流れる検出電流であるヒステリシス調整機能付コン
パレータ。この構成により、コンパレータは検出抵抗の
検出電圧と、検出抵抗に流れる検出電流により、ヒステ
リシス電圧を調整することができる。

【００４９】（２） 上記（１）において、バイパス電
流設定回路はカレントミラー回路にて構成されているヒ
ステリシス調整機能付コンパレータ。バイパス電流設定
回路がカレントミラー回路にて構成されているため、検
出抵抗に流れる電流と比例した電流を容易に得ることが
できる。

【００５０】

【発明の効果】以上詳述したように、請求項１の発明に
よれば、電流値によりヒステリシスが変化するため、入
力電圧に比例してヒステリシスを可変とするコンパレー
タに比し、検出抵抗のバラつきによる検出精度の低下が
ない優れた効果を奏する。

【００５１】請求項２の発明によれば、検出抵抗等のバ
ラつきに左右されることがないヒステリシス電圧を実現
することができる。又、このことにより、出力電流にノ
イズが重畳している場合であっても、耐ノイズ性に優れ
た電流検出回路とすることができる。

【図面の簡単な説明】

【図１】実施の一形態の電流検出回路の電気回路図。

【図２】同じくヒステリシス調整機能付きコンパレータ
の回路図。

【図３】電流検出電圧発生回路の特性図。

【図４】他の電流検出電圧発生回路の特性図。

【図５】ヒステリシス調整機能付コンパレータの特性
図。

【符号の説明】

１…電流検出回路、２…電流電圧変換回路、３…ヒステ
リシス調整機能付コンパレータ、４…電流検出電圧発生
回路、５…出力性回路、６…電気負荷、７…オペアン
プ、１１…差動回路としての差動増幅回路、１２…電圧
増幅回路、１３…電力増幅回路、１４…バイアス電流設
定回路、１５…ヒステリシス電圧調整回路、１５ａ…差
動段電流バイパス回路、１５ｂ…バイパス電流設定回
路、Ｑ１〜Ｑ２１…トランジスタ、Ｒ１…抵抗、ＲS…
検出抵抗。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 検出電圧と、閾値電圧とを比較して出力
   側に二値電圧を出力する差動回路を含むコンパレータに
   おいて、 差動回路を構成するとともに前記検出電圧と閾値電圧と
   により、各々作動する差動対の各トランジスタには、 前記出力側の二値電圧により互いに逆にオン・オフ作動
   し、オン時に前記トランジスタから流れる一部の電流を
   バイパスする差動段電流バイパス回路と、前記差動段電
   流バイパス回路に接続され、前記検出電圧と関連した電
   流と比例する電流に基づいてバイパス電流値を設定する
   バイパス電流設定回路とを含むヒステリシス電圧設定回
   路を接続したことを特徴とするヒステリシス調整機能付
   コンパレータ。
2. 【請求項２】 検出抵抗の検出電圧に基づいて同検出抵
   抗に流れる検出電流に比例した電流を流す電圧電流変換
   回路と、 検出抵抗の検出電圧と、閾値電圧とを比較して出力側に
   二値電圧を出力する差動回路を含むコンパレータであっ
   て、差動回路を構成するとともに前記検出電圧と閾値電
   圧とにより、各々作動する差動対の各トランジスタに
   は、前記出力側の二値電圧により互いに逆にオン・オフ
   作動し、オン時に前記トランジスタから流れる一部の電
   流をバイパスする差動段電流バイパス回路と、前記差動
   段電流バイパス回路に接続され、前記検出抵抗に流れる
   検出電流と比例した電流に基づいてバイパス電流値を設
   定するバイパス電流設定回路とを含むヒステリシス電圧
   設定回路を接続したコンパレータとを備えた電流検出回
   路。