KR100187641B1 - 반도체 디바이스 테스터용 핸들러 트랙 - Google Patents

반도체 디바이스 테스터용 핸들러 트랙 Download PDF

Info

Publication number
KR100187641B1
KR100187641B1 KR1019960008867A KR19960008867A KR100187641B1 KR 100187641 B1 KR100187641 B1 KR 100187641B1 KR 1019960008867 A KR1019960008867 A KR 1019960008867A KR 19960008867 A KR19960008867 A KR 19960008867A KR 100187641 B1 KR100187641 B1 KR 100187641B1
Authority
KR
South Korea
Prior art keywords
track
handler
base
stopper
operation member
Prior art date
Application number
KR1019960008867A
Other languages
English (en)
Other versions
KR970066590A (ko
Inventor
신용민
Original Assignee
이재영
아주시스템주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이재영, 아주시스템주식회사 filed Critical 이재영
Priority to KR1019960008867A priority Critical patent/KR100187641B1/ko
Publication of KR970066590A publication Critical patent/KR970066590A/ko
Application granted granted Critical
Publication of KR100187641B1 publication Critical patent/KR100187641B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 디바이스(Memory Device) 테스터용 핸들러(Handler) 트랙(Track)에 관한 것으로, 반도체 디바이스 테스터기에 대응되도록 핸들러상에 체결되는 트랙 베이스; 상기 트랙 베이스의 전면과 일정하게 이격된 채 베이스 서포트에 의해 지지되는 베이스 트랙; 상기 베이스 트랙에 밀착되어 디바이스의 가이드 홈을 형성하는 트랙 커버를 가지는 핸들러 트랙에 있어서, 상기 베이스 트랙에 형성되어 트랙 커버와의 사이에 일정 간격이 유지되도록 장공이 형성된 복수개의 가이드 부재와; 상기 각 가이드 부재의 일단과 탄성 부재에 의해 힌지 결합되어 일 방향 운동이 가능한 작동 부재와; 상기 작동 부재의 선단에 돌출 형성되어 평상시 가이드 부재의 장공에서 이탈되어 대기될 수 있도록 마련된 제1스톱퍼와; 상기 작동 부재의 하단에 돌출 형성되어 평상시 가이드 홈에 돌출되는 제2스톱퍼; 및 상기 작동 부재와 대응하는 위치에서 작동 부재의 일 방향 운동이 가능하도록 출/몰 작동되는 실린더를 구비하여, 수평 라인별로 로딩되는 제1디바이스가 트랙의 선단에 안착된 후 제2라인을 형성하는 디바이스의 공급과 동시에 제1디바이스는 그 다음 단계에 안착될 수 있게 하여 상부에서부터 로딩과 안착이 일률적으로 이루어짐으로 장착에 따른 대기 시간을 단축한 반도체 디바이스 테스터용 핸들러(Handler) 트랙(Track)에 관한 것이다.

Description

반도체 디바이스 테스터용 핸들러(Handler) 트랙(Track)
제1도는 본 발명에 의한. 디바이스 테스터용 핸들러(Handler)의 트랙(Track) 구성을 도시한 분해 사시도.
제2도는 도면 제1도의 분해된 트랙(Track)이 조립 체결된 상태를 도시한 결합 사시도.
제3도는 본 발명에 의한, 트랙(Track) 구성에 있어 복수의 스톱퍼 장치만을 분리하여 확대 도시한 사시도.
제4도는 본 발명이 구비된 반도체 디바이스 테스터용 핸들러(Handler)의 개념도.
* 도면의 주요부분에 대한 부호의 설명
10 : 트랙 11 : 트랙 베이스
12 : 베이스 서포트 13 : 베이스 트랙
14 : 가이드 홈 15 : 트랙 커버
16 : 가이드 부재 16a : 장공
17 : 탄성 부재 18 : 작동 부재
19 : 제1스톱퍼 20 : 제2스톱퍼
21 : 실린더
본 발명은 반도체 디바이스(Memory Device) 테스터용 핸들러(Handler) 트랙(Track)에 관한 것으로, 특히 디바이스의 동시 측정을 위한 대기 시간을 단축하기 위하여, 디바이스 로딩(Loading)시 트랙(Track)의 수평 라인을 따라 로딩과 장착이 순차적으로 동시에 이루어지도록 개방과 물림 작용이 상호 대칭적으로 작용되는 복수의 스톱퍼를 구비하여 디바이스의 장착 성능을 향상시킨 반도체 디바이스 테스터용 핸들러(Handler) 트랙(Track)에 관한 것이다.
일반적으로, 메모리 반도체 디바이스의 수율 및 품질의 균일성을 검증 받기 위한 측정에 대응하기 위하여 제공되는 핸들러는 몰딩 공정 후 완성된 패키지의 제 성능을 측정 받기 위해 마련되며, 주로 8개의 4병렬로 장착되어 동시 측정이 가능하도록 로딩되는 디바이스의 위치 고정을 위한 복수개의 트랙이 탑재되는 바, 이때 각 트랙 상에 장착되는 디바이스의 로딩 시간을 충분히 단축하여 신속한 측정 결과 검출에 따른 핸들러의 가동률 향상을 구현하기 위한 배려가 요구된다.
이미, 보편화된 핸들러의 디바이스 로딩 과정을 살펴보면 상기의 요구가 왜? 필요한가에 대한 의문이 해소될 수 있다.
즉, 고속화, 고기능화 및 고집적화된 다량의 반도체 디바이스에 대해 정당성과 신뢰성을 부여하여 양호한 측정 결과를 테스터기에 의해 평가받기 위해서는 고속 테스터기의 반복 주기에 적절히 대응될 수 있도록 역시 고속화된 핸들러로의 디바이스 로딩이 요구된다.
이와 같은, 요망에도 현재의 디바이스 장착이 그러한 기능을 수행하는지는 의문이다.
주지된 바와 같이, 8개의 디바이스를 포함하는 라인이 4병렬로 장착되기 위해서는 최초, 핸들러의 디바이스 공급부를 통해 소정의 기준에 의하여 분류된 디바이스가 트랙 커버와 베이스 트랙 사이에 형성된 가이드 홈을 따라 슬라이드 되어 제일 하단부에서 하나의 수평 라인으로 장착되기 위하여 낙하 위치 완료되면, 동시에 그 상부에서 스톱퍼가 돌출되어 이후 슬라이드 공급되는 제2의 디바이스 라인이 재치될 수 있는 등 스톱퍼와 디바이스 공급이 상호 교대로 이루어져 아래에서부터의 순차적인 장착이 이루어진다는 것이다.
그러나, 상기의 장착에 따른 소요 시간이 약 13초 및 15초 정도로 튜브 교환 및 디바이스 대체에 따른 핸들러의 가동률 저하가 우려되는 문제점이 내재되어 있다.
따라서, 본 발명의 목적은 상기한 제반 문제점을 보다 효율적으로 해결하기 위해 안출된 것으로 수평 라인별로 로딩되는 제1디바이스가 트랙의 선단에 안착된 후 제2라인을 형성하는 디바이스의 공급과 동시에 제1디바이스는 그 다음 단계에 안착될 수 있게 하여 상부에서부터 로딩과 안착이 일률적으로 이루어짐으로 장착에 따른 대기 시간을 단축한 반도체 디바이스 테스터용 핸들러(Handler) 트랙(Track)을 제공함에 있다.
상기의 목적을 달성하기 위한 수단으로 마련되는 본 발명의 핸들러 트랙은 반도체 디바이스 테스터기에 대응되도록 핸들러상에 체결되는 트랙 베이스; 상기 트랙 베이스의 전면과 일정하게 이격된 채 베이스 서포트에 의해 지지되는 베이스 트랙; 상기 베이스 트랙에 밀착되어 디바이스의 가이드 홈을 형성하는 트랙 커버를 가지는 핸들러 트랙에 있어서, 상기 베이스 트랙에 형성되어 트랙 커버와의 사이에 일정 간격이 유지되도록 장공이 형성된 복수개의 가이드 부재와; 상기 각 가이드 부재의 일단과 탄성 부재에 의해 힌지 결합되어 일 방향 운동이 가능한 작동 부재와; 상기 작동 부재의 선단에 돌출 형성되어 평상시 가이드 부재의 장공에서 이탈되어 대기될 수 있도록 마련된 제1스톱퍼와; 상기 작동 부재의 하단에 돌출 형성되어 평상시 가이드 홈에 돌출되는 제2스톱퍼; 및 상기 작동 부재와 대응하는 위치에서 작동 부재의 일 방향 운동이 가능하도록 출/몰 작동되는 실린더를 구비하여 제1스톱퍼와 제2스톱퍼가 교대로 전/후진되어 디바이스의 순차적인 장착이 가능케 됨을 특징으로 한다.
상기 작동 부재가 힌지 결합되는 가이드 부재의 일단은 트랙 베이스 쪽으로 다소 돌출 형성되도록 함이 바람직하다.
또한, 상기 제1, 제2스톱퍼는 작동 부재의 길이 방향을 따라 일직선상으로 형성됨이 특히 바람직하다.
한편, 상기 실린더는 트랙 베이스를 통해 제1스톱퍼의 후단과 접촉되도록 함이 보다 바람직할 것이다.
따라서, 핸들러의 디바이스 공급부를 통해 로딩되는 분류/정렬된 디바이스는 제2스톱퍼의 전진에 의해 안착되며, 이후 또 다른 디바이스의 로딩이 이루어지면, 제1스톱퍼가 전진되어 이를 재치 시킴과 동시에 처음 안착된 디바이스는 후퇴된 제2스톱퍼에 의해 슬라이드 낙하되어 다음 단계의 제1스톱퍼에 안착된다는 것이다.
상기 본 발명의 특징과 장점은 첨부 도면을 참조하여 설명되는 이하의 구체적인 실시예에 의하여 보다 명확해질 수 있다.
첨부된 도면 제1도는 본 발명에 의한, 디바이스 테스터용 핸들러(Handler)의 트랙(Track) 구성을 도시한 분해 사시도이며, 제2도는 도면 제1도의 분해된 트랙(Track)이 조립 체결된 상태를 도시한 결합 사시도 및 제3도는 트랙(Track) 구성에 있어 복수의 스톱퍼 장치만을 분리하여 확대 도시한 사시도이다.
본 발명에 의한 핸들러(100) 트랙(10)은 상기의 도면에서와 같이 반도체 디바이스 테스터기에 대응되도록 제공되는 핸들러(100)상의 로드에 체결되어 약 4개가 병렬 설치되는 트랙 베이스(11)와; 상기 트랙 베이스(11)의 전면에서 4개의 디바이스가 충분하게 슬라이드 낙하될 수 있도록 일정 간격으로 이격되어 베이스 서포트(12)에 의해 지지되는 베이스 트랙(13)과; 상기 베이스 트랙(13)의 전면에 밀착된 채 디바이스의 슬라이드 안내로를 제공하기 위해 가이드 홈(14)이 형성된 트랙 커버(15)와; 상기 트랙 커버(15)의 가이드 홈(14) 사이와 일정 간격이 유지되도록 상기 베이스 트랙(13)에 형성된 약 4열의 가이드 부재(16); 및 상기 가이드 부재(16)에 형성된 장공(16a)과; 상기 각 가이드 부재(16)의 일단이 트랙 베이스(11) 쪽으로 다소 돌출 형성되어 감착된 스프링 등의 탄성 부재(17)에 의해 중앙부가 힌지 결합되어 탄력적으로 전진과 복귀가 일 방향으로 이루어지는 작동 부재(18)와; 상기 작동 부재(18)의 길이 방향을 따라 선단 전면에 돌출 형성되어 탄성 부재(17)에 의한 지지력으로 평상시 가이드 부재(16)의 장공(16a)에서 이탈되어 대기될 수 있도록 마련된 제1스톱퍼(19)와; 상기 제1스톱퍼(19)의 직 하방인 작동 부재(18)의 하단에 돌출 형성되어 무 부하 시에 항상적으로 가이드 홈(14) 상에 돌출되는 제2스톱퍼(20); 및 상기 작동 부재(18)의 제1스톱퍼(19) 후면에 위치되어 트랙 베이스(11)를 통해 작동 부재(18)의 일 방향 전/후 동작이 가능하도록 디바이스 센서부(도시되지 않음)의 인가된 신호에 의해 출/몰 작동되는 실린더(21)가 핸들러(100) 상에 구비된 구성으로 첨부된 도면 제4도와 같다.
이와 같은, 구성의 본 발명이 테스터기에 대응하여 소정의 역할을 수행하기 위한 동시 측정의 작용 및 효과는 최초, 핸들러(100)의 디바이스 공급부를 통해 정렬되어 테스트 사이드 트랙(10)을 따라 8개의 반도체 디바이스를 포함하는 제1수평 라인이 형성되어 트랙(10) 선단의 가이드 홈(14)을 통해 공급되는데, 이때 실린더(21)는 수축 작용에 의하여 후진되어 있던 제1스톱퍼(19)를 지나쳐 로딩된 각각의 디바이스는 해당되는 위치에서 돌출되어 대기 중인 제2스톱퍼(20)상에 안착될 수 있다.
이후, 제2수평 라인이 형성되어 전술한 바와 같이 디바이스가 로딩되면 센서부의 인가된 신호에 의하여 수축된 실린더(21)의 전진을 유발함으로 후진되어 있던 제1스톱퍼(19)는 작동 부재(18)의 탄력적인 이동에 의하여 가이드 홈(14)상에 돌출되는 바, 이때 이와 대칭의 작용으로 돌출된 제2스톱퍼(20)는 후퇴됨으로 제2수평 라인은 안착되고, 동시에 제1수평 라인은 슬라이드 낙하되어 그 다음 단계에서 전진된 제1스톱퍼(19)에 안착된다.
상기와 같은 반복적인 동작으로 제3수평 라인이 형성되면, 제1스톱퍼(19)의 후진과 동시에 제2스톱퍼(20)가 또 다시 전진되어 제1, 제2, 제3수평 라인등이 일률적으로 위에서부터 아래의 순으로 순차적인 장착이 이루어져 약 32개의 병렬 처리된 디바이스의 동시적인 측정이 가능해진다.
즉, 로딩되는 디바이스의 낙하와 동시에 먼저 안착된 디바이스는 그 다음 단계에서 돌출되는 어느 하나의 스톱퍼에 걸려지게 됨으로 복수의 이동이 구현된다는 것이다.
현실적으로, 본 발명에 따른 장착 시간은 약 8초 정도로 종래 대비 약 5∼7초 정도의 시간상 이득을 얻을 수 있다.
따라서, 본 발명은 완성된 반도체 디바이스의 제 성능을 테스트 받기 위해 마련되는 핸들러에 디바이스가 장착됨에 있어, 상기 장착에 따른 신뢰성과 정확성이 우수하면서도, 단축된 대기 시간을 갖도록 구비된 트랙으로 핸들러의 가동률 향상이 구현되는 것이다.

Claims (4)

  1. 반도체 디바이스 테스터기에 대응되도록 핸들러상에 체결되는 트랙 베이스; 상기 트랙 베이스의 전면과 일정하게 이격된 채 베이스 서포트에 의해 지지되는 베이스 트랙; 상기 베이스 트랙에 밀착되어 디바이스의 가이드 홈을 형성하는 트랙 커버를 가지는 핸들러 트랙에 있어서, 상기 베이스 트랙에 형성되어 트랙 커버와의 사이에 일정 간격이 유지되도록 장공이 형성된 복수개의 가이드 부재와; 상기 각 가이드 부재의 일단과 탄성 부재에 의해 힌지 결합되어 일 방향 운동이 가능한 작동 부재와; 상기 작동 부재의 선단에 돌출 형성되어 평상시 가이드 부재의 장공에서 이탈되어 대기될 수 있도록 마련된 제1스톱퍼와; 상기 작동 부재의 하단에 돌출 형성되어 평상시 가이드 홈에 돌출되는 제2스톱퍼; 및 상기 작동 부재와 대응하는 위치에서 작동 부재의 일 방향 운동이 가능하도록 출/몰 작동되는 실린더를 구비하여 제1스톱퍼와 제2스톱퍼가 교대로 전/후진되어 디바이스의 순차적인 장착이 가능케 됨을 특징으로 하는 반도체 디바이스 테스터용 핸들러(Handler) 트랙(Track).
  2. 제1항에 있어서 상기 작동 부재가 힌지 결합되는 가이드 부재의 일단은 트랙 베이스 쪽으로 다소 돌출 형성됨을 특징으로 하는 반도체 디바이스 테스터용 핸들러(Handler) 트랙(Track).
  3. 제1항에 있어서, 상기 제1, 제2스톱퍼는 작동 부재의 길이 방향을 따라 일직선상으로 형성됨을 특징으로 하는 반도체 디바이스 테스터용 핸들러(Handler) 트랙(Track).
  4. 제1항에 있어서, 상기 실린더는 트랙 베이스를 통해 제1스톱퍼의 후단과 접촉되도록 함을 특징으로 하는 반도체 디바이스 테스터용 핸들러(Handler) 트랙(Track).
KR1019960008867A 1996-03-28 1996-03-28 반도체 디바이스 테스터용 핸들러 트랙 KR100187641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960008867A KR100187641B1 (ko) 1996-03-28 1996-03-28 반도체 디바이스 테스터용 핸들러 트랙

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008867A KR100187641B1 (ko) 1996-03-28 1996-03-28 반도체 디바이스 테스터용 핸들러 트랙

Publications (2)

Publication Number Publication Date
KR970066590A KR970066590A (ko) 1997-10-13
KR100187641B1 true KR100187641B1 (ko) 1999-06-01

Family

ID=19454279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008867A KR100187641B1 (ko) 1996-03-28 1996-03-28 반도체 디바이스 테스터용 핸들러 트랙

Country Status (1)

Country Link
KR (1) KR100187641B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732529B1 (ko) * 2000-12-22 2007-06-27 삼성전자주식회사 벌크 방식의 테스터 핸들러 로더/언로더

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100412152B1 (ko) * 2001-07-04 2003-12-24 미래산업 주식회사 디바이스 테스트 핸들러의 테스트사이트

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732529B1 (ko) * 2000-12-22 2007-06-27 삼성전자주식회사 벌크 방식의 테스터 핸들러 로더/언로더

Also Published As

Publication number Publication date
KR970066590A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
KR0138257B1 (ko) 집적 회로의 테스팅 장치 및 테스팅 방법
JP3007211B2 (ja) 電子部品コンタクトアセンブリおよびその接続方法
US5127011A (en) Per-pin integrated circuit test system having n-bit interface
US3631229A (en) Monolithic memory array tester
US4862071A (en) High speed circuit testing apparatus having plural test conditions
US3701021A (en) Apparatus for testing circuit packages
KR930013748A (ko) 집적 회로 테스팅 방법 및 그 시스템
KR940027052A (ko) 검사장치 및 검사장치에 있어서의 접속방법
GB2308664A (en) Boundary scanning interface for testing and controlling the operation of an IC
ATE117457T1 (de) Integrierter halbleiterspeicher vom typ dram und verfahren zu seinem testen.
KR100187641B1 (ko) 반도체 디바이스 테스터용 핸들러 트랙
KR20010024360A (ko) 집적회로 테스터용 포맷 민감성 타이밍 교정
US6668331B1 (en) Apparatus and method for successively generating an event to establish a total delay time that is greater than can be expressed by specified data bits in an event memory
US7313743B2 (en) Hybrid scan-based delay testing technique for compact and high fault coverage test set
KR100840209B1 (ko) 반도체 소자 테스트 핸들러
JPS61225831A (ja) 集積回路の非接触全ライン動的テスト装置
KR100506778B1 (ko) 이벤트 기반 테스트 시스템을 위한 스캔 벡터 지원
KR20050113609A (ko) 디바이스 광전자 방출을 사용하여 테스팅 장비의 교정을위한 시스템 및 방법
KR200172738Y1 (ko) 반도체 디바이스 테스트용 핸들러
JPS6227541B2 (ko)
KR200339978Y1 (ko) 프로브 가이드 조립체
KR100345196B1 (ko) 하중 부여 장치
KR100384621B1 (ko) 디바이스 테스트 핸들러
JPH0792490B2 (ja) Icの位置決め装置
JPS6324454Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee