KR100186247B1 - Fed 전극 형성 방법 - Google Patents

Abstract

본 발명은 FED의 전극의 효과적인 배열 및 제작에 의하여 패널 전체의 공간을 효율적으로 활용하기 위한 FED 전극 패드 형성 방법에 관한 것으로, 상판을 하판의 중앙 위치에 배치하였으며, 상판의 애노드 전극을 하판으로 끌어내려 상판과 하판의 엇갈림을 방지하고, 전극 패드의 효과적인 배열 및 제작에 의하여 패널 전체의 공간을 효율적으로 활용하기 위한 FED 전극 형성 방법을 제공하였다.

Description

FED 전극 형성 방법

제1도는 종래의 FED 구조 다면도.

제2도(a) 내지 제2도(b)는 전극 형성을 위한 종래의 패널 배치도.

제3도는 본 발명에 의한 전극 배치도.

제4도(a) 내지 제4도(d)는 본 발명에 의하여 제조되는 전극 형성 공정도.

* 도면의 주요부분에 대한 부호의 설명

1, 22 : 하판 2 : 캐소드 전극

3 : 에미터 4 : 스페이서

5 : 공간 6 : 게이트 전극

7 : 게이트 절연층 8 : 형광 물질

9 : 애노드 전극 10 : 유리 패널

11 : 봉합재 12 : 튜브

21 : 상판 31 : 봉합 라인

32 : 전극

본 발명은 FED의 전극 형성에 관한 것으로서, 특히 전극의 효과적인 배열 및 제작에 의하여 패널 전체의 공간을 효율적으로 활용하기 위한 FED 전극 형성 방법에 관한 것이다.

FED장치는 넓은 시야각, 저소비전력, 빠른 응답속도 등의 장점을 가지는 디스플레이 장치의 일종으로서 CRT 또는 LCD 등을 대체할 수 있는 차세대 디스플레이로서 주목받고 있다. 일반적으로 FED는 제1도에 도시된 것처럼, 하판(1), 하판(1)상에 형성된 캐소드 전극(2)과, 전자를 방출하는 에미터(3), 애노드 전극(9)과 캐소드 전극(2) 사이에 공간(5)을 형성시키는 스페이서(4)와, 게이트 전극(6)과, 게이트 절연층(7), 형광 물질(8)과, 애노드 전극(9)과 유리 패널(10), 형광 물질과 애노드 전극과 유리 패널로 이루어지는 상판과 하판을 봉합하는 봉합재(11)와, 진공 배기를 위한 튜브(12)로 이루어진다. FED는 강한 전계에 의하여 에미터(3)에서 방출되는 전자를 애노드 전극(9)상의 형광 물질(8)과 충돌시켜 신호를 디스플레이하는 장치이며, 이때 방출되는 전자의 평균 이동 경로를 최대화하고 팁 에미터의 산화를 방지하기 위하여 상판과 하판 사이에 형성된 공간은 대략 10^-8토르(Torr)이하의 초고진공을 유지하여야 한다.

상술한 것처럼, FED의 전극은 하판에 형성되는 캐소드 전극(2) 및 게이트 전극(6)과, 상판에 형성되는 애노드 전극(9)으로 이루어진다.

종래에 있어서는, 위의 전극(2, 6, 9)에 전압을 인가하기 위하여, 제2도(a)와 제2도(b)에 도시된 것처럼, 상판(21)과 하판(22)을 엇갈리게 배치하여, 캐소드 전극과 게이트 전극은 하판에 형성된 전극 패트에 연결되었으며, 애노드 전극은 상판에 형성된 전극 패드에 연결되었다.

위와같은 방법으로 전극 패드를 형성하는 경우, 상판(21)과 하판(22)이 억갈리게 배치되기 때문에 엇갈리는 부분만큼의 면적이 늘어나게 되어 패널의 전체 부피가 커지게 되는 단점이 있었으며, 또한 상판과 하판의 엇갈림으로 인하여 전극 패드를 노출시킬 수 있는 두변이 가리워져 넓은 디스플레이 영역을 갖는 패널을 구현하는데 매우 큰 어려움이 있었다.

상술한 문제점을 해결하기 위하여, 본 발명의 목적은 상판의 애노드 전극을 하판으로 끌어내려 상판과 하판의 엇갈림을 방지하고, 전극 패트의 효과적인 배열 및 제작에 의하여 패널 전체의 공간을 효율적으로 활용하기 위한 FED 전극 패드 형성 방법을 제공하는 것이다.

제3도와 제4도를 참조하여 본 발명을 상술한다.

제3도에 도시된 것처럼, 본 발명에서는 하판(22)의 면적보다 적은 면적을 갖는 상판(21)을 하판상에 올려놓고 상판의 공통 전극을 하판(22)으로 끌어내려 하판에 형성된 전극과 연결되는 구조의 FED 전극 패드 형성 방법을 제공한다.

도면에 도시된 것처럼, 본 발명에 의한 전극 패드 형성 방법에 의하여 형성되는 디스플레이 영역은, 종래의 경우와 비교하여보면, 동일한 크기의 상판으로도 더 넓은 디스플레이 영역을 형성시킬 수 있다. 상술한 전극을 형성시키기 위한 제조 공정은 제4도(a) ~ (d)에 도시된 제조 공정을 참조하여 상술한다. 제4도(a)는 하판상에 형성되는 전극(32)과 봉합 라인(31)을 나타내고 있으며, 제4도(b) 내지 제4도(d)의 A-A라인에서의 단면도를 나타낸다. 제4도(b)에 도시된 것처럼, 상판의 전극을 연결시키기 위하여 은(Ag)과 같은 고전도성의 전극 라인(32)을 형성시킨다.

다음 제4도(c)에 도시된 것처럼, 전극(32)과 봉합 라인(31)을 인쇄법으로 형성시키며, 이때 형성되는 전도성 전극은 봉합 라인과 같은 높이 또는 조금 낮게 형성되도록 인쇄하여야 한다.

또한, 전극은 은과 같은 고전도성의 전극 페이스트(paste)로 형성되며, 그 소성 온도는 봉합재의 용융 온도와 비슷한 420℃ 정도되는 것을 선택한다. 다음 제4도(d)에 도시된 것처럼, 애노드 전극이 형성되어 있는 상판을 어셈블링한 후에 420℃의 온도에서 소성 과정을 거치게 되면, 상판과 하판이 봉합됨과 동시에 은과같은 고전도성 재료로 형성된 페이스트의 소성이 이루어져 상판의 전극과 하판의 전극이 접착하게 된다.

상술한 바와 같이, 본 발명에서는 하판에 형성되는 전극 라인에 상판의 애노드 전극을 연결시킬 수 있었으며, 종래의 경우와 동일한 크기의 상판으로 더 넓은 디스플레이 영역을 갖는 FED를 만들 수 있었다. 또한, 하판에 형성되는 전극은 하판의 4변에 모두 형성가능하다.

상술한 본 발명은 상기 일예에 한정되지 않으며, 당업자에게 있어서는 본 발명의 사상과 범위를 벗어나지 않는 범위내에서의 변형이 가능할 것이다.

Claims (5)

1. FED 전극 형성 방법에 있어서, 상판(21)에 형성되는 전극은 하판(22)에 형성되어 봉합재(31)와 접하고 있는 전극(32)과 연결되는 것을 특징으로 하는 FED 전극 형성 방법.
2. 제1항에 있어서, 상기 상판(21)은 상기 하판(22)의 정중앙에 위치하도록 배치되며, 상기 하판의 크기보다 작은 크기로 형성되는 것을 특징으로 FED 전극 형성 방법.
3. 제1항에 있어서, 상기 하판상의 전극(32)은 상기 봉합재의 높이와 동일하거나 소정 높이만큼 낮게 형성되는 것을 특징으로 하는 FED 전극 형성 방법.
4. 제1항에 있어서, 상기 하판상의 전극(32)은 하판의 4변에 모두 형성됨을 특징으로 하는 FED 전극 형성 방법.
5. 제1항 또는 제4항에 있어서, 상기 하판상의 전극(32)은 은과 같은 고전도성의 재료로 형성됨을 특징으로 하는 FED 전극 형성 방법.