KR0186185B1 - 반도체 소자의 구조 및 제조방법 - Google Patents
반도체 소자의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR0186185B1 KR0186185B1 KR1019950046835A KR19950046835A KR0186185B1 KR 0186185 B1 KR0186185 B1 KR 0186185B1 KR 1019950046835 A KR1019950046835 A KR 1019950046835A KR 19950046835 A KR19950046835 A KR 19950046835A KR 0186185 B1 KR0186185 B1 KR 0186185B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- conductive substrate
- vertical
- transistor
- transistors
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims description 22
- 229910052594 sapphire Inorganic materials 0.000 claims description 18
- 239000010980 sapphire Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 230000010354 integration Effects 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 35
- 238000002955 isolation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 구조 및 제조방법은 초고집적 특성를 갖는 바이폴라 회로 구성에 적합하도록 한 반도체 소자의 구조 및 제조방법에 관한 것이다.
이를 위한 본 발명의 반도체 소자의 구조는 바이폴라 트랜지스터 구조에 있어서, 수직방향으로 제1트랜지스터들이 형성된 도전형 기판과, 상기 도전형 기판의 상기 수직수직방향으로 형성된 각각의 제1트랜지스터들을 격리시키는 제1절연막들과, 상기 제1절연막들위에 수직방향으로 형성되는 제2트랜지스터들과, 상기 제1, 제2트랜지스터들위에 콘택홀을 갖도록 형성되는 제2절연막으로 이루어짐을 특징으로 한다.
또한 본 발명의 반도체 소자의 제조방법은 바이폴라 트랜지스터 제조방법에 있어서, 제1도전형 기판위에 제1절연막을 선택적으로 형성하는 단계, 상기 제1절연막이 형성된 상기 제1도전형 기판에 수직형 제1트랜지스터를 형성하는 단계, 상기 제1절연막위에 수직형 제2트랜지스터를 형성하는 단계, 상기 수직형 제1, 제2트랜지스터위에 콘택홀을 갖는 제3절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
따라서, 초고집적 바이폴라 회로의 구성에 유리하다.
Description
제1도는 종래의 반도체 소자 구조단면도.
제2도는 본 발명의 반도체 소자 구조단면도.
제3도는 제2도의 평면도.
제4도는 본 발명의 반도체 소자 제조공정 단면도.
*도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 사파이어 절연막
3a~3d : 제1~4감광막 4 : 제1절연막
5 : n형 에피택셜층 6 : 제2절연막
7 : 제1N형 불순물 영역 8 : 제1P형 불순물 영역
9 : 제2P형 불순물 영역 10 : 제2N형 불순물 영역
11 : 콘택홀
본 발명은 반도체 소자의 구조 및 제조방법에 관한 것으로 특히, 초고집적 특성을 갖는 바이폴라(Bipolar) 회로구성에 적합하도록 한 반도체 소자의 구조 및 제조방법에 관한 것이다.
일반적으로 SOI(Silicon On Insulator) 기술은 절연층상에 실리콘 단결정 박막을 형성하고 그위에 초고집적 회로(LSI)를 형성하는 기술이다.
SOI 구조는 완전한 소자분리 구조를 실현할 수 있으므로 고속동작이 가능하다.
또한 PN 접합분리 구조에서 나타나는 기생 MOS 트랜지스터나 기생 바이폴라 트랜지스터 등의 능동적 기생효과가 없으므로 래치업 현상이나 소프트에러 현상이 없는 회로를 구성할 수 있는 장점이 있다.
그리고, SOI 기술은 소자의 미세화가 한계에 가까워짐으로써 집적도를 향상시키기 위해 디바이스(Device)를 몇층정도 겹쳐 적층하고 상호 배선하여 종래 2차원적인 초고집적 회로의 한계를 넘은 3차원 디바이스의 가능성을 나타낸 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 구조를 설명하면 다음과 같다.
제1도는 종래의 반도체 소자의 구조단면도이다.
제1도와 같이, 종래의 바이폴라 구조는 소자간의 격리를 위해 2차원적인 공간을 필요로 한다.
P형 기판(1)위에 n형 에피택셜층(2)이 형성되고 소자격리를 위해 상기 n형 에피택셜층(2) 사이에 붕수(Boron) 이온주입 공정을 통해 P형층(3)이 형성된다.
즉, NPN 트랜지스터와 PNP 트랜지스터 구성에 있어서 NPN 트랜지스터가 수직형이면 PNP 트랜지스터는 수평형인 구조로 되어 있다.
그러나, 이와 같은 종래의 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 2차원적인 소자격리 영역으로 형성되어지므로 면적이 커져 초고집적 회로(VLSI)에 있어서 회로구성상의 한계점이 나타난다.
둘째, 바이폴라 트랜지스터 등의 능동적 기생효과롤 인해 래치-업(Latch-up) 현상이나 소프트에러(Soft Error) 현상등이 나타난다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, SOI(Silicin On Insulator) 공정을 이용하여 초고집적 특성을 갖는 바이폴라 회로를 형성하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 구조는 바아폴라 트랜지스터 구조에 있어서, 수직방향으로 제1트랜지스터들이 형성된 도전형 기판과, 상기 도전형 기판의 상기 수직방향으로 형성된 각각의 제1트랜지스터들을 격리시키는 제1절연막들과, 상기 제1절영막들위에 수직방향으로 형성되는 제2트랜지스터들과, 상기 제1, 제2트랜지스터들위에 콘택홀을 갖도록 형성되는 제2절연막으로 구성됨을 특징으로 한다.
또한, 본 발명의 반도체 소자의 제조방법은 바이폴라 트랜지스터 제조방법에 있어서, 제1도전형 기판위에 제1절연막을 선택적으로 형성하는 단계, 상기 제1절연막이 형성된 상기 제1도전형 기판에 수직형 제 1트랜지스터를 형성하는 단계, 상기 제1절연막위에 수직형 제2트랜지스터를 형성하는 단계, 상기 수직형 제1, 제2트랜지스터위에 콘택홀을 갖는 제3절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명의 반도체 소자의 구조 및 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도는 본 발명의 반도체 소자 구조단면도이고, 제3도는 제2도의 평면도이다.
제2도와 같이, P형 실리콘 기판(1)위에 사파이어 절연막(2)이 선택적으로 형성되고, 상기 사파이어 절연막(2) 사이의 상기 P형 실리콘 기판(1)에 수직형으로 제1바이폴라 트랜지스터가 형성된다.
그리고, 상기 사파이어 절연막(2)위에 수직형으로 제2바이폴라 트랜지스터가 형성되고, 상기 제1, 제2바이폴라 트랜지스터들위에 콘택홀(11)을 갖도록 제2절연막(6)이 형성된다.
즉, 상기 제1, 제2바이폴라 트랜지스터는 서로 일부 중첩되도록 형성되고, 수직형으로 형성되어 면적을 줄여줌으로써 초고집적 회로구성에 유리하다.
제4도는 본 발명의 반도체 소자 제조공정 단면도이다.
제4도 (a)와 같이, P형 실리콘 기판(1)위에 사파이어(Sapphire)를 에피택셜 설장(Epitaxial Growth)을 시켜 사파이어 절연막(2)을 형성한다.
제4도(b)와 같이, 상기 사파이어 절연막(2)위에 제1감광막(3a)을 도포하고, 사진석판술 및 식각공정으로 상기 사파이어 절연막(2)을 선택적으로 제거한다.
그리고, 상기 사파이어 절연먹(2)이 형성된 기판(1) 전면에 N형 불순물 이온(P)을 주입한다.
제4도(c)와 같이, 상기 제1감광막(3a)을 제거하고 확산공정으로 상기 사파이어 절연막(2) 양측의 하부에 제1N형 불순물 영역(7)을 형성한다.
제4도(d)와 같이, 상기 사파이어 절연막(2)위에 제2감광막(3b)을 도포하고, 상기 제2감광막(3b)을 마스크하여 기판(1) 전면에 P형 불순물 이온(B)을 주입한다.
제4도(e)와 같이, 상기 제2감광막(3b)을 제거하고, 확산공정으로 상기 사파이어 절연막(2) 사이의 하부에 지1P형 불순물 영역(8)을 형성한다.
그리고, 상기 사파이어 절연막(2) 사이 하부에 형성된 상기 제1P형 불순물 영역(8)위에 제1절연막(4)을 형성한다.
이때, 제1절연막(4)은 열산화막으로 형성한다.
제4도(f)와 같이, 상기 사파이어 절연막(2)위에 n형 에피택셜층(5)을 형성시키고, 상기 n형 에피택셜층(5) 사이의 상기 제1절연막(4)위에 제3감광막(3c)을 도포한 다음, 상기 n형 에피택셜층(5)을 포함한 기판(1) 전면에 P형 불순물 이온(B)을 주입한다.
제4도(g)와 같이, 상기 제3감광막(3c)을 제거하고, 확산공정으로 상기 n형 에피택셜층(5)의 상부에 제2P형 불순물 영역(9)을 형성한다.
제4도(h)와 같이, 상기 n형 에피택셜층(5) 사이의 상기 제1절연막(4)위에 제4감광막(3d)을 도포하고, 상기 제2P형 불순물 영역(9)을 포함한 기판(1) 전면에 N형 불순물 이온(P)을 주입한다.
제4도(i)와 같이, 상기 제4감광막(3d)을 제거하고, 확산공정으로 상기 제2P형 불순물 영역(9) 상부에 제2n형 불순물 영역(10)을 형성한다.
제4도(j)와 같이, 상기 제2n형 불순물 영역(10)을 포함한 상기 기판(1) 전면에 제2절연막(6)을 형성하고, 소자간의 전기적 연결을 위해 각 불순물 영역위에 콘택홀(11)을 형성한다.
이상에서 설명한 바와 같이, 본 발명의 반도체 소자의 구조 및 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 각 바이폴라 트랜지스터간의 격리가 절연체인 사파이어로 되어 있으므로 완전 격리상태를 유지할 수 있다.
둘째, 바이폴라 트랜지스터를 수직형으로 형성함으로 격리를 위한 2차원적인 공간이 감소됨으로써 초고집적 바이폴라 구조가 가능하다.
셋째, 절연체인 사파이어를 사용하여 소자를 격리시킴으로써 래치-업(Latch-up) 현상이 없다.
Claims (9)
- 바이폴라 트랜지스터 구조에 있어서, 수직방향으로 제1트랜지스터들이 형성된 도전형 기판과, 상기 도전형 기판의 상기 수직방향으로 형성된 각각의 제1트랜지스터들을 격리시키는 제1절연막들과, 상기 제1절연막들위에 수직방향으로 형성되는 제2트랜지스터들과, 상기 제1, 제2트랜지스터들위에 콘택홀을 갖도록 형성되는 제2절연막으로 구성됨을 특징으로 하는 반도체 소자의 구조.
- 제1항에 있어서, 상기 제1절연막은 사파이어로 형성됨을 특징으로 하는 반도체 소자의 구조.
- 제1항에 있어서 상기 제1, 제2트랜지스터는 서로 일부 충첩되도록 형성되는 것을 특징으로 하는 반도체 소자의 구조.
- 바이폴라 트랜지스터 제조방법에 있어서, 제1도전형 기판위에 제1절연막을 선택적으로 형성하는 단계, 상기 제1절연막이 형성된 상기 제1도전형 기판에 수직형 제1트랜지스터를 형성하는 단계, 상기 제1절연막위에 수직형 제2트랜지스터를 형성하는 단계, 상기 수직형 제1, 제2트랜지스터위에 콘택홀을 갖는 제3절연막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
- 제4항에 있어서, 상기 제1절연막은 사파이어롤 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제4항에 있어서, 상기 제1절연막은 에피택셜 성장으로 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제4항에 있어서, 상기 수직형 제1트랜지스터는 제1절연막 사이의 제1도전형 기판에 제2도전형 불순물 영역을 형성하는 단계, 상기 제1절연막 사이의 제1도전형 기판에 제1도전형 불순물 영역을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
- 제4항에 있어서, 상기 수직형 제2트랜지스터는 제1절연막 사이의 제1도전형 기판위에 제2절연막을 형성하는 단계, 상기 제1절연막위에 제2도전형 에피택셜층을 형성하는 단계, 상기 제2도전형 에피택셜층의 상부에 제1도전형 불순물 영역을 형성하는 단계, 상기 제1도전형 불순물 영역 상부에 제1도전형 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조방법.
- 제7항에 있어서, 상기 제2절연막은 열산화막으로 형성함을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046835A KR0186185B1 (ko) | 1995-12-05 | 1995-12-05 | 반도체 소자의 구조 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046835A KR0186185B1 (ko) | 1995-12-05 | 1995-12-05 | 반도체 소자의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054367A KR970054367A (ko) | 1997-07-31 |
| KR0186185B1 true KR0186185B1 (ko) | 1999-03-20 |
Family
ID=19437874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046835A KR0186185B1 (ko) | 1995-12-05 | 1995-12-05 | 반도체 소자의 구조 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0186185B1 (ko) |
-
1995
- 1995-12-05 KR KR1019950046835A patent/KR0186185B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054367A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4566914A (en) | Method of forming localized epitaxy and devices formed therein | |
| US5945712A (en) | Semiconductor device having a SOI structure with substrate bias formed through the insulator and in contact with one of the active diffusion layers | |
| JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
| JP3888658B2 (ja) | Ｓｏｉ構造を有する半導体素子及びその製造方法 | |
| JPH02256267A (ja) | 薄膜ｓｏｉ ｃ―ｍｏｓ素子及びその製造方法 | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| US5641691A (en) | Method for fabricating complementary vertical bipolar junction transistors in silicon-on-sapphire | |
| KR20000042673A (ko) | 더블 게이트 구조를 갖는 에스·오·아이 트랜지스터 및 그의제조방법 | |
| EP0118102B1 (en) | Method for manufacturing a semiconductor device | |
| KR0186185B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| JPH08167646A (ja) | Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法 | |
| US5518949A (en) | Electrical isolation method for devices made on SOI wafer | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| KR100259586B1 (ko) | 반도체장치 제조방법 | |
| KR100223921B1 (ko) | 반도체 소자의 제조방법 | |
| KR100226784B1 (ko) | 반도체 소자의 제조방법 | |
| KR0149317B1 (ko) | 수평형 바이폴라 트랜지스터의 제조 방법 | |
| US6174760B1 (en) | Method of improving vertical BJT gain | |
| KR100305641B1 (ko) | 에스오아이기판에형성되는반도체소자및그제조방법 | |
| KR100897474B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR100382538B1 (ko) | 씨모스소자의 재조방법 | |
| KR100356792B1 (ko) | 에스오아이 소자 및 그의 제조방법 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| KR0135718B1 (ko) | 반도체 소자의 제조방법 | |
| KR0186079B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |