KR0183939B1 - 제로 크로스 감지회로 - Google Patents

Abstract

교류입력 신호의 제로크로스를 감지하는 회로에 있어서, 기준전압 생성부, 입력전압 생성부, 증폭부, 정전류원, 비교부, 및 출력부를 구비하는 것을 특징으로 하는 제로크로스 감지회로가 개시되어 있다. 기준전압 생성부는 전원 전압 레벨의 범위 내에서 고정된 값을 가지는 기준전압을 제1 노드에 발생시킨다. 입력전압 생성부는 교류입력 신호의 원점을 기준 전압 값의 레벨로 쉬프트하고 이를 필터링 하여 얻어지는 변이입력 신호를 제2 노드에 발생시킨다. 비교부는 변이입력 신호를 기준전압과 비교하여 그 차이의 절대값이 기준비교 전압값 이상이 되는 변이입력 신호에 대해서만 로우 레벨의 신호를 발생한다. 증폭부는 비교부의 출력을 제1 입력으로 하고 상기 제1 노드의 신호와 상기 제2 노드의 신호를 제2 및 제3 입력 신호들로서 받아들여서, 제1 입력 신호의 레벨이 로우일 때에만 제1 및 제2 입력 신호의 차이에 의해서 동작한다. 정전류원은 비교부의 출력을 하나의 입력으로서 받아들이고 비교부의 출력이 로우 레벨일 때에만 제로크로스 감지 회로의 전체 전류 량을 제어하기 위해 동작한다. 출력부는 버퍼의 역할을 하는 회로로서 비교부의 출력을 하나의 입력으로서 받아들이고 비교부의 출력이 로우 레벨일 때에만 증폭부의 출력을 인버팅하여 출력한다. 본 발명에 의하면 교류입력 신호에 발생하는 노이즈의 영향을 받지 않는 효과를 가진다.

Description

제로 크로스 감지 회로

본 발명은 교류 입력 신호의 제로 크로스 포인트(Zero Cross Point)를 감지하는 제로 크로스 감지 회로에 있어서, 특히 교류 입력 신호에 발생하는 노이즈(Noise)의 영향을 받지 않는 제로 크로스 감지 회로에 관한 것이다.

교류 입력 신호의 제로 크로스 포인트를 감지하는 제로 크로스 감지 회로가 USP 5,329,171에 개시되어 있다.

도1은 USP 5,329,171에 개시되어 있는 제로 크로스 감지 회로의 회로도이다.

도1을 참조하면, 종래의 제로 크로스 감지 회로는 입력 회로(10), 제 1 CMOS 전압 쉬프트(Shift) 수단(20), CMOS 차동 증폭 회로(30), 제 2 CMOS전압 쉬프트 수단(40), 정전류원(50) 및 출력 회로(60)를 포함한다. 입력 회로(10)는 하나의 저항소자(13), 제 1 다이오우드(14), 및 제 2 다이오우드(15)를 포함한다. 저항소자(13)의 한 단자는 교류 입력 신호(VIN)를 받아들이도록 접속되어 있고 다른 단자는 제 1 노드(12)에 접속되어 있다. 제 1 다이오우드(14) 의 한 단자는 전원 단자(VDD)에 접속되어 있고 다른 단자는 제 1 노드(12)에 접속되어 있다. 제 2 다이오우드(15)의 한 단자는 제 1 노드(12)에 접속되어 있고 다른 단자는 접지 단자(GND)에 접속되어 있다. 교류 입력 신호(VIN)는 저항 소자(13), 제 1 다이오우드(14), 및 제 2 다이오우드(15)에 의해서 필터링(Filtering)되어 제 1 노드(12)에 전달된다. 여기서 제 1 노드(12)는 제 2 CMOS 전압 쉬프트 수단(40)의 제 2 소오스 팔로어 트랜지스터(43)의 게이트 단자에 접속되어 있다. 제 1 CMOS 전압 쉬프트 수단(20)은 제 1 전류 전원 트랜지스터(22)와 제 1 소오스 팔로어 트랜지스터(23)를 포함한다. 제 1 전류 전원 트랜지스터(22)의 제 1 단자는 전원 단자(VDD)에 접속되어 있고, 제 2 단자는 제 2 노드(21)에 접속되어 있고, 그리고, 게이트 단자는 일정한 전압을 공급받기 위해 정전류원(50)의 구동 입력 단자(51)에 접속되어 있다. 제 1 소오스 팔로어 트랜지스터(23)의 제 1 단자는 제 2 노드(21)에 접속되어 있고, 제 2 단자 및 게이트 단자는 접지 단자(GND)에 접속되어 있다. 여기서, 제 2 노드(21)는 CMOS 차동 증폭 회로(30)의 제 1 차동 입력 신호 단자(31)에 접속되어 있다. CMOS 차동 증폭 회로(30)는 제 2 및 제 3 노드(21,41)의 신호를 제 1 및 제 2 차동 입력 신호로서 입력하고 제 1 및 제 2 차동 입력 신호의 차이에 의해서 동작한다. 제 2 CMOS 전압 쉬프트 수단(40)은 제 2 전류 전원 트랜지스터(42)와 제 2 소오스 팔로어 트랜지스터(43)를 포함한다. 제 2 전류 전원 트랜지스터(42)의 제 1 단자는 전원 단자(VDD)에 접속되어 있고, 제 2 단자는 제 3 노드(41)에 접속되어 있고, 그리고 게이트 단자는 일정한 전압을 공급받기 위해 정전류원(50)의 구동 입력 단자(51)에 접속되어 있다. 제 2 소오스 팔로어 트랜지스터(43)의 제 1 단자는 제 3 노드(41)에 접속되어 있고, 제 2 단자는 접지 단자(GND)에 접속되어 있고, 그리고, 게이트 단자는 교류 입력 신호(VIN)를 받아들이도록 제 1 노드(12)에 접속되어 있다. 여기서, 제 3 노드(41)는 CMOS 차동 증폭 회로(30)의 제 2 차동 입력 신호 단자(32)에 접속되어 있다. 정전류원(50)은 전체 회로의 전류 량을 조절하기 위한 회로이다. 정전류원(50)의 구동 입력 단자(51)는 제 1 CMOS 전압 쉬프트 수단(20), 제 2 CMOS 전압 쉬프트 수단(40), 차동 증폭 회로(30), 및 출력단(60)의 구동 입력단자들(24,33,44,61)에 접속되어 있다. 출력단(60)은 일종의 버퍼(Buffer)의 역할을 하는 회로로서 CMOS 차동 증폭 회로(30)의 출력을 인버팅(Inverting)하여 출력한다.

제 1 CMOS 전압 쉬프트 수단(20)에서는 전원 전압(VDD)값 레벨의 범위 내에서 고정된 전압을 제 2 노드(21)에 생성시켜 이를 CMOS 차동 증폭 회로(30)의 제 1 차동 입력 단자(31)에 입력시킨다. 제 1 CMOS 전압 쉬프트 수단(20)은 접지 단자(GND)의 전압 레벨을 교류 입력 신호(VIN)의 제로 크로스 포인터들이 쉬프트(Shift) 되는 것과 동일한 레벨로 쉬프트 함으로써 제 2 노드(21)의 전압 레벨을 조정한다. 제 2 CMOS 전압 쉬프트 수단(40)에서는 제 1 CMOS 전압 쉬프트 수단(20)과는 달리 제 2 소오스 팔로어 트랜지스터(43)의 게이트 단자에 제 1 노드(12)에서 발생하는 신호가 연결되어 있고 제 3 노드(41)에 생성된 신호가 CMOS 차동 증폭 회로(30)의 제 2 차동 입력 단자(32)에 입력된다. 따라서 제 2 차동 입력 단자(32)의 신호는 제 1 차동 입력 단자(31)의 일정한 기준 전압값을 중심으로 상하로 움직이게 된다. 즉, 교류 입력 신호(VIN)의 전압값이 0보다 크게되면 제 2 차동 입력 단자(32)의 전압값은 제 1 차동 입력 단자(31)의 전압값보다 크게되고 교류 입력 신호(VIN)의 전압값이 0보다 작게되면 제 2 차동 입력 단자(32)의 전압값은 제 1 차동 입력 단자(31)의 전압값보다 작게된다. 이러한 제 1 및 제 2 차동 입력 단자들(31,32)의 전압값 차이에 의해서 CMOS 차동 증폭 회로(30)가 동작을 하게된다.

이와 같은 동작을 토대로 교류 입력 신호(VIN)에 대한 출력 신호(OUT)가 도 2 내지 도 6에 나타나 있다. 도 2 내지 도 6에 있어서 가로축은 시간을 세로축은 나타내고자하는 단자들의 전압값들을 각각 도시하고 있고, 제 1 내지 제 4 포인터들(t0,t1,t2,t3)은 교류 입력 신호(VIN)에 있어서의 제로 크로스가 일어나는 포인터들을 나타내고 있다.

도2는 제로 크로스 포인터를 가지는 이상적인 교류 입력 신호(VIN)의 파형도를 나타내고 있다.

도3은 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류 입력 신호(VIN)에 대한 제 2 CMOS 전압 쉬프트 수단(40)의 제 2 소오스 팔로어 트랜지스터(43)의 게이트에 인가되는 신호의 파형도이다.

도4는 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류 입력 신호(VIN)에 대한 출력 신호(OUT)의 파형도를 나타내고 있다. 여기서, 참조부호 VD는 다이오우드의 문턱전압을 나타낸다.

도4를 참조하면 종래의 제로 크로스 감지 회로는 교류 입력 신호(VIN)에 있어서 제로 크로스가 발생할 때마다 출력 신호(OUT)의 레벨을 하이(Hi) 혹은 로우(Low)로 변위시킴으로서 제로 크로스 포인트들의 감지를 가능하게 한다.

도5는 제로 크로스 포인터를 가지는 교류 입력 신호(VIN)에 있어서, 교류 입력 신호(VIN)에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호(VIN)의 파형도를 나타내고 있다.

도6은 상기 제로 크로스 감지 회로에 있어서, 교류 입력 신호(VIN)에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호(VIN)에 대한 출력 신호(OUT)의 파형도를 나타내고 있다.

이와 같이 종래의 제로 크로스 감지 회로는 교류 입력 신호(VIN)에 비해 노이즈의 레벨이 현저히 작더라도 종래의 제로 크로스 감지 회로의 특성 상 노이즈에 의해 제로 크로스가 일어나는 포인터들마다 출력 신호(OUT)는 움직이게 된다. 이 때 작은 레벨의 노이즈에 대해 제로 크로스 감지 회로가 동작하지 않게 하기 위해서는 교류 입력 신호에 있어서 0 점을 기준으로 0보다 크거나 작은 일정 레벨의 신호를 무시할 수 있는 회로를 첨가할 수 있다.

그러나, 종래의 제로 크로스 감지 회로에 있어서는 입력 회로(10)의 제 1 노드(12)에 발생하는 신호가 제 1 및 제 2 다이오우드들(14,15)에 의한 전압 짤림 현상으로 교류 입력 신호(VIN)가 왜곡되어 0점을 기준으로 상하로 일정한 전압값을 가져갈 수 없게 된다. 이렇게되면 교류 입력 신호에 있어서 0 점을 기준으로 0보다 크거나 작은 일정 레벨의 신호를 무시할 수 있는 회로를 첨가하더라도 0보다 큰 쪽의 노이즈 레벨은 제거될 수 있으나 0보다 작은 쪽의 노이즈를 제거할 수가 없게 된다.

따라서, 본 발명의 목적은 차동 증폭 회로에 있어서, 입력되는 신호들의 왜곡을 방지 할 수 있는 차동 증폭 회로를 제공하는 데 있다.

본 발명의 다른 목적은 차동 증폭 회로에 있어서, 입력되는 신호들에 포함되어 있는 노이즈의 영향을 받지 않기 위하여 일정 레벨 이하의 크기를 갖는 입력 신호 부분에 대해서는 동작하지 않고 출력을 변화시키지 않는 차동 증폭 회로를 제공하는 데 있다.

본 발명의 또 다른 목적은 교류 입력 신호에 대한 제로 크로스 포인트를 감지하는 제로 크로스 감지 회로에 있어서, 제로 크로스 감지 회로의 동작이 일정 레벨의 노이즈를 무시할 수 있도록 하는 회로를 더 구비함으로서 교류 입력 신호에 발생하는 노이즈의 영향을 받지 않는 제로 크로스 감지 회로를 제공하는 데 있다.

도1은 종래의 제로 크로스 감지회로이다.

도2는 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류 입력 신호의 파형도이다.

도3은 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류입력 신호에 대해 제 2 노드에서 발생하는 신호의 파형도이다.

도4는 종래의 제로 크로스 감지 회로에 있어서, 이상적인 교류 입력 신호에 대한 출력 신호의 파형도이다.

도5는 종래의 제로 크로스 감지 회로에 있어서, 노이즈를 포함하는 교류 입력 신호의 파형도이다.

도6은 종래의 제로 크로스 감지 회로에 있어서, 노이즈를 포함하는 교류 입력 신호에 대한 출력 신호의 파형도이다.

도7은 본 발명의 실시예에 따른 차동 증폭회로의 회로도이다.

도8은 본 발명의 다른 실시예에 따른 차동 증폭 회로의 회로도이다.

도9는 본 발명의 또 다른 실시예에 따른 제로 크로스 감지 회로의 블록도이다.

도10은 본 발명의 또 다른 실시예에 따른 제로 크로스 감지 회로의 회로도이다.

도11은 본 발명의 또 다른 실시예에 따른 제로 크로스 감지회로에 있어서, 교류 입력 신호에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호에 대하여 제 2 노드에서 발생되는 변이 입력 신호의 파형도이다.

도12는 본 발명의 또 다른 실시예에 따른 제로 크로스 감지 회로에 있어서, 교류 입력 신호에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호에 대한 출력 신호의 파형도이다.

* 도면의 주요 부분에 대한 설명

VIN : 교류 입력 신호 OUT : 출력 신호

VSI : 변이 입력 신호 VR : 기준 전압

t0 : 내지 t5 : 제로 크로스 포인터들

상기 목적을 달성하기 위하여 본 발명에 따른 차동 증폭 회로는, 기준 전압 생성부, 입력 전압 생성부, 및 증폭부를 구비하는 것을 특징으로 한다. 기준 전압 생성부는 전원 전압값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압을 제 1 노드에 발생시킨다. 입력 전압 생성부는 교류 입력 전압의 신호를 필터링하고 기준 전압을 기준으로 하여 쉬프트한 변이 입력 신호를 제 2 노드에 발생시킨다. 증폭부는 제 1 노드의 신호와 제 2 노드의 신호를 제 1 및 제 2차동 입력 신호들로서 받아들이고 차동 입력 신호가 레지듀 전압을 초과하는 교류 입력 신호에 대해서만 응답하는 증폭회로를 포함한다.

상기 다른 목적을 달성하기 위하여 본 발명에 따른 차동 증폭 회로는, 기준 전압 생성부, 입력 전압 생성부, 비교부, 및 증폭부를 구비하는 것을 특징으로 한다. 기준 전압 생성부는 전원 전압값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압을 제 1 노드에 발생시킨다. 입력 전압 생성부는 교류 입력 전압의 신호를 필터링하고 기준 전압을 기준으로 하여 쉬프트한 변이 입력 신호를 제 2 노드에 발생시킨다. 비교부는 변이 입력 신호를 기준 전압과 비교하여 그 차이의 절대값이 기준 비교 전압값 이상이 되는 변이 입력 신호에 대해서만 본 발명의 차동 증폭 회로 회로가 동작하도록 한다. 증폭부는 제 1 노드의 신호와 제 2 노드의 신호를 제 1 및 제 2차동 입력 신호들로서 받아들이고 차동 입력 신호가 레지듀 전압을 초과하는 교류 입력 신호에 대해서만 응답하는 증폭회로를 포함한다.

상기 또 다른 목적을 달성하기 위하여 본 발명에 다른 제로 크로스 감지 회로는, 기준 전압 생성부, 입력 전압 생성부, 비교부, 증폭부, 정전류부, 및 출력부를 구비하는 것을 특징으로 한다. 기준 전압 생성부는 전원 전압값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압을 제 1 노드에 발생시킨다. 입력 전압 생성부는 교류 입력 전압의 신호를 필터링하고 기준 전압을 기준으로 하여 쉬프트한 변이 입력 신호를 제 2 노드에 발생시킨다. 비교부는 변이 입력 신호를 기준 전압과 비교하여 그 차이의 절대값이 기준 비교 전압값 이상이 되는 변이 입력 신호에 대해서만 본 발명의 제로 크로스 감지 회로가 동작하도록 한다. 증폭부는 제 1 노드의 신호와 제 2 노드의 신호를 제 1 및 제 2차동 입력 신호들로서 받아들이고 차동 입력 신호가 레지듀 전압을 초과하는 교류 입력 신호에 대해서만 응답하는 증폭회로를 포함한다. 정전류원은 제로 크로스 감지 회로 전체의 전류 량을 제어하기 위한 것으로서 정전류원의 구동 입력 단자가 기준 전압 생성부, 입력 전압 생성부, 증폭부, 및 출력부의 구동 입력 단자들에 접속되어 있다. 출력부는 일종의 버퍼의 역할을 하는 회로로서 증폭부의 출력을 인버팅하여 출력한다.

이어서 첨부한 도면을 참조하여 본 발명에 대하여 자세히 설명하기로 한다.

도7은 본 발명의 실시예에 따른 차동 증폭회로의 회로도이다.

도7을 참조하면, 본 발명의 실시예에 따른 차동 증폭 회로는 기준 전압 생성부(100), 입력 전압 생성부(120), 및 증폭부(160)를 포함한다.

기준 전압 생성부(100)는 CMOS 인버터를 구성하고 있는 제 1 PMOS(104)와 제 1 NMOS(108), 그리고 제 1 저항 소자(106)를 포함한다. 제 1 PMOS(104)와 제 1 NMOS(108)에 의해 형성되어 있는 CMOS 인버터의 출력과 입력이 제 1 저항 소자(106)를 사이에 두고 서로 접속되어 있다. 따라서 제 1 PMOS(104)와 제 1 NMOS(108)는 각각 세튜레이션(Saturation) 영역에서 동작하게 되고 제 1 PMOS(104)와 제 1 NMOS(108) 각각의 전류 전달 특성(Beta Ratio)에 의해 전원 전압(VDD)값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압(VR)을 제 1 노드(102)에 발생시킨다. 즉, 동일한 전류 전달 특성을 가지는 제 1 PMOS(104)와 제 1 NMOS(108)에 대해서는 기준 전압(VR)은 전원 전압(VDD) 레벨의 절반값을 갖게된다. 입력 전압 생성부(120)는 제 2 내지 제 4 저항소자들(122,124,125), 제 1 다이오우드(130), 제 2 다이오우드(132), 및 CMOS 인버터를 구성하고 있는 제 2 PMOS(126)와 제 2 NMOS(128)을 포함한다, 기준 전압 생성부(100)에서와 마찬가지로 제 4 저항 소자(126), 제 2 PMOS(126), 및 제 2 NMOS(128)에 의해서 교류 입력 전압(VIN)의 신호는 기준 전압(VR)을 기준으로 쉬프트되고 제 2 및 제 3 저항 소자들(122,124) 그리고 제 1 및 제 2 다이오우드들(130,132)에 의해서 필터링 되어진 변이 입력 신호(VSI)를 제 2 노드(134)에 발생시킨다. 증폭부(160)는 제 1 노드(102)와 제 2 노드(134)의 신호를 제 1 및 제 2 차동 입력 신호로서 입력하고 제 1 차동 입력 신호와 제 2 차동 입력 신호의 차이에 의해서 동작하게 된다.

이와 같이 기준 전압 생성부(100)와 입력 전압 생성부(120)에 있어서, 출력과 입력이 하나의 저항 소자를 사이에 두고 서로 접속되어 있는 CMOS 인버터를 사용하고 CMOS 인버터를 구성하고 있는 PMOS와 NMOS의 전류 전달 특성을 조절함으로써 제 1 노드(102)에 생성되는 기준 전압(VR)과 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)의 레벨을 전원 전압(VDD)의 절반값을 가질 수 있도록 쉬프트시킬 수 있다. 따라서, 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)가 입력 전압 생성부(120)를 구성하고 있는 다이오우드들에 의해서 전압 짤림 현상에 의해 왜곡되어 지는 것을 방지 할 수 있다.

도8은 본 발명의 다른 실시예에 따른 차동 증폭 회로의 회로도이다.

도8을 참조하면, 본 발명의 실시예에 따른 차동 증폭 회로는 기준 전압 생성부(100), 입력 전압 생성부(120), 비교부(140), 및 증폭부(160)를 포함한다.

기준 전압 생성부(100)는 제 1 인버터(104)와 제 1 저항 소자(106)를 포함한다. 즉 하나의 PMOS와 하나의 NMOS에 의해 형성되어 있는 제 1 인버터(104)의 출력과 입력이 제 1 저항 소자(106)를 사이에 두고 서로 접속되어 있다. 따라서 제 1 인버터(104)를 구성하고 있는 하나의 PMOS와 하나의 NMOS는 각각 세튜레이션 영역에서 동작하게 되고 PMOS와 NMOS 각각의 전류 전달 특성에 의해 전원 전압(VDD)값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압(VR)을 제 1 노드(102)에 발생시킨다. 다시 말하면, 동일한 전류 전달 특성을 가지는 PMOS와 NMOS에 대해서는 기준 전압(VR)은 전원 전압(VDD) 레벨의 절반값을 갖게된다. 입력 전압 생성부(120)는 제 2 및 제 4 저항소자들(122,124,126), 제 1 다이오우드(130), 제 2 다이오우드(132), 및 제 2 인버터(128)를 포함한다. 기준 전압 생성부(100)에서와 마찬가지로 제 2 인버터(128)의 출력과 입력은 제 4 저항 소자(126)를 사이에 두고 서로 접속되어 있고, 따라서 입력 전압 생성부(120)는 교류 입력 전압(VIN)의 신호가 기준 전압(VR)을 기준으로 쉬프트되고 제 2 및 제 3 저항 소자들(122,124) 그리고 제 1 및 제 2 다이오우드들(130,132)에 의해서 필터링 되어진 변이 입력 신호(VSI)를 제 2 노드(134)에 발생시킨다. 여기서 변이 입력 신호(VSI)는 기준 전압(VR)을 중심으로 교류 입력 신호(VIN)의 값이 변화함에 따라 변화하게 된다. 비교부(140)는 제1 및 제 2 연산 증폭기(142,144)와 하나의 NOR 게이트(146)를 포함하며, 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 로우 레벨의 신호를 발생하여 상기 실시예의 차동 증폭 회로 회로가 동작하도록 한다. 증폭부(160)는 비교부(140)의 출력을 제 1 입력으로서 받아들이고 제 1 노드(102)와 제 2 노드(134)의 신호를 제 1 및 제 2 차동 입력 신호로서 입력하여, 비교부(140)의 출력이 로우 상태일 때에만 제 1 차동 입력 신호와 제 2 차동 입력 신호의 차이에 의해서 동작하게 된다.

이와 같이 기준 전압 생성부(100)와 입력 전압 생성부(120)에 있어서, 출력과 입력이 하나의 저항 소자를 사이에 두고 서로 접속되어 있는 CMOS 인버터를 사용하고 CMOS 인버터를 구성하고 있는 PMOS와 NMOS의 전류 전달 특성을 조절함으로써 제 1 노드(102)에 생성되는 기준 전압(VR)과 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)의 레벨을 전원 전압(VDD)의 절반값을 가질 수 있도록 쉬프트시킬 수 있다. 따라서, 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)가 입력 전압 생성부(120)를 구성하고 있는 다이오우드들에 의해서 전압 짤림 현상에 의해 왜곡되어 지는 것을 방지 할 수 있다. 또한 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 본 발명에 따른 실시예의 차동 증폭 회로가 동작하기 때문에 교류 입력 신호(VIN)의 레벨이 원점을 기준으로 기준 비교 전압값(VREF)보다 작으면 출력 신호(OUT)의 레벨이 변화하지 않게 된다. 따라서 교류 입력 신호(VIN)에 발생할 수 있는 노이즈에 따라 차동 증폭 회로가 동작하게 되는 것을 방지할 수 있다. 여기서 기준 비교 전압값(VREF)은 외부에서 교류 입력 신호(VIN)에 발생하는 노이즈의 레벨에 따라 조절이 가능하다.

도9는 본 발명의 또 다른 실시예에 따른 제로 크로스 감지 회로의 블록도이고. 도 10은 그 회로도이다.

도9와 10을 참조하면, 본 발명의 제로 크로스 감지 회로는 기준 전압 생성부(100), 입력 전압 생성부(120), 비교부(140), 증폭부(160), 정전류부(180), 및 출력부(200)를 포함한다.

기준 전압 생성부(100)는 제 1 인버터(104)와 제 1 저항 소자(106)를 포함한다. 즉 하나의 PMOS와 하나의 NMOS에 의해 형성되어 있는 제 1 인버터(104)의 출력과 입력이 제 1 저항 소자(106)를 사이에 두고 서로 접속되어 있다. 따라서 제 1 인버터(104)를 구성하고 있는 하나의 PMOS와 하나의 NMOS는 각각 세튜레이션 영역에서 동작하게 되고 PMOS와 NMOS 각각의 전류 전달 특성에 의해 전원 전압(VDD)값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압(VR)을 제 1 노드(102)에 발생시킨다. 다시 말하면, 동일한 전류 전달 특성을 가지는 PMOS와 NMOS에 대해서는 기준 전압(VR)은 전원 전압(VDD) 레벨의 절반값을 갖게된다. 입력 전압 생성부(120)는 제 2 및 제 4 저항소자들(122,124,126), 제 1 다이오우드(130), 제 2 다이오우드(132), 및 제 2 인버터(128)를 포함한다. 기준 전압 생성부(100)에서와 마찬가지로 제 2 인버터(128)의 출력과 입력은 제 4 저항 소자(126)를 사이에 두고 서로 접속되어 있고, 따라서 입력 전압 생성부(120)는 교류 입력 전압(VIN)의 신호가 기준 전압(VR)을 기준으로 쉬프트되고 제 2 및 제 3 저항 소자들(122,124) 그리고 제 1 및 제 2 다이오우드들(130,132)에 의해서 필터링 되어진 변이 입력 신호(VSI)를 제 2 노드(134)에 발생시킨다. 여기서 변이 입력 신호(VSI)는 기준 전압(VR)을 중심으로 교류 입력 신호(VIN)의 값이 변화함에 따라 변화하게 된다. 비교부(140)는 제1 및 제 2 연산 증폭기(142,144)와 하나의 NOR 게이트(146)를 포함하며, 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 로우 레벨의 신호를 발생하여 상기 실시예의 제로 크로스 감지 회로가 동작하도록 한다. 정전류원(180)은 비교부(140)의 출력을 하나의 입력으로서 받아들이고 구동 입력 단자(181)가 출력부의 구동 입력 단자(201)에 접속되어 있다. 정전류원(180)은 비교부(140)의 출력이 로우 상태일 때만 전체 회로의 전류 량을 제어하기 위하여 동작한다. 출력부(200)는 일종의 버퍼(Buffer)의 역할을 하는 회로로서 비교부(140)의 출력을 하나의 입력으로서 받아들이고 비교부(140)의 출력이 로우 상태일 때만 증폭부(160)의 출력을 인버팅(Inverting)하여 출력한다.

도11은 본 발명의 실시예에 따른 제로 크로스 감지회로에 있어서, 교류 입력 신호(VIN)에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호(VIN)에 대하여 제 2 노드(124)에서 발생되는 변이 입력 신호(VSI)의 파형도를 나타내고 있다. 여기서 참조부호 VD는 다이오우드의 문턱전압값을 나타낸다.

도12는 본 발명의 실시예에 따른 제로 크로스 감지 회로에 있어서, 교류 입력 신호(VIN)에 비해 현저히 작은 레벨의 노이즈를 포함하는 교류 입력 신호(VIN)에 대한 출력 신호(OUT)의 파형도를 나타내고 있다.

도11과 12에서 나타난 바와 같이, 기준 전압 생성부(100)와 입력 전압 생성부(120)에 있어서, 출력과 입력이 하나의 저항 소자를 사이에 두고 서로 접속되어 있는 CMOS 인버터를 사용하고 CMOS 인버터를 구성하고 있는 PMOS와 NMOS의 전류 전달 특성을 조절함으로써 제 1 노드(102)에 생성되는 기준 전압(VR)과 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)의 레벨을 전원 전압(VDD)의 절반값을 가질 수 있도록 쉬프트시킬 수 있다. 따라서, 제 2 노드(134)에 생성되는 변이 입력 신호(VSI)가 입력 전압 생성부(120)를 구성하고 있는 다이오우드들에 의해서 전압 짤림 현상에 의해 왜곡되어 지는 것을 방지 할 수 있다. 또한 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 본 발명에 따른 실시예의 제로 크로스 감지 회로가 동작하기 때문에 교류 입력 신호(VIN)의 레벨이 원점을 기준으로 기준 비교 전압값(VREF)보다 작으면 출력 신호(OUT)의 레벨이 변화하지 않게 된다. 따라서 교류 입력 신호(VIN)에 발생할 수 있는 노이즈에 따라 제로 크로스 감지 회로가 동작하게 되는 것을 방지할 수 있다. 여기서 기준 비교 전압값(VREF)은 외부에서 교류 입력 신호(VIN)에 발생하는 노이즈의 레벨에 따라 조절이 가능하다.

이와 같이 변이 입력 신호(VSI)를 기준 전압(VR)과 비교하여 그 차이의 절대값이 기준 비교 전압값(VREF) 이상이 되는 변이 입력 신호(VSI)에 대해서만 제로 크로스 감지 회로가 동작하도록 하는 비교부(140)를 더 구비함으로서 교류 입력 신호(VIN)에 포함되어 있는 노이즈의 영향을 무시할 수 있게 되었다.

본 발명은 교류 입력 신호의 제로 크로스 포인터를 감지하는 제로 크로스 감지 회로에 있어서, 교류 입력 신호의 레벨이 기준 비교 전압값 이상일 때에만 제로 크로스 감지 회로가 동작하도록 하는 비교회로를 더 구비하고 또한 기준 비교 전압값을 외부에서 조절할 수 있게 함으로써 교류 입력 신호에 포함되어 있는 노이즈의 영향을 받지 않는 효과를 가진다.

Claims (22)

1. 교류 입력 신호의 제로 크로스를 감지하는 회로에 있어서,

   전원 전압값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압을 제 1 노드에 발생시키는 기준 전압 생성부;

   상기 교류 입력 신호의 원점을 상기 기준 전압값의 레벨로 쉬프트하고 이를 필터링 하여 얻어지는 변이 입력 신호를 제 2 노드에 발생시키는 입력 전압 생성부;

   상기 변이 입력 신호를 상기 기준 전압과 비교하여 그 차이의 절대값이 기준 비교 전압값 이상이 되는 상기 변이 입력 신호에 대해서만 로우 레벨의 신호를 출력하는 비교부;

   상기 비교부의 출력을 제 1 입력으로 하고 상기 제 1 노드의 신호와 상기 제 2 노드의 신호를 제 2 및 제 3 입력 신호들로서 받아들여서, 상기 제 1 입력 신호의 레벨이 로우일 때에만 상기 제 1 및 제 2 입력 신호의 차이에 의해서 동작하는 증폭부;

   버퍼의 역할을 하는 회로로서 상기 비교부의 출력을 하나의 입력으로서 받아들이고 상기 비교부의 출력이 로우 레벨일 때에만 상기 증폭부의 출력을 인버팅하여 출력 신호를 출력하는 출력부; 및

   상기 비교부의 출력을 하나의 입력으로서 받아들이고 상기 비교부의 출력이 로우 레벨일 때에만 상기 제로 크로스 감지 회로의 전체 전류 량을 제어하기 위해 상기 출력부의 구동 입력 단자에 접속되어 있는 정전류원을 구비하는 것을 특징으로 하는 제로 크로스 감지 회로.
2. 제 1 항에 있어서, 상기 기준 전압 생성부는 CMOS 인버터를 포함하는 회로로써 구성함으로써 상기 전원 전압값 레벨의 범위 내에서 고정된 값의 상기 기준 전압을 발생하는 것을 특징으로 하는 제로 크로스 감지 회로.
3. 제 2 항에 있어서, 상기 기준 전압은 상기 CMOS 인버터를 구성하는 NMOS와 PMOS의 출력특성에 의해 그 값이 결정되는 것을 특징으로 하는 제로 크로스 감지 회로.
4. 제 1 항에 있어서, 상기 입력 전압 생성부는 CMOS 인버터와 다수의 저항 소자 및 다수의 다이오우드에 의해 구성되어 질 수 있는 것을 특징으로 하는 제로 크로스 감지 회로.
5. 제 4 항에 있어서 상기 제 2 노드의 값은 상기 다수의 저항 소자들의 값을 변화시킴으로써 조절이 가능 한 것을 특징으로 하는 제로 크로스 감지 회로.
6. 제 4 항에 있어서 상기 제 2 노드의 값은 상기 CMOS를 구성하는 NMOS와 PMOS의 출력특성에 의해 그 값이 결정되는 것을 특징으로 하는 제로 크로스 감지 회로.
7. 제 1 항에 있어서, 상기 제로 크로스 감지 회로는 상기 기준 비교 전압보다 작은 값을 갖는 상기 교류 입력 신호에 대해서는 상기 출력 신호를 변화시키지 않음으로써 상기 교류 입력 신호에서 발생하는 노이즈의 영향을 받지 않는 것을 특징으로 하는 제로 크로스 감지 회로.
8. 제 1 항에 있어서, 상기 기준 비교 전압은 사용자에 의해서 조절이 가능함으로 상기 교류 입력 신호에서 발생하는 노이즈 레벨의 크기에 관계없이 상기 교류 입력 신호에서 발생하는 노이즈의 영향을 받지 않는 것을 특징으로 하는 제로 크로스 감지 회로.
9. 제 1 및 제 2 차동 입력 신호들을 받아들여 그 차동 값을 증폭하여 출력하는 차동 증폭 회로에 있어서,

   전원 전압값 레벨의 범위 내에서 고정된 기준 전압을 제 1 노드에 생성 시켜 주는 기준 전압 생성부;

   상기 교류 입력 전압의 원점을 상기 기준 전압값의 레벨로 쉬프팅하고 이를 필터링 하여 얻어지는 변이 입력 신호를 제 2 노드에 생성 시켜 주는 입력 전압 생성부; 및

   상기 제 1 노드의 신호와 상기 제 2 노드의 신호를 제 1 및 제 2 입력 신호들로서 받아들이고 상기 제 1 및 제 2 입력 신호의 차이에 의해서 동작하는 증폭회로를 포함하는 증폭부를 구비하는 것을 특징으로 하는 차동 증폭 회로.
10. 제 9 항에 있어서, 상기 기준 전압 생성부는 CMOS 인버터를 포함하는 회로를 구성함으로써 상기 전원 전압값 레벨의 범위 내에서 고정된 값의 상기 기준 전압을 발생하는 것을 특징으로 하는 차동 증폭 회로.
11. 제 10 항에 있어서, 상기 기준 전압은 상기 CMOS 인버터를 구성하는 NMOS와 PMOS의 출력특성에 의해 그 값이 결정되는 것을 특징으로 하는 차동 증폭 회로.
12. 제 9 항에 있어서, 상기 입력 전압부는 CMOS 인버터와 다수의 저항 소자 및 다수의 다이오우드에 의해 구성되어 질 수 있는 것을 특징으로 하는 차동 증폭 회로.
13. 제 12 항에 있어서, 상기 입력 전압은 상기 CMOS 인버터를 구성하는 NMOS와 PMOS의 출력 특성에 의해 그 값이 결정되는 것을 특징으로 하는 차동 증폭 회로.
14. 제 12 항에 있어서, 상기 제 2 노드의 전압값은 상기 다수의 저항 소자들의 값을 변화시킴으로써 조절이 가능 한 것을 특징으로 하는 차동 증폭 회로.
15. 제 1 및 제 2 차동 입력 신호들을 받아들여 그 차동 값을 증폭하여 출력하는 차동 증폭 회로에 있어서,

    전원 전압값 레벨의 범위 내에서 고정된 값을 가지는 기준 전압을 제 1 노드에 발생시키는 기준 전압 생성부;

    상기 교류 입력 신호의 원점을 상기 기준 전압값의 레벨로 쉬프트하고 이를 필터링 하여 얻어지는 변이 입력 신호를 제 2 노드에 발생시키는 입력 전압 생성부;

    상기 변이 입력 신호를 상기 기준 전압과 비교하여 그 차이의 절대값이 기준 비교 전압값 이상이 되는 상기 변이 입력 신호에 대해서만 로우 레벨의 신호를 출력하는 비교부; 및

    상기 비교부의 출력을 제 1 입력으로 하고 상기 제 1 노드의 신호와 상기 제 2 노드의 신호를 제 2 및 제 3 입력 신호들로서 받아들여서, 상기 제 1 입력 신호의 레벨이 로우일 때에만 상기 제 1 및 제 2 입력 신호의 차이에 의해서 동작하는 증폭부를 구비하는 것을 특징으로 하는 차동 증폭 회로.
16. 제 15 항에 있어서, 상기 기준 전압 생성부는 CMOS 인버터를 포함하는 회로로써 구성함으로써 상기 전원 전압값 레벨의 범위 내에서 고정된 값의 상기 기준 전압을 발생하는 것을 특징으로 하는 제로 크로스 감지 회로.
17. 제 15 항에 있어서, 상기 기준 전압은 상기 CMOS 인버터를 구성하는 NMOS와 PMOS의 출력특성에 의해 그 값이 결정되는 것을 특징으로 하는 제로 크로스 감지 회로.
18. 제 15 항에 있어서, 상기 입력 전압부는 CMOS 인버터와 다수의 저항 소자 및 다수의 다이오우드에 의해 구성되어 질 수 있는 것을 특징으로 하는 제로 크로스 감지 회로.
19. 제 18 항에 있어서 상기 제 2 노드의 값은 상기 다수의 저항 소자들의 값을 변화시킴으로써 조절이 가능 한 것을 특징으로 하는 제로 크로스 감지 회로.
20. 제 18 항에 있어서 상기 제 2 노드의 값은 상기 CMOS를 구성하는 NMOS와 PMOS의 출력특성에 의해 그 값이 결정되는 것을 특징으로 하는 제로 크로스 감지 회로.
21. 제 15 항에 있어서, 상기 제로 크로스 감지 회로는 상기 기준 비교 전압보다 작은 값을 갖는 상기 교류 입력 신호에 대해서는 상기 출력 신호를 변화시키지 않음으로써 상기 교류 입력 신호에서 발생하는 노이즈의 영향을 받지 않는 것을 특징으로 하는 제로 크로스 감지 회로.
22. 제 15 항에 있어서, 상기 기준 비교 전압은 사용자에 의해서 조절이 가능함으로 상기 교류 입력 신호에서 발생하는 노이즈 레벨의 크기에 관계없이 상기 교류 입력 신호에서 발생하는 노이즈의 영향을 받지 않는 것을 특징으로 하는 제로 크로스 감지 회로.