KR0179836B1 - 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티 - Google Patents

셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티 Download PDF

Info

Publication number
KR0179836B1
KR0179836B1 KR1019950024406A KR19950024406A KR0179836B1 KR 0179836 B1 KR0179836 B1 KR 0179836B1 KR 1019950024406 A KR1019950024406 A KR 1019950024406A KR 19950024406 A KR19950024406 A KR 19950024406A KR 0179836 B1 KR0179836 B1 KR 0179836B1
Authority
KR
South Korea
Prior art keywords
analog
digital
unit
signal
analog power
Prior art date
Application number
KR1019950024406A
Other languages
English (en)
Other versions
KR970013778A (ko
Inventor
심재철
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950024406A priority Critical patent/KR0179836B1/ko
Publication of KR970013778A publication Critical patent/KR970013778A/ko
Application granted granted Critical
Publication of KR0179836B1 publication Critical patent/KR0179836B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티(Device Under Test)에 관한 것으로써, 특히 외부에서 별도로 추가되는 아날로그 전원공급장치가 필요없이 내장된 디지탈/아날로그 변환기를 이용함으로써 셀프 테스트 기능을 갖도록 한 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티에 관한 것으로, 종래에는 아날로그 전원을 디유티 외부에서 인가하므로 그에 따른 회로가 추가되며, 또한 잡음에 약한 아날로그 전원이 발생하여 디유티의 양호/불량판정에 오류를 가져오는 문제점이 있었으나, 본 발명은 디지탈신호를 발생하는 계수부와, 상기 계수부에서 발생된 디지탈신호를 디코딩하는 디코딩부와, 상기 디코딩부에서 출력되는 디지탈신호에 의해 비교전원 및 아날로그 전원을 발생하는 디지탈/아날로그 변환부와, 상기 계수부의 디지탈신호에 의해 비교부의 구동여부를 결정하는 구동부와, 상기 계수부의 디지탈신호에 의해 비교전원 및 아날로그전원의 입력을 결정하고 이를 비교하여 그에 대한 신호를 출력하는 비교부와, 상기 비교부에 입력되는 비교전원 및 아날로그전원간의 입력값의 차이를 결정하는 오프셋 발생부로 구성하여 외부에서 별도로 추가되는 아날로그 전원공급장치가 필요없이 디유티에 내장된 디지탈/아날로그 변환기를 이용하여 아날로그전원을 발생함으로써 별다른 아날로그 전원 발생장치가 추가되지 않고도 잡음에 강한 아날로그 전원이 전원이 발생할 수 있어 디유티의 양호/불량판정에 정확성을 기할 수 있게 되는 효과가 있게된다.

Description

셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티
제1도는 종래의 아날로그/디지탈 변환회로를 내장한 디유티 측정장치를 나타낸 도.
제2도는 디유티내에 본 발명 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 나타낸 도.
제3도는 본 발명 측정장치와 디유티간의 연결관계를 나타낸 도.
제4도는 제2도에 의거하여 6비트 계수부를 일예로 들어 비교전원과 아날로그 전원값을 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명
200 : 계수부 210 : 디코딩부
220 : 디지탈/아날로그 변환부 230 : 오프셋 발생부
240 : 구동부 250 : 비교부
본 발명은 아날로그/디지탈 변환회로를 내장한 디유티(Device Under Test)에 관한 것으로, 특히 외부에서 별도로 추가되는 아날로그 전원공급장치가 필요없이 내장된 디지탈/아날로그 변환기를 이용하여 셀프 테스트 기능을 갖도록 한 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티에 관한 것이다.
종래의 아날로그/디지탈 변환횐로를 내장한 디유티 측정장치는 제1도에 도시된 바와같이, 먼저 측정장비(120)로부터 기 정해진 스펙(specification)에 따른 디지탈 값(DS)을 아날로그 전원발생부(100)의 디지탈/아날로그 변환부(101)에서 인가받아 아날로그 신호로 변환한 다음, 오피앰프(OP)와 로드(102)로 구성된 증폭단에서 이를 증폭함으로써 아날로그 전원(AS)을 발생하여 디유티(Device Under Test)(110)에 인가한다.
또한, 디유티(110)는 상기 아날로그 전원(AS)을 인가받아 내부 아날로그/디지탈 변환기(미도시)를 통해 디지탈 신호로 변환한 다음 이를 내부 기준전압과 비교하게 되는데, 내부 기준전압보다 크면 고전위의 신호가 출력(OUT)되고, 내부 기준전압보다 작으면 저전위의 신호가 출력(OUT)된다.
그 디유티(110)의 출력(OUT)을 측정장비(120)에서 인가받아 예측된 값과 같으면 디유티(110)가 양호하다고 판정하게 되고, 반면에 예측된 값과 다르면 불량이라고 판정하게 된다.
그런데, 이와같은 경우에 아날로그 전원을 디유티 외부에서 인가하므로 그에 따른 회로가 추가되며, 또한 잡음에 약한 아날로그 전원이 발생하여 디유티의 양호/불량판정에 오류를 가져오는 문제점이 있었다.
따라서, 본 발명은 종래의 이러한 문제점을 감안하여, 외부에서 별도로 추가되는 아날로그 전원공급장치가 필요없이 디유티에 내장된 디지탈/아날로그 변환기를 이용하여 아날로그전원을 발생함으로써 종래의 문제점을 해결하는데 목적이 있는 것으로, 이러한 목적을 갖는 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 디유티내에 본 발명 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 나타낸 도로서, 이에 도시한 바와같이 클럭신호를 계수하는 계수부(200)와, 상기 계수부(200)에서 발생된 최하위비트를 제외한 계수신호를 디코딩하는 디코딩부(210)와, 상기 디코딩부(210)에서 디코딩되어 출력되는 신호에 따라 그에 대응하는 전압의 전원을 발생하는 디지탈/아날로그 변환부(220)와, 상기 계수부(200)에서 출력되는 최하위비트의 디지털 신호전위에 따라 소정의 오프셋 전압차이를 두고 상기 디지털/아날로그 변환부(220)에서 비교전원(CV) 또는 아날로그 전원(AV)으로 발생되게 하는 오프셋 발생부(230)와, 상기 계수부(200)에서 출력되는 최하위비트의 디지털 신호 전위 변환시점(상승에지, 하강에지시)마다 비교구동신호를 출력하는 구동부(240)와, 상기 계수부(200)에서 출력되는 최하위비트의 디지털 신호전위에 따라 상기 디지털/아날로그 변환부(220)엔서 출력되는 비교전원(CV) 및 아날로그전원(AV)을 반전 및 비 반전단자에 각기 입력받아 상기 구동부(240)의 비교구동신호에 따라 비교하여 출력하는 비교부(250)로 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
먼저, 계수부(200)에서 출력되는 디지탈신호는 6비트로 구성되어 있고, 디지탈/아날로그 변환부(220)의 오프셋 저항(Roff)의 값은 0, 또한 전원전압(VDD)은 5볼트라고 가정한다.
계수부(200)는 리세트신호(rst)에 의해 초기화된 다음, 계수시작신호(start) 및 클럭신호(clk)가 인가되면 '000000'의 디지탈 값을 출력하게 되며, 최하위비트(LSB)를 제외한 나머지 비트가 디코딩부(210)에 인가되어 디코딩된다.
상기 디코딩부(210)에서 디코딩된 신호는 디지탈/아날로그 변환부(220)의 스위치(S1∼SN)를 온/오프시키게 되는데, 이 경우 더코딩부(210)의 최하위비트(LSB)의 출력이 1로 되어 스위치(SN)가 온된다.
한편, 상기 계수부(200)에서 출력되는 디지탈 값의 최하위비트(LSB)가 디지탈/아날로그 변환부(220)의 인버터(INV)를 통해 스위치(SN+2)(SN+4)를 온시키게 되므로 비교부(250)의 비교기(COM)의 비반전입력단자(+)에는 상기 오프셋 저항(Roff)의 양단에 걸리는 0 mV에 해당하는 아날로그전원(AV)값이 인가된다.
또한, 계수부(200)가 클럭신호(clk)에 의해 업 카운트(up count)되어 그의 출력이 '000001'이 되면 최하위비트(LSB) '1'에 의해 스위치(SN+2)(SN+4)는 오프되고, 반면에 스위치(SN+1)(SN+3)는 온되어 비교기(COM)의 반전입력단자(-)에는 (R/4)/16R)×VDD= 78 mV의 비교전원(CV)이 인가된다.
이때, 구동부(240)는 계수부(200)에서 출력되는 디지탈신호의 최하위비트(LSB)의 디지털 신호전위가 변하는 시점 즉, 상승 및 하강에지를 검출하여 비교기(COM)를 구동시킴으로써 상기 비교기(COM)는 아날로그전원(AV) 및 비교전원(CV)을 비교하게 된다.
그러므로, 아날로그전원(AV)보다 비교전원(CV)이 크게되어 상기 비교기(COM)의 출력은 '0'이 되므로인해 제4도에 도시한 바와같이 비교전원(CV)이 아날로그전원(AV)보다 스펙에서 정한만큼의 정도차(즉, 오프셋 발생부(230)의 오프셋 저항(Roff)의 값)만큼 그 값이 크게 나타난다.
다시, 계수부(200)가 클럭신호(clk)에 의해 업 카운트(up count)되어 그의 출력이 '000010'이 되면 최하위비트(LSB) '0'에 의해 스위치(SN+2)(SN+4)는 온 되고,반면에 스위치(SN+1)(SN+3)는 오프되며, 또한 디코딩부(210)의 디코딩출력에 의해 스위치(SN-1)가 온되어 비교기(COM)의 비반전입력단자(+)에는 ((2R/4)/16R)×VDD= 156 mV의 아날로그전원(AV)이 인가된다.
이때, 아날로그전원(AV)이 현재의 비교전원(CV) 78mV보다 크게되어 상기 비교기(COM)의 출력은 '1'이 된다.
결국, 제4도에 도시한 바와같이 계수부(200)의 업 카운트에 의해 비교기(COM)의 출력(OUT)이 오프셋 저항(Roff)의 값만큼의 차이를 가지고 아날로그전원(AV)과 비교전원(CV)이 증가할때는 디유티가 양호하다고 제3도에 도시한 측정장비에서 판정하고, 반대로 상기 오프셋 저항(Roff)의 값만큼의 차이보다 크거나 작다면 이를 인식하여 디유티가 불량이라고 판정하게 된다.
상기에서 상세히 설명한 바와같이 본 발명은 외부에서 별도로 추가되는 아날로그 전원공급장치가 필요없이 디유티에 내장된 디지탈/아날로그 변환기를 이용하여 아날로그전원을 발생함으로써 별다른 아날로그 전원발생장치가 추가되지 않고도 잡음에 강한 아날로그 전원이 발생할 수 있어 디유티의 양호/불량판정에 정확성을 기할 수 있는 효과가 있게된다.

Claims (1)

  1. 클럭신호를 계수하는 계수부와, 상기 계수부에서 발생된 최하위비트를 제외한 계수신호를 디코딩하는 디코딩부와, 상기 디코딩부의 디코딩 출력신호에 따라 그에 대응하는 전압의 전원을 발생하는 디지탈/아날로그 변환부와, 상기 계수부에서 출력되는 최하위비트의 신호전위에 따라 소정의 오프셋 전압차이를 두고 상기 디지털/아날로그 변환부에서 비교전원 또는 아날로그전원으로 발생되게 하는 오프셋 발생부와, 상기 계수부에서 출력되는 최하위비트의 신호 전위 변환시점마다 비교구동신호를 출력하는 구동부와, 상기 계수부에서 출력되는 최하위비트의 디지털 신호 전위에 따라 상기 디지털/아날로그 변환부에서 출력되는 비교전원 및 아날로그전원을 반전단자 및 비반전단자에 각기 입력받아 상기 구동부의 비교구동신호에 따라 비교하여 출력하는 비교부로 구성하여 된 것을 특징으로 하는 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티 .
KR1019950024406A 1995-08-08 1995-08-08 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티 KR0179836B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950024406A KR0179836B1 (ko) 1995-08-08 1995-08-08 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024406A KR0179836B1 (ko) 1995-08-08 1995-08-08 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티

Publications (2)

Publication Number Publication Date
KR970013778A KR970013778A (ko) 1997-03-29
KR0179836B1 true KR0179836B1 (ko) 1999-04-01

Family

ID=19423067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024406A KR0179836B1 (ko) 1995-08-08 1995-08-08 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티

Country Status (1)

Country Link
KR (1) KR0179836B1 (ko)

Also Published As

Publication number Publication date
KR970013778A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
KR900008821B1 (ko) 디지탈/아날로그변환기
US6469647B1 (en) High-precision D-A converter circuit
US7157941B2 (en) Differential switching circuit and digital-to-analog converter
US6320528B1 (en) Built-in self test for integrated digital-to-analog converters
US9124288B2 (en) Semiconductor device
JPH0222570B2 (ko)
US5661481A (en) A/D converter using resistor ladder network and method of testing the same
JP2003283335A (ja) アナログ／ディジタルコンバータ
KR0179836B1 (ko) 셀프 테스트 기능을 갖는 아날로그/디지탈 변환회로를 내장한 디유티
US20060049855A1 (en) Integrated circuit
KR0181338B1 (ko) 고속과 고정확도의 에이/디이 컨버터
US7292175B2 (en) Method of testing A/D converter circuit and A/D converter circuit
EP3696983A1 (en) Analog to digital converter
US6411247B2 (en) Analog/digital converter
US5294929A (en) Control system for peripheral devices
KR950001440Y1 (ko) 아날로그/디지탈 변환기의 dnl 에러 측정 회로
JP3572809B2 (ja) Ａ／ｄ変換器
KR100206919B1 (ko) 아날로그/디지탈 변환기의 전기적 특성 테스트 장치
JP3896717B2 (ja) 逐次比較ａ／ｄ変換器
CN116015294A (zh) 模拟/数字转换器
KR930007965Y1 (ko) 동작전류에 의한 집적회로 고장검출회로
KR0141713B1 (ko) 8비트 컴퍼레이터 기능을 갖는 4비트 컴퍼레이터
JP2746081B2 (ja) Ａｄコンバータ回路
JP2004228933A (ja) 差分アナログ／デジタル変換器
JPH1041821A (ja) Ａ／ｄ変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee