KR0179384B1 - 에칭방법 - Google Patents

에칭방법 Download PDF

Info

Publication number
KR0179384B1
KR0179384B1 KR1019920024811A KR920024811A KR0179384B1 KR 0179384 B1 KR0179384 B1 KR 0179384B1 KR 1019920024811 A KR1019920024811 A KR 1019920024811A KR 920024811 A KR920024811 A KR 920024811A KR 0179384 B1 KR0179384 B1 KR 0179384B1
Authority
KR
South Korea
Prior art keywords
gas
etching
hbr
silicon
containing layer
Prior art date
Application number
KR1019920024811A
Other languages
English (en)
Other versions
KR930014829A (ko
Inventor
요시오 이시카와
히로시 고지마
마사히토 히라쓰카
Original Assignee
이노우에 아키라
도오교오 에레구토론 가부시키가이샤
이노우에 쥰이치
도오교오 에레구토론 야마나시 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 아키라, 도오교오 에레구토론 가부시키가이샤, 이노우에 쥰이치, 도오교오 에레구토론 야마나시 가부시키가이샤 filed Critical 이노우에 아키라
Publication of KR930014829A publication Critical patent/KR930014829A/ko
Application granted granted Critical
Publication of KR0179384B1 publication Critical patent/KR0179384B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

주파수전계와 그의 전계에 직교하는 전계에 의하여 마그네트론 방전을 발생시키어 에칭가스의 플라즈마를 발생시키고, 폴리 실리콘층에 대표되는 실리콘 함유층을 가지는 피처리체를 플라즈마 중에 노출하여 실리콘 함유층을 에칭할 때에 에칭가스와 HBr 가스, HBr가스와 Cl2가스의 혼합가스, 또는 HBr가스와 Cl2가스의 혼합가스를 주체로 하는 것, 또는 여기에 O2와 같은 산소를 포함하는 가스를 첨가한 것을 사용한다.

Description

에칭방법
제1도는 이 발명을 실시하기 위한 장치의 1 예를 나타낸 단면도.
제2도는 제1도의 장치에 에칭가스를 공급하는 공급계를 나타낸 도면.
제3도 내지 제5도는 웨이퍼의 에칭상태를 설명하기 위한 단면도.
제6도는 에칭가스로서 HBr 가스와 Cl2가스와의 혼합가스를 사용한 경우에 있어서의 유량과 폴리실리콘의 선택비와의 관계를 나타낸 그래프.
제7도는 에칭가스로서 HBr 가스와 O2가스와의 혼합가스를 사용한 경우에 있어서의 O2가스의 첨가량을 변화시킨 경우의 , 폴리실리콘의 에칭비, SiO2의 에칭비, 폴리실리콘의 SiO2에 대한 선택비, 및 폴리실리콘의 면내 균일성을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 진공챔버 4 : 지지테이블
5 : 지지테이블수용부 6 : 에칭가스 공급원
7 : 마그네트 섹션 8 : RF 전원
21 : 하부 챔버 21a, 22a : 측벽
21b : 저벽 22 : 상부챔버
22b : 상벽 23 : 배기구
24 : 진공펌프 25 : 하부재
26 : 상부재 26a : 볼록부
27 : 정전흡착 시이트 27a : 절연성 시이트
28 : 도전성 시이트 29 : 직류전원
34 : 가스도입관 35 : 가스도입구멍
36 : 공간 37 : 가스확산구멍
47 : 액체통로 48 : 액체도입로
49 : 액체배출로 51 : 지지부재
52 : 영구자석 53 : 모우터
57 : 가스구멍 61 : HBr 가스공급원
62 : Cl2가스공급원 63 : HCl 가스공급원
64 : O2가스공급원 65 : 매스플로우 콘트롤러
W : 웨이퍼 71 : Si기판
72 : SiO2층 73 : 폴리 실리콘층
74 : 레지스트층
본 발명은, 반도체 디바이스의 미세한 회로패턴의 형성등에 적용되는 에칭방법에 관한 것이다.
종래부터, 반도체 디바이스의 미세한 회로패턴의 형성등에 사용되는 드라이 에칭장치로서, 예를 들면 원통형 플라즈마 에칭장치, 마이크로파 플라즈마 에칭장치, 평행 평판형의 반응성 이온에칭(RIE) 장치가 채용되고 있다.
또, 최근에 고주파전장(電場)과 그것에 직교하는 자장에 의하여 마그네트론 방전을 일으키게 하여 처리가스를 플라즈마화하는 마그네트론 플라즈마 에칭장치도 개발되고 있다.
이와 같은 마그네트론 플라즈마 에칭장치에서는, 진공챔버내에 상하로 대향하듯이 상부전극과 하부전극으로 되는 평행 평판전극이 설치되어 있고, 하부전극에 피처리체로서의 반도체웨이퍼가 얹어 놓여진다.
그리고, 이들 전극간에는 고주파 전원으로부터 고주파 전력이 인가된다. 진공챔버의 윗쪽에는 자석이 설치되어 있고, 전극간에 형성되는 고주파 전계에 직교하는 자계가 형성된다. 그리고, 이와 같은 직교전자계에 의한 마그네트론 방전에 의하여 처리가스를 플라즈마화하고, 이 플라즈마에 의해 반도체 웨이퍼의 에칭을 한다.
이와 같은 마그네트론 플라즈마 에칭장치애서는, 예를 들면 100m Torr이하의 저압에서 플라즈마를 발생시킬 수 있어, 저압 프로세스를 실현할 수가 있다고 하는 이점을 가진다.
이 마그네트론 플라즈마 에칭장치를 사용하여 폴리실리콘등의 실리콘 함유층을 에칭할 경우, 종래는 에칭가스로서 Cl2가스, HCl가스를 단독으로 사용하고 있었다.
그러나, 이와 같이 에칭가스로서 Cl2가스, HCl가스를 단독으로 사용하여 , 마그네트론 플라즈마 에칭장치에 의해 폴리실리콘 등을 에칭할 경우에는, 반도체 웨이퍼의 온도를 실온에서 100정도의 온도범위로 유지하는 프로세스에서는, 라디칼에 의한 패턴측부의 에칭, 이른바 사이드에칭이 많아져서 양호한 이방성 에칭을 할 수가 없다.
이 때문에, 종래는, 반도체웨이퍼를 예를 들면 -30정도의 저온으로 냉각하여 에칭을 하는 저온에칭을 채용하여, 에칭의 이방성을 높히고 있었다.
그러나, 이와 같은 저온에칭은 저온용의 냉매가 필요하고, 또 장치에 대하여 결로(結露)대책등의 저온대책을 강구할 필요가 있기 때문에, 제조코스트를 증대시키게 된다.
또, 이와 같은 장치로 에칭처리를 실시한 후는, 저온으로 냉각된 반도체웨이퍼를 진공챔버로부터 상온의 실내로 반출하기 때문에, 저온의 반도체웨이퍼에 흡착된 Cl2가스등이 반도체 웨이퍼의 온도상승에 따라서 실내에 방출되어, 인체나 장치에 악영향을 미치는 위험성이 있다.
또한, 반도체 웨이퍼에 결로가 생기는 등의 문제도 있다.
이 발명은, 이와 같은 상황을 고려하여 이루어진 것이며, 그 목적은, 폴리실리콘 층으로 대표되는 실리콘 함유층에 대하여 저온에칭을 사용하지 않고 양호한 이방성에칭을 실시할 수 있는 에칭방법을 제공하는데 있다.
이 발명은 다른 목적은, 폴리실리콘층으로 대표되는 실리콘 함유층에 대하여 저온에칭을 사용하지 않고 양호한 이방성 에칭을 실시할 수 있고, 또한 SiO2층에 대한 실리콘 함유층의 에칭의 선택비가 높은 에칭방법을 제공하는데 있다.
이 발명에 의하면, 첫째로, 실리콘 함유층을 가지는 피처리체에 있어서의 실리콘 함유층의 에칭방법으로서, 고주파 전계와 이 전계에 직교하는 자계에 의하여 마그네트론 방전을 일으키게 하여 에칭가스의 플라즈마를 생성시키는 공정과, 상기 피처리체를 상기 플라즈마중에 드러내어 상기 실리콘 함유층을 에칭하는 공정을 가지며, 상기 에칭가스는 HBr 가스, HBr 가스와 Cl2가스와의 혼합가스, 또는 HBr 가스와 HCl 가스와의 혼합가스를 주체로 하는, 에칭방법이 제공된다.
또, 둘째로, 실리콘 함유층을 가지는 피처리체에 있어서의 실리콘 함유층의 에칭방법으로서, 고주파 전계와 이 전계에 직교하는 자계에 의하여 마그네트론 방전을 일으키게 하여 에칭가스의 플라즈마를 생성시키는 공정과, 상기 피처리체를 상기 플라즈마중에 드러내어 상기 실리콘 함유층을 에칭하는 공정을 가지며, 상기 에칭가스는, HBr 가스, HBr가스와 Cl2가스와의 혼합가스, 또는 HBr가스와 HCl가스와의 혼합가스를 주체로 하여, 이들에게 산소를 포함한 가스를 함유하는, 에칭방법이 제공된다.
이하, 이 발명의 바람직한 태양에 대해서 상세히 설명한다.
이 발명에 있어서는, 고주파전계와 이 전계에 직교하는 자계에 의하여 마그네트론 방전을 일으키게하여 에칭가스의 플라즈마를 생성시켜, 폴리실리콘층으로 대표되는 실리콘함유층을 가지는 피처리체를 플라즈마중에 드러내어 실리콘 함유층을 에칭함에 있어, 에칭가스로서 HBr 가스, HBr 가스와 Cl2가스와의 혼합 가스, 또는 HBr 가스와, HCl가스의 혼합가스를 주체로한 것, 또는, 이들에게 O2와 같은 산소를 함유한 가스를 첨가한 것을 사용한다.
이와 같이, 마그네트론 플라즈마에칭에 의하여 실리콘 함유층을 에칭할 경우에, HBr 가스를 함유시킴으로써, 저온에칭을 실시하지 않고, 실리콘 함유층을 양호한 이방성을 가지고 에칭할 수가 있다.
또, 그 위에 O2로 대표되는 산소를 함유한 가스를 첨가함으로써, 실리콘 함유층의 SiO2층에 대한 선택비를 향상시킬 수 있다고 하는 효과가 부가된다.
이 발명에 있어서 대상으로 되는 피처리체는, 예를 들면 절연막으로서의 SiO2막의 위에 폴리실리콘막이 형성된 반도체 웨이퍼와 같은 SiO2막과 그것에 인접하는 SiO2이외의 실리콘 함유층을 구비한 것이다. 이 경우에, 실리콘 함유층으로서는, 폴리실리콘 이외에, WSi등의 실리사이드, 실리콘 나이트라이드 등을 들 수 있다.
에칭가스중의 할로겐 원소계 가스로서는, 상술한 바와 같이 HBr가스, HBr가스와 Cl2가스와의 혼합가스, 또는 HBr 가스와 HCl가스와의 혼합가스를 주체로 한 것을 사용하지만, HBr 가스와 Cl2가스와의 혼합가스를 사용함으로써, 양호한 이방성 및 높은 선택비를 가진 에칭을 실시할 수가 있다.
이 경우에, HBr 가스의 Cl2가스에 대한 유량비는, 20/80 이상인 것이 바람직하다. 이 범위에 있어서 한층 양호한 이방성을 가진 에칭이 실현된다. 또 이 비(比)가 40/60 이상인 것이 한층 바람직하다. 이 범위에서, 특히 폴리실리콘등의 실리콘 함유층의 SiO2에 대한 선택비를 높힐 수가 있다.
산소를 함유한 가스로서는, O2를 들 수 있으나, 그 밖에 CO, CO2, O3를 적합하게 사용할 수 있다.
이와같이 산소를 함유한 가스의 첨가에 의해 선택비가 높아지는 것은, 에칭가스중의 산소는, 플라즈마에 의한 이온충격에 의하여 SiO2가 해리한 경우에 해리한 Si와 재결합하여 SiO2층을 보호하고, SiO2층의 에칭이 억제되는 것으로 추측된다.
또한, O2가스와 같은 산소를 함유한 가스는 He로 희석되어도 좋으며, 이 경우에 He량은 10500가 바람직하다. 또, O2가스를 첨가할 경우에는, 그 첨가량은 0.5 2가 바람직하다.
다음에, 이 발명의 방법을 실시하기 위한 장치에 대해서 설명한다.
제1도는, 이 발명이 적용되는 마그네트론 플라즈마 에칭장치의 1 예를 나타낸 개략구성도이다.
이 마그네트론 플라즈마 에칭장치는, 진공챔버(1)와, 진공챔버(1)내에 설치되어 반도체웨이퍼등의 피처리체를 지지하기 위한 지지테이블(서셉터)(4)과, 전기절연성 세라믹스제의 지지테이블 수용부(5)와, 진공챔버(1)내에 에칭가스를 도입하기 위한 에칭가스공급원(6)과, 진공챔버(1)의 윗쪽에 설치된 마그네트섹션(7)과, 지지테이블(4)에 접속된 RF전원(8)을 구비하고 있다.
진공챔버(1)는, 하부챔버(21)와, 상부챔버(22)를 구비하고 있다. 하부챔버(21)는, 지지테이블 수용부(5)의 측벽부분 측벽(21a)과, 수용부(5)를 지지하는 저벽(21b)으로 구성된다. 상부챔버(22)는, 하부챔버(21)의 측벽(21a) 주위를 덮듯이 통형상으로 형성된 측벽(22a)과, 상부 전극으로서 기능하는 상벽(22b) 덮듯이 통형상으로 형성된 측벽(22a)과, 상부 전극으로서 기능하는 상벽(22b)으로 구성된다. 상부챔버(22)의 측벽(22a)하부에는 배기구(23)가 설치되어 있고, 이 배기구(23)에는 진공펌프(24)가 접속되어 있다. 그리고, 이 진공펌프(24)에 의해 챔버내를 배기함으로써, 그 안이 10-6Torr 정도까지 감압을 할 수 있도록 되어 있다.
상부챔버(22)의 상벽(22b)의 내부에는 지지테이블(4)에 대향하도록 원판형상의 공간(36)이 형성되어 있고, 이 공간(36)에 연이어 통하여 진공챔버(1)내로 향하는 다수의 가스확산구멍(37)이 형성되어 있다.
공간(36)은 가스도입구멍(35) 및 가스도입관(34)을 통하여 에칭가스공급원(6)과 이어져 있으며, 에칭가스공급원(6)으로부터 가스도입관(34), 가스도입구멍(35), 공간(36) 및 확산구멍(37)을 통하여 진공챔버(1)내의 플라즈마 형성 영역으로 상술한 바와 같은 에칭가스가 도입된다. 또한, 필요에 따라서 처리 가스를 상온 이상으로 가열하는 수단을 마련하여, 이 가열수단을 통하여 처리가스를 공급하여도 된다.
에칭가스공급원(6)은, 제2도에 나타낸바와같이, HBr 가스공급원(61), Cl2가스공급원(62), HCl 가스공급원(63), O2가스공급원(64), 및 각 공급원에 각각 설치된 매스플로우콘트롤러(65)를 가지고 있으며, 이들중 소망하는 조합가스를 각각 소정의 유량으로 진공챔버(1)내에 도입하도록 구성되어 있다.
지지테이블(4)은, 하부재(25)와, 이 하부재(25)에 대하여 붙이고 떼기가 자유롭게 설치된 상부재(26)를 구비하고 있다. 상부재(26)는 그 중앙에 원판형상의 볼록부(26a)를 가지며, 그 볼록부(26a)상에 정전흡착시이트(27)가 설치되어 있다. 웨이퍼(W)는 상부재(26)의 볼록부(26a)상에 정전흡착시이트(27)를 개재하여 쿨롱힘에 의해 고정된다. 정전흡착시이트(27)는, 폴리아미드 등으로 형성된 절연성 시이트(27a)와 그안에 매설된 동제(銅製)의 도전성 시이트(28)를 가지고 있으며, 도전성 시이트(28)는 직류전원(29)에 접속되어 있다.
하부재(25)내에는 반도체 웨이퍼(W)의 온도 조절을 하기 위한 환형상의 액체 통로(47)가 설치되어 있고, 이 액체통로(47)에는 액체도입로(48)와 액체배출로 (49)가 접속되어 있으며, 액체통로(47)에 소정온도의 액체가 적당한 유량으로 공급됨으로써, 웨이퍼(W)의 온도가 제어된다.
RF전원(8)은, 하부전극으로서 기능하는 지지테이블(4)의 상부재(26)에 접속되어 있다. 상부전극으로서의 상벽(22b)은 접지 되어 있고, 이 상벽(22b)과, RF전원(8)이 접속된 하부전극으로서의 지지테이블(4)과는 한쌍의 평행평판전극을 구성하고 있으며, 이들 사이에는 고주파전계가 형성된다.
마그네트섹션(7)은, 진공챔버(1)의 바로 위에 수평으로 배치된 지지부재(51)와, 지지부재(51)에 지지된 영구자석(52)과, 지지부재(51) 및 영구자석(52)을 도면중 화살표 X방향으로 회전시키기 위한 모우터(53)를 구비하고 있다. 이것에 의해, 웨이퍼(W) 표면에 균일한 평행자계가 형성된다. 그리고, 상벽(22)과 지지테이블(4)과의 사이의 고주파전계와 이 평행자계에 의한 직교전자계에 의하여 마그네트론 방전을 일으키게 하여 에칭가스의 플라즈마를 생성시킨다.
또한, 상부재(26)와 피처리체로서의 웨이퍼(W)와의 사이에는, 상부재(26), 하부재(25), 지지테이블수용부(5)의 저벽을 관통하여 설치된 가스구멍(57)을 통하여 도시하지 않는 공급원으로부터 열전달용의 가스가 공급된다.
이 열전달용의 가스에 의해 지지테이블(4)과 웨이퍼(W)와의 사이의 열전달성이 향상되고, 웨이퍼(W)의 온도제어가 보다 정확하게 행해진다.
열 전달용의 가스로서는 상기 목적으로 하는 열전도율이 높은 가스가 바람직하고, 또한 에칭 반응에 대하여 악영향을 주지 않은 것이 필요하다.
이 관점으로부터 He, O2, Ar, N2가 바람직하고, 이중에서도 특히 He 가 바람직하다.
또한 참조부호 (59)는 진공챔버(1)를 예를 들면, 50150로 가열하기 위한 히터이고, 이 히터(59)에 의하여 진공챔버(1)를 가열함으로써 반응 생성물이 진공챔버(1)내에 부착, 퇴적하는 것이 방지 된다.
이와 같이 구성된 장치에 의하여 에칭 처리를 하기 위해서는 먼저, 진공챔버(1)에 인접한 로드록 챔버(도시않됨)로부터 진공 챔버(1)내에 피처리체 로서의 웨이퍼(W)를 반입하고, 정전 흡착 시이트(27)상에 로딩한다. 다음에 도전성 시이트(28)에 2KV의 직류전압을 인가한다.
그후, 진공챔버(1)내를 배기하여 그속을 110Torr로 한다. 그리고, 에칭가스 공급원(6)으로부터 가스도입관(34), 가스도입구멍(35), 공간(36) 및 가스확산 구멍(37)을 통하여 진공챔버(1)내의 플라즈마 형성영역에 상술한 조성의 에칭가스를 도입한다.
이 상태에서 RF 전원(8)으로부터 상부 전극으로서의 상벽(22b)과 지지 테이블(4)과의 사이에 고주파 전력을 공급한다. 이때 지지테이블(4)의 상부재(26)에 고주파 전력을 직접 공급시키므로 웨이퍼(W)에 70100V의 전압이 인가 된다. 한편 영구자석(52)으로 부터는 전극사이에 수평자계가 인가된다. 따라서 웨이퍼(W) 표면에는 직류전계가 형성되어서 마그네트론 방전이 웨이퍼(W)의 표면에 여자한다. 영구자석(52)은 회전되고 있기 때문에 이 마그네트론 방전은 균일하게 여자한다.
이와 같은 마그네트 방전에서는 전극사이에 존재하는 전자가 사이크론 운동을 하여 전자가 충돌하는 것에 의하여 분자가 전해하는 회전수가 증가하여 10-2 10-3Torr 라고 하는 비교적 저압력에서도 1/min 라고 하는 높은 에칭 속도를 얻을 수가 있다. 또한 이 방전은 이러한 저압력중에서 에칭이 가능하게 하는 것만이 아니고, 보다 수직한 에칭을 가능하게 한다. 또 상기 플라즈마의 생성에 의하여 웨이퍼(W)가 대전(帶電)하고, 그 결과 웨이퍼(W)와 정전흡착 시이트(27)의 전압이 인가된 도전성 시이트(28)와의 사이에 쿨롱힘(Coulomb Power)이 발생하며, 이것에 의하여 정전흡착 시이트(27)에 웨이퍼(W)가 흡착된다.
이 경우에 에칭가스로서 HBr 가스, HBr 가스와 Cl2가스의 혼합가스, 또한 HBr 가스와 HCl 가스의 혼합가스를 주체로 한 것을 사용하므로 저온 에칭을 하는일 없이 실리콘 함유층을 양호한 이방성을 갖고 에칭을 할 수가 있다. 또 이러한 가스에 O2로 대표되는 산소를 포함한 가스를 더욱 첨가하는 것에 의하여 이방성이 양호하게 될뿐만 아니라 실리콘 함유층 SiO2층에 대한 선택비가 향상된다.
다음에 이 발명의 실험예를 나타낸다.
[실험예 1]
여기에서는 피처리물체로서 제3도에 나타낸 반도체 웨이퍼(W)를 사용하고, 제1도에 나타낸 장치에 의하여 에칭을 행한다. 이 반도체 웨이퍼(W)는 Si 기판(71)상에 SiO2층(72), 폴리실리콘층(73)이 순차 형성되고, 이위에 더욱 패턴된 레지스트층(74)이 형성된 것이다. 이 예에서는 레지스트층(74)을 마스크로 하여 폴리 실리콘층(73)의 에칭을 이하에 나타내는 바와 같은 순서로 행하였다.
먼저 하부 전극으로서의 지지 테이블(4)상에 상술한 반도체 웨이퍼(W)를 재치하고, 전공펌프(24)에 의하여 진공챔버(1)내에 75 mTorr를 유지하여 HBr가스 공급원(61)으로부터 100 SCCM 의 HBr를 공급한다. 이상태에서 RF 전원(8)으로부터 주파수가 13.56 MHz, 전력이 200W의 고주파 전력을 상하 전극으로서의 상벽(22b) 및 지지테이블(4) 사이에 공급함과 동시에 영구자석(52)을 20 rpm 으로 회전시켜서 에칭처리를 한다. 이때에 반도체 웨이퍼(W)의 설정온도를 70로 한다.
이와같은 에칭처리를 행한 반도체 웨이퍼(W)를 현미경으로 관찰한 결과 제4도에 나타낸 바와 같은 폴리 실리콘층(73)에 사이드 에칭이 아닌 양호한 이방성 에칭을 할 수 있다는 것이 확인되었다.
다음에 HBr 가스의 유량과 Cl2가스의 유량이 합계 100 SCCM 으로 되도록 하여 이들의 유량을 20 SCCM 씩 변화된 혼합가스를 사용하고, 기타는 상기의 조건과 동일한 조건에서 에칭 처리를 행하였다. 이 결과 HBr 가스의 유량을 20 SCCM 마다 감소하여도 HBr 과 마찬가지로 양호한 이방성 에칭을 행할 수가 있었다. 이에 대하여 HBr 가스를 사용하지 않고, Cl2가스를 100 SCCM 의 유량으로 동일하게 에칭을 행한 결과 제5도와 같이 폴리 실리콘층(73)의 측벽부에 사이드 에칭부(73a)가 형성된 것이 확인되었다.
다음에 에칭 처리에 있어서의 폴리 실시콘의 선택비를 파악하였다.
이 결과를 제6도에 나타낸다. 제6도는 가로축을 Cl2가스의 유량으로 하고, 세로축을 선택비로 하여 이들의 관계를 나타낸 그래프이다.
또 이때 HBr 가스의 유량은 100 Cl2가스의 유량으로 부여된다. 도면중에 곡선(A)은 SiO2층(72)에 대한 폴리 실리콘의 선택비(폴리 실리콘의 에칭속도/SiO2의 에칭속도), 곡선(B)은 포토 레지스트에 대한 폴리 실리콘의 선택비(폴리 실시콘의 에칭 속도/ 포토 레지스트의 에칭속도)이다.
이 그래프에 나타낸 바와 같이 Cl2가스의 유량이 60 SCCM 이하 즉, HBr의 유량이 40 SCCM 이상으로 SiO2및 포토 레지스트의 어느쪽에 대하여도 Cl2가스 단독의 경우에 비교하여 높은 선택비로 폴리 실리콘을 에칭할 수가 있었다.
즉, 에칭 가스등에 HBr 가스농도를 40이상으로 하는 것에 의하여 양호한 선택비가 얻어지는 것이 확인되었다.
또한, 상기 실시예에서는 HBr 가스 단독의 경우 및 HBr 가스와 Cl2가스의 혼합가스를 사용한 경우에 대하여 나타내었지만 HBr가스와 Cl2가스의 혼합가스를 사용하여도 양호한 이방성 에칭을 할 수가 있다.
[실험예 2]
여기에서도 제1도에 나타난 마그네트론 에칭 장치를 사용하고, 에칭 가스로서 HBr 가스에 O2가스를 첨가한 혼합가스를 사용하여 제3도에 나타난 반도체 웨이퍼(W)에 에칭처리를 행하였다.
또한 이경우에 진공챔버(1)의 압력을 75 Torr HB 가스의 유량을 100 SCCM 주파수 전력의 주파수를 13.56 MHz 전력을 200W 영구자석의 회전수를 20rpm 으로 설정하였다.
이때의 에칭처리의 결과를 제7도에 나타낸다. 제7도는 O2가스의 첨가량을 변화 시킨 경우의 폴리 실리콘의 에칭비, SiO2의 에칭비, 폴리 실리콘의 SiO2에 대한 선택비 및 폴리 실리콘의 면내 균일성을 나타내는 것이다. 이 그래프로부터 명백한 바와 같이 O2가스의 첨가량이 0.5 SCCM 으로 폴리 실리콘 SiO2에 대한 선택비가 약간 상승하여 1 SCCM 으로 그 값이 피크인 92를 나타내는 것이 확인 되었다. 또 그래프에 의하면, O2가스의 첨가량이 2 SCCM 부근에서도 72라고 하는 높은 선택비를 나타낸 것이 확인되었다. 또 이 그래프로부터 명백한 바와 같이, 이때의 폴리 실리콘의 에칭비는 200/min 이상의 높은 값을 나타내고, SiO2의 에칭비는 40/min 이하의 낮은 값을 나타내며, 폴리실리콘의 면내 균일성은 712라고 하는 양호한 값을 나타내고 있다.
이와 같이 HBr 가스에 O2가스를 첨가하여 에칭처리를 하는 것에 의하여 폴리 실리콘 SiO2에 대한 높은 선택비를 유지한채 높은 폴리 실리콘의 에칭비가 얻어지는 것이 확인되었다. 특히 O2가스를 첨가하지 않은 경우와, 가스를 1 SCCM 첨가한 경우를 비교하면, 폴리 실리콘의 SiO2에 대한 선택비가 50으로부터 92로 크게 상승하고, 폴리 실리콘의 에칭비가 270/min 으로부터 275/min 으로 약간 높게 되고, SiO2의 에칭비가 54/min 으로부터 30/min 으로 낮게 되어 있다. 한편 폴리 실리콘의 면내 균일성은 약 4에서 7로 약간 저하하고 있는 것으로 양호한 균일성을 유지하고 있다.
이상의 결과로부터 HBr가스에 첨가하는 O2가스의 첨가량은 0.52 SCCM 즉 0.52가 바람직한 것이 확인되었다.
또 이 예에서는 HBr 가스에 O2가스를 첨가하는 것에 대하여 기술하였으나, HBr 가스와 Cl2가스의 혼합가스에 O2가스를 첨가하여도, HBr 가스와 HCl 가스의 혼합가스에 O2가스를 첨가하여도 마찬가지로 양호한 결과를 얻을수가 있다.

Claims (8)

  1. 실리콘 함유층을 가지는 피처리체에 있어서의 실리콘 함유층의 에칭 방법으로서, 고주파 전계와 그 전계에 직교하는 전계에 의하여 마그내트론 방전을 발생시켜 에칭가스에 플라즈마를 생성하는 공정과, 상기의 피처리체를 상기 플라즈마중에 노출하여 상기 실리콘 함유층을 에칭하는 공정을 가지며, 상기 에칭가스는 HBr 가스, HBr가스와 Cl2가스의 혼합가스를 주체로 하는 에칭방법.
  2. 제1항에 있어서, 에칭가스로서 HBr가스와 Cl2가스의 혼합가스를 사용하는 경우에, HBr가스의 Cl2가스에 대한 유량비는 20/80이상인 에칭방법.
  3. 제2항에 있어서, HBr가스의 Cl2가스에 대한 유량비는 40/60이상인 에칭방법.
  4. 제1항에 있어서, 실리콘 함유층은 폴리실리콘층인 에칭방법.
  5. 실리콘 함유층을 가지는 피처리체에 있어서의 실리콘 함유층의 에칭방법으로서, 고주파 전계와 이 전계에 직교하는 전계에 의하여 마그네트론 방전을 발생시켜 에칭가스의 플라즈마를 생성시키는 공정과, 상기 피처리체를 상기 플라즈마중에 노출하여 상기 실리콘 함유층을 에칭하는 공정을 가지며, 상기 에칭가스는 HBr가스, HBr가스와 Cl2가스의 혼합가스, 또는 HBr가스와 Cl2가스의 혼합가스를 주체로 하고 이들에 산소를 포함하는 혼합가스를 함유한 에칭방법.
  6. 제5항에 있어서, 상기 산소를 함유하는 가스는 O2가스인 에칭방법.
  7. 제6항에 있어서, O2가스의 첨가량은 0.52인 에칭방법.
  8. 제5항에 있어서, 실리콘 함유층은 폴리실리콘층인 에칭방법.
KR1019920024811A 1991-12-19 1992-12-19 에칭방법 KR0179384B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP91-336768 1991-12-19
JP33676891 1991-12-19
JP18096392A JP3179872B2 (ja) 1991-12-19 1992-07-08 エッチング方法
JP92-280963 1992-07-08

Publications (2)

Publication Number Publication Date
KR930014829A KR930014829A (ko) 1993-07-23
KR0179384B1 true KR0179384B1 (ko) 1999-10-01

Family

ID=26500314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024811A KR0179384B1 (ko) 1991-12-19 1992-12-19 에칭방법

Country Status (3)

Country Link
US (1) US5368684A (ko)
JP (1) JP3179872B2 (ko)
KR (1) KR0179384B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770098A (en) * 1993-03-19 1998-06-23 Tokyo Electron Kabushiki Kaisha Etching process
EP0709877A4 (en) * 1993-05-20 1997-11-26 Hitachi Ltd PLASMA TREATMENT PROCESS
JP3172758B2 (ja) * 1993-11-20 2001-06-04 東京エレクトロン株式会社 プラズマエッチング方法
JP3351183B2 (ja) * 1995-06-19 2002-11-25 株式会社デンソー シリコン基板のドライエッチング方法及びトレンチ形成方法
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
US5910452A (en) * 1996-05-13 1999-06-08 Winbond Electronics Corporation Method for reducing antenna effect during plasma etching procedure for semiconductor device fabrication
TW358228B (en) * 1996-06-08 1999-05-11 Winbond Electronics Corp Method of minimizing damage to gate dielectric layer during gate electrode plasma etching
US6159794A (en) * 1998-05-12 2000-12-12 Advanced Micro Devices, Inc. Methods for removing silicide residue in a semiconductor device
JPH11330262A (ja) * 1998-05-15 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
US6515751B1 (en) 1999-03-11 2003-02-04 Cornell Research Foundation Inc. Mechanically resonant nanostructures
US6514378B1 (en) 2000-03-31 2003-02-04 Lam Research Corporation Method for improving uniformity and reducing etch rate variation of etching polysilicon
US7972469B2 (en) 2007-04-22 2011-07-05 Applied Materials, Inc. Plasma processing apparatus
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450042A (en) * 1982-07-06 1984-05-22 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
US4799991A (en) * 1987-11-02 1989-01-24 Motorola, Inc. Process for preferentially etching polycrystalline silicon
US4983253A (en) * 1988-05-27 1991-01-08 University Of Houston-University Park Magnetically enhanced RIE process and apparatus
US5007982A (en) * 1988-07-11 1991-04-16 North American Philips Corporation Reactive ion etching of silicon with hydrogen bromide
JPH03241829A (ja) * 1990-02-20 1991-10-29 Fujitsu Ltd 半導体装置の製造方法
US5106767A (en) * 1990-12-07 1992-04-21 International Business Machines Corporation Process for fabricating low capacitance bipolar junction transistor
US5242536A (en) * 1990-12-20 1993-09-07 Lsi Logic Corporation Anisotropic polysilicon etching process

Also Published As

Publication number Publication date
KR930014829A (ko) 1993-07-23
JPH05226297A (ja) 1993-09-03
JP3179872B2 (ja) 2001-06-25
US5368684A (en) 1994-11-29

Similar Documents

Publication Publication Date Title
US4668365A (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
JP4230029B2 (ja) プラズマ処理装置およびエッチング方法
KR100274306B1 (ko) 에칭방법
US8303834B2 (en) Plasma processing apparatus and plasma etching method
TWI399808B (zh) Etching method and etching device
US20070184657A1 (en) Etching method
JP3585591B2 (ja) エッチング装置及びエッチング方法
KR0179384B1 (ko) 에칭방법
US20060081337A1 (en) Capacitive coupling plasma processing apparatus
US9852922B2 (en) Plasma processing method
TWI663649B (zh) Plasma processing method and plasma processing device
KR20050016080A (ko) 탄소-도우핑된 저유전체들의 선택적 식각
TWI328253B (ko)
JPH113878A (ja) セラミック基体の表面状態を調節する方法及び装置
US8034213B2 (en) Plasma processing apparatus and plasma processing method
KR100731331B1 (ko) 드라이 에칭방법
WO2019117130A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2001160551A (ja) 滑らかな表面を有するようにポリシリコンをエッチングする方法
US20100267243A1 (en) Plasma processing method and apparatus
JP2023053351A (ja) プラズマ処理装置
JPH07147273A (ja) エッチング処理方法
US7456111B2 (en) Plasma etching method and plasma etching apparatus
JP4865951B2 (ja) プラズマエッチング方法
JP2002083798A (ja) 表面処理方法
JP4800077B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 14

EXPY Expiration of term