KR0177996B1 - 자동 오프셋 제거회로 - Google Patents

Abstract

본 발명은 자동 오프셋 제거회로를 공개한다. 오프셋을 가지는 입력신호를 입력하여 자동으로 오프셋을 제거하는 그 회로는, 입력신호의 위상을 반전하여 출력하는 위상 이동 수단과, 위상 이동수단의 출력을 입력하여 오프셋을 제거하고, 입력신호의 N(N은 정수)배로 증폭하여 출력하는 오프셋 제거수단을 구비하는 것을 특징으로 하고, 종래의 오프셋 제거회로보다 더욱 빨리 오프셋을 제거할 수 있고, 특히 큰 오프셋을 갖는 신호에 대해서 오프셋 제거속도가 더욱 향상되며, 시험장비 등에 이용할 수 있기 때문에 반도체 부품 검사용 장비에 적용하여 검사시간을 단축시킬 수 있는 효과가 있다.

Description

자동 오프셋 제거회로

제1도는 종래의 커패시터를 이용하여 오프셋을 제거하기 위한 회로의 단면도이다.

제2a 및 제2b도는 제1도에 도시된 회로에 입력 및 출력되는 각 신호의 파형들이다.

제3도는 종래의 커패시터를 이용하여 오프셋을 제거하기 위한 다른 회로의 도면이다.

제4도는 종래의 연산 증폭기를 이용하여 오프셋을 제거하기 위한 회로의 도면이다.

제5도는 본 발명에 의한 자동 오프셋 제거회로의 블록도이다.

제6도는 제5도에 도시된 본 발명에 의한 자동 오프셋 제거회로의 바림직한 일실시예의 회로도이다.

제7도는 제5도에 도시된 위상 이동부의 다른 실시예의 회로도이다.

본 발명은 오프셋(offset) 제거회로에 관한 것으로서, 특히, 큰 오프셋을 보다 빠르게 제거할 수 있는 자동 오프셋 제거회로에 관한 것이다.

검사 장비나 검사 측면에서, 임의의 장비에서 발생되는 정현파신호(이하, 신호)는 반드시 오프셋을 가지게 되고, 이 오프셋은 신호를 측정할 때 가장 큰 장애요인으로 대두된다. 이러한 오프셋을 제거하는 방법으로 가장 일반적으로 사용되는 방법은 커패시터를 이용하거나 연산증폭기를 이용하는 방법들이 있다.

이하, 종래의 오프셋 제거장치를 첨부된 도면들을 참조하여 다음과 같이 설명한다.

먼저, 제1도는 종래의 커패시터를 이용하여 오프셋을 제거하기 위한 회로의 도면으로서, 단순히 커패시터(C)(10) 하나로 구성되어 있다.

제2a도는 제1도에 도시된 회로에 입력되는 신호의 파형이고, 제2b도는 제1도에 도시된 회로로부터 출력되는 신호의 파형이다.

제1도에 도시된 커패시터(10)로 입력되는 제2a도에 도시된 신호는 오프셋 전압(Voff)을 가지고 있으며, 커패시터(10)는 이 오프셋을 제거하여 제2b도에 도시된 오프셋이 제거된 신호를 출력한다. 이 커패시터(10)를 사용하여 오프셋을 제거하는 방법은 가장 널리 사용되고 있는 방법이기는 하지만 커패시터(10)에 입력신호가 완전히 충전될때까지 소요되는 '커패시터 충전 시간'(이하, 세틀링 시간(settling time)이라 함)으로 인해 오프셋 제거시간이 길어지는 문제점이 있다.

제3도에 도시된 종래의 오프셋을 제거하기 위한 회로는 제1도에 도시된 회로와 저항(14)(R)을 제외하고는 같은 구성을 가지며, 그 입력신호와 출력신호는 제2a도 및 제2b도와 각각 동일하다.

제3도에 도시된 회로에서 역시 소요되는 세틀링 시간은 제품의 단가를 올리는 요인으로 작용하는 문제점이 있다.

다음, 커패시터를 이용한 오프셋 제거회로만큼 널리 사용되고 있는 오프셋 제거회로로서, 연산 증폭기를 이용한 방법이 있다.

제4도는 종래의 연산 증폭기를 이용하여 오프셋을 제거하기 위한 회로의 도면으로서, 연산 증폭기(20), 제1저항(R1)(22), 제2저항(R2)(24), 오프셋 측정용 직류 전압(26) 및 커패시터(28)로 구성된다.

제4도에 도시된 회로는 제2a도에 도시된 신호의 오프셋을 예측하거나 측정하여 연산 증폭기(20)의 비반전 단자로 입력하고 측정될 전압값을 증폭기(20)의 반전 단자로 입력하여 입력신호의 오프셋을 제거하는 방법으로서, 제2a도에 도시된 실제 입력신호의 오프셋을 측정해야 하므로 이 측정에 소요되는 시간과 측정 오차로 인한 실제 출력신호에는 잔여 오프셋이 남아 있으므로 커패시터(28)을 이용하여 오프셋을 재차 제거하는데 소요되는 세틀링 시간으로 인해 오프셋을 제거하는데 소요되는 시간이 길어지는 문제점이 있다.

본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 위상 이동 회로를 이용하여 오프셋을 빨리 제거하는 자동 오프셋 제거회로를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 오프셋을 가지는 입력신호를 입력하여 자동으로 오프셋을 제거하는 자동 오프셋 제거회로는, 상기 입력신호의 위상을 반전하여 출력하는 위상 이동수단과, 상기 위상 이동수단의 출력을 입력하여 상기 오프셋을 제거하고, 상기 입력신호의 N(N은 정수)배로 증폭하여 출력하는 오프셋 제거수단으로 구성됨이 바람직하고, 상기 입력신호를 소정수배 증폭후 상기 오프셋 제거수단으로 출력하는 제1증폭수단과, 상기 오프셋 제거수단의 출력을 입력하여 1/N배로 증폭하고, 위상을 반전하여 상기 오프셋이 제거된 상기 입력신호를 출력하는 제2증폭수단을 더 구비하는 것을 특징으로 한다.

이하, 본 발명에 의한 자동 오프셋 제거회로의 구성 및 동작을 첨부된 도면을 참조하여 다음과 같이 설명한다.

제5도는 본 발명에 의한 자동 오프셋 제거회로의 블록도로서, 제1증폭부(40), 위상이동부(42), 오프셋제거부(44) 및 제2증폭부(46)으로 구성된다.

제5도에 도시된 오프셋 제거회로의 제1증폭부(40)는 입력단자 IN을 통해 제2a도에 도시된 오프셋이 포함된 정현파 입력신호를 입력하여 단위증폭후 오프셋 제거부(44)로 출력한다. 그리고, 오프셋이 포함된 정현파신호는 위상 이동부(42)로 입력되어 오프셋의 극성은 변하지 않고, 위상만 180。이동되어, 즉 위상이 반전되어 오프셋 제거부(44)로 출력된다. 이러한 위상 이동부(42)로는 위상을 늦추는 래그(lag) 회로 또는 위상이 앞서는 리드(lead) 회로가 사용될 수 있다.

오프셋 제거부(44)는 위상 이동부(42)로부터 출력되는 위상이 반전된 신호와 제1증폭부(40)에서 단위 증폭된 신호를 입력하여 오프셋을 제거하고, 정현파 입력신호보다 진폭을 2배로 증폭하여 제2증폭부(46)로 출력한다. 제2증폭부(46)는 오프셋 제거부(44)의 출력을 입력하여 1/2배로 증폭하고, 위상을 반전하여 오프셋이 제거된 원래의 정현파 입력신호를 출력단자 OUT를 통해 출력한다.

제6도는 제5도에 도시된 본 발명에 의한 자동 오프셋 제거회로의 바림직한 일실시예의 회로도로서, 위상 이동부(42)를 구성하는 제1연산 증폭기(62), 제1, 2, 3저항들(68, 70, 72) 및 커패시터(76)와, 오프셋제거부(44)를 구성하는 제4, 5, 6, 7저항들(74, 78, 80, 82)와 제2연산증폭기(64)와 제1증폭부(40)로서 제3연산 증폭기(60)와, 제2증폭부(46)를 구성하는 제8, 9저항들(84,86)과, 제4연산 증폭기(66)로 구성되어 있다.

제7도는 제5도에 도시된 위상 이동부(42)의 다른 실시예의 회로도로서, 역시 제1, 2, 3저항들(68, 70, 72)과 커패시터(76)와 연산증폭기(62)로 구성되어 있으나 제3저항(72)과 커패시터(76)의 위치가 서로 바뀌어서 연결되어 있다.

제6도 및 제7도에 도시된 위상 이동부(42)의 입력단자 IN을 통해 입력되는 전압을 Vi라 하고, 제7도의 출력단자 OUT 및 제6도의 제4저항(R4)(74)를 통해 출력되는 전압을 Vo라 할 때, 출력전압 Vo는 다음 식(1)과 같이 된다.

여기서, W는 정현파의 각 주파수이다.

식(1)로부터 출력전압의 크기는 주파수에 상관없이 일정하고, 출력은 입력에 대해 소정 위상 만큼 앞서가나 뒤쳐지는 것을 알 수 있다.

제6도에 도시된 제1연산 증폭기(62)는 입력단자 IN을 통해 오프셋을 가지는 정현파 신호를 제1저항(R1)(68)을 통해 반전 단자로, 제3저항(R3)을 통해 비반전 단자로 각각 입력하고, 제2저항(70)을 통해 출력신호를 반전단자로 궤환하여 식(1)로부터 알 수 있듯이 비반전단자와 접지 사이에 연결되는 커패시터(C)(76)와 제3저항(72)을 이용하여 180。위상 이동시킨 후에 제4저항(R4)를 통해 제2연산 증폭기(64)의 비반전 단자로 출력한다.

한편, 전압폴로워의 기능을 하는 제3 연산 증폭기(60)는 입력단자 IN을 통해 비반전 단자로 오프셋이 포함된 정현파 신호를 입력하여 단위 증폭하고, 이 비반전 증폭된 정현파 신호를 제6저항(R6)(80)를 통해 제2연산 증폭기(64)의 반전단자로 출력한다. 비반전 단자가 제5저항(R5)(78)을 통해 접지되어 있는 제2연산 증폭기(64)는 제7저항(R7)(82)을 통해 출력신호를 궤환하여 반전단자로 입력하여 입력된 신호의 오프셋을 제거하고, 비반전 증폭하여 진폭이 정현파 입력신호의 2배인 신호를 제8저항(R8)(84)을 통해 제4연산 증폭기(66)의 반전단자로 출력한다.

비반전 단자는 접지되는 제4연산 증폭기(66)는 반전단자를 통해 입력한 오프셋이 제거된 신호를 1/2배로 증폭하고, 위상을 반전하기 위해 츨력전압을 제7저항(R7)(82)의 1/2배의 크기를 갖는 제9저항(R9)(86)을 통해 반전단자로 입력하고 오프셋을 제거하고, 정현파 입력신호와 같은 위상을 가지는 신호를 출력단자 OUT를 통해 출력한다.

이상에서 살펴본 바와 같이 본 발명에 의한 자동 오프셋 제거회로는 종래의 오프셋 제거회로보다 더욱 빨리 오프셋을 제거할 수 있고, 특히 큰 오프셋을 갖는 신호에 대해서 오프셋 제거속도가 더욱 향상되며, 시험장비 등에 이용할 수 있기 때문에 번도체 부품 검사용 장비에 적용하여 검사시간을 단축시킬 수 있는 효과가 있다.

Claims (5)

1. 입력신호를 단위 증폭하기 위한 제1증폭수단; 상기 입력신호의 위상을 반전하여 출력하는 위상 이동 수단; 상기 위상 이동 수단으로부터 출력되는 위상이 반전된 신호와 상기 제1증폭수단의 출력신호를 입력하여 오프셋을 제거하고, 상기 입력신호를 N배를 증폭하여 출력하기 위한 오프셋 제거수단; 및 상기 오프셋 제거수단의 출력신호를 1/N배로 증폭하고, 위상을 반전하여 오프셋이 제거된 상기 입력신호를 출력하기 위한 제2증폭수단을 구비한 것을 특징으로 하는 자동 오프셋 제거회로.
2. 제1항에 있어서, 상기 제1증폭수단은 상기 입력신호가 인가되는 포지티브 입력단자와 출력단자에 연결된 네거티브 입력단자를 가진 제1증폭기로 구성된 것을 특징으로 하는 자동 오프셋 제거회로.
3. 제1항에 있어서, 상기 위상 이동수단은 상기 입력신호가 인가되는 일측을 가진 제1저항; 상기 입력신호가 인가되는 일측을 가진 제2저항; 상기 제2저항의 타측과 접지전압사이에 연결된 커패시터; 상기 제1저항의 타측에 연결된 네거티브 입력단자와 상기 제2저항의 타측에 연결된 포지티브 입력단자를 가진 제2증폭기; 및 상기 제1저항의 타측과 제2증폭기의 네거티브 입력단자에 공통 연결된 일측과 상기 제2증폭기의 출력단자에 연결된 타측을 가진 제3저항을 구비한 것을 특징으로 하는 자동 오프셋 제거회로.
4. 제1항에 있어서, 상기 오프셋 제거수단은 상기 제1증폭수단의 출력단자에 연결된 일측을 가진 제4저항; 상기 제2증폭수단의 출력단자에 연결된 일측을 가진 제5저항; 상기 제5저항의 타측과 접지전압사이에 연결된 제6저항; 상기 제4저항의 타측에 연결된 네거티브 입력단자와 상기 제5저항의 타측에 연결된 포지티브 입력단자를 다진 제3증폭기; 및 상기 제3증폭기의 네거티브 입력단자와 출력단자사이에 연결된 제7저항을 구비한 것을 특징으로 하는 자동 오프셋 제거회로.
5. 제1항에 있어서, 상기 제2증폭수단은 상기 오프셋 제거수단의 출력단자에 연결된 일측을 가진 제8저항; 상기 제8저항의 타측에 연결된 네거티브 입력단자와 포지티브 입력단자에 연결된 접지전압을 가진 제4증폭기; 및 상기 제4증폭기의 네거티브 입력단자와 출력단자사이에 연결된 제9저항을 구비한 것을 특징으로 하는 자동 오프셋 제거회로.