KR0175699B1 - 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법 - Google Patents

고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR0175699B1
KR0175699B1 KR1019950065728A KR19950065728A KR0175699B1 KR 0175699 B1 KR0175699 B1 KR 0175699B1 KR 1019950065728 A KR1019950065728 A KR 1019950065728A KR 19950065728 A KR19950065728 A KR 19950065728A KR 0175699 B1 KR0175699 B1 KR 0175699B1
Authority
KR
South Korea
Prior art keywords
impurity layer
semiconductor substrate
conductivity type
layer
impurity
Prior art date
Application number
KR1019950065728A
Other languages
English (en)
Other versions
KR970054415A (ko
Inventor
이언상
Original Assignee
곽정소
한국전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 곽정소, 한국전자주식회사 filed Critical 곽정소
Priority to KR1019950065728A priority Critical patent/KR0175699B1/ko
Publication of KR970054415A publication Critical patent/KR970054415A/ko
Application granted granted Critical
Publication of KR0175699B1 publication Critical patent/KR0175699B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 SDB(silicon direct bonding)을 이용하여 내부 베이스(Intrinsic Base) 영역내에 매입층을 형성하여 저항 성분을 감소시킨 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법에 관한 것으로써, 제1전도형의 고농도 불순물층 상에 동형의 저농도 불순물층과 제2전도형의 불순물층이 형성된 제1 반도체 기판; 및, 상기 제1반도체 기판의 상부에 접착되며, 제2전도형의 고농도 불순물층이 하부 표면 근방에 복수개 형성된 제2전도형의 저농도 불순물층 상부에 동형의 고농도 불순물층이 형성되어 있으며, 양측에는 제2전도형의 불순물층이 표면으로부터 제1 반도체 기판의 제2전도형의 불순물층까지 형성된 제2반도체 기판을 포함하여 이루어진 것이다.

Description

고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법
제1도는 본 발명에 다른 고내압 및 고주파 특성을 갖는 트랜지스터의 구조 단면도.
제2도는 제1도에 도시된 트랜지스터에 사용되는 웨이퍼의 구조 단면도.
제3도는 제1도에 도시된 트랜지스터의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : N형 웨이퍼 11 : N+불순물층
12 : N-불순물층(콜렉터 영역) 13 : P불순물층(베이스 영역)
20 : P형 웨이퍼 21 : P+불순물층
22 : P-불순물층(내부 베이스 영역) 22a : 외부 베이스 영역
23 : P+불순물층(매몰층) 25 : N+불순물층(에미터 영역)
30 : 패시베이션막
본 발명은 고내압 및 고주파 특성을 갖는 반도체 장치에 관한 것으로서, 보다 상세하게는 SDB(silicon direct bonding)을 이용하여 내부베이스(Intrinsic Base) 영역내에 매입층을 형성하여 저항 성분을 감소시킨 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치를 사용하는 제품의 소형화 및 고기능화 추세에 따라 점차 높은 동작 주파수에서 응용할 수 있는 반도체 장치가 요구되고 있다.
그러나 이를 실현하기 위해서는 반도체 장치의 구조가 쉘로우(shallow)화 되어야 하며, 특히 내부 베이스 영역의 저항성분(rbb)을 감소시킬 수 있는 기술이 필요하나, 아직까지는 내압 문제에 의해 기술 접근이 어려운 실정이다.
따라서 본 발명은 상기 문제점을 해결하고자 한 것으로, 그 목적은 SDB을 이용하여 내부 베이스 영역에 매입층 형성하여 저항 성분(rbb')을 줄임으로써 고주파 및 고내압 특성을 동시에 실현한 고내압 및 고주파 특성을 갖는 반도체 장치를 제공하는데 있다.
또한 본 발명의 다른 목적은 상기 반도체 장치의 바람직한 제조 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 고내압 및 고주파 특성을 갖는 반도체 장치는, 제1전도형의 고농도 불순물층 상에 동형의 저농도 불순물층과 제2전도형의 불순물층이 형성된 제1반도체 기판; 상기 제1반도체 기판의 상부에 접착되며, 제2전도형의 고농도 불순물층이 하부 표면 근방에 복수개 형성된 제2전도형의 저농도 불순물층 상부에 동형의 고농도 불순물층이 형성되어 있으며, 양측에는 제2전도형의 불순물층이 표면으로부터 제1반도체 기판의 제2전도형의 불순물층까지 형성된 제2반도체 기판을 포함하여 이루어진 데에 그 특징이 있다.
아울러 고내압 및 고주파 특성을 갖는 반도체 장치의 제조 방법은, 제1전도형의 불순물이 고농도로 도핑된 실리콘 기판의 상부에 동형의 불순물이 저농도로 도핑된 불순물층을 형성하고, 상기 저농도 불순물층의 표면 근방에 제2전도형의 불순물층을 형성한 제1반도체 기판을 제조하는 단계; 제2전도형의 불순물이 고농도로 도핑된 실리콘 기판의 상부에 동형의 불순물이 저농도로 도핑된 불순물층을 형성하고, 상기 저농도 불순물층의 표면 근방에 선택적으로 고농도의 P형 불순물층을 복수개 형성한 제2반도체 기판을 제조하는 단계; 상기 제 1반도체 기판의 제2전도형 불순물층이 형성된 면과 제2반도체 기판의 제2전도형의 고농도 불순물층이 복수개 형성된 면을 접착하여 복수개의 제2전도형의 고농도 불순물층을 매몰층으로 형성하고, 제2 반도체 기판에 형성된 제2전도형의 저농도 불순물층이 드러나도록 제2전도형의 고농도 불순물층을 폴리싱을 이용 제거하는 단계; 상기 제2 반도체 기판의 제2전도형의 저농도 불순물층 표면 근방에 선택적으로 제1전도형의 불순물층을 형성하는 단계를 포함하여 이루어지는 것이다.
이하, 본 발명을 첨부 도면을 참조하여 상세히 설명하고자 한다.
제1도는 본 발명에 따른 고내압 및 고주파 특성을 갖는 트랜지스터의 구조 단면도이다.
도면을 참조하면, 트랜지스터는 N형 웨이퍼(10)와 P형 웨이퍼(20)을 접착하고, P형 웨이퍼에 N+불순물층(25)인 에미터 영역을 형성하여서 된 구조이다.
구체적으로는 N형 웨이퍼(10)는 N+불순물층(11) 상에 동형의 저농도 불순물을 주입/확산하여 된 N-불순물층(12)(콜렉터 영역)과, P불순물층(13)(베이스 영역)이 형성되어 있다.
P형 웨이퍼(20)는 불순물층(23)이 3개 형성되어 있는 P-불순물층(22)(내부 베이스 영역) 상부에 N+불순물층(25)(에미터 영역)이 형성되어 있다.
이러한 N형 웨이퍼(10)와 P형 웨이퍼(20)는 P불순물층(13)과 P+불순물층(23)이 3개 형성되어 있는 P-불순물층(22)이 형성된 면을 서오 접착하여, 3개의 P+불순물층(23)이 매몰층을 형성토록 하고, 에미터 영역을 형성하는 N+불순물층(25)의 양측에는 N형 웨이퍼(10)의 P불순물층(13)이 형성된 곳까지 P+불순물층(22a)(외부 베이스 영역)이 형성되어 있으며, 이러한 구성을 패시베이션막(30)이 감싸고 있는 구조이다.
제2도는 제1도에 도시된 트랜지스터에 사용되는 웨이퍼의 구조 단면도이고, 제 3 도는 제 1 도에 도시된 트랜지스터의 제조 공정도이다.
본 발명에 의한 트랜지스터는 먼저 제 2a 도에 도시된 바와 같이, 고농도 N+불순물층(11)의 상부에 저농도 N-불순물층(12)을 형성하고, 상기 N-불순물층(12)의 표면 근방에 P형 불순물을 주입/확산시킨 P불순물층(13)을 형성한 N형 웨이퍼(10)를 제조한다.
다음 제 2b 도에 도시된 바와 같이, P+불순물층(21)의 상부에 P-불순물층(22)을 형성하고, 상기 P-불순물층(22)의 표면 근방에 P+불순물층(23)을 선택적으로 복수개 형성한 P형 웨이퍼(20)를 제조한다.
다음 제 3a 도에 도시된 바와 같이, 상기 N형 웨이퍼(10)의 P불순물층(13)이 형성된 면과, P형 웨이퍼(20)의 P+불순물층(23)이 복수개 형성된 면을 고온 접착 공정에 의해 접착하고, 폴리싱을 이용하여 P형 웨이퍼(20)의 A--A선에 따라, 바람직하게는 P-불순물층(22)이 드러나도록 P+불순물층(21)을 제거하여 제 3b 도와 같은 프로파일을 얻는다.
다음 제 3C 도에 도시된 바와 같이, 폴리싱한 면 즉, P형 웨이퍼(20)의 P-불순물층(22)의 상부에 에미터 형성을 위한 포토레지스트패턴(도면에서는 포토레지스트를 도시하지 않음)을 형성하고 이를 마스크로 고농도로 N형 불순물층을 도핑하여 N+불순물층(15), 즉 에미터 영역을 형성한 것이다.
이와 같은 공정에 의해서 제1웨이퍼(10)의 N-불순물층(12)은 트랜지스터의 콜랙트 영역을 형성하고, 제1웨이퍼(10)의 P불순물층(13)과 제2 웨이퍼의 P-불순물층(22)은 베이스 영역을 형성하며, P-불순물층(22)에 형성된 복수개의 P-불순물층(23)은 매몰층을 형성하게 된다.
그리고 상기 결과물의 상부에 외부 베이스 영역 형성을 위한 포토레지스트 패턴을 형성한 후 이를 마스크로 하여 상기 결과물의 양측에 고농도의 P형 불순물을 콜렉터 영역의 상부까지 선택적으로 주입/활성화시켜 P+불순물층(22a) 즉, 외부 베이스 영역을 형성하고 패시베이션막(30)으로 소자를 감싸게 되면 제1도에 도시된 바와 같은 트랜지스터가 제조된다.
이와 같은 방법에 의해 제조되는 트랜지스터는, 베이스 영역이 매우 얇게 형성되어 있기 때문에 외부 베이스 영역의 저항(R1) 보다 내부 베이스 영역의 저항( R1)이 매우 크지만 내부 베이스 영역(12)(13)에 매입층을 형성하여 베이스 분포 저항을 감소시킴으로써 고내압 및 고주파 특성을 갖도록 한 것이다.

Claims (2)

  1. 제1전도형의 고농도 불순물층 상에 동형의 저농도 불순물층과 제2전도형의 불순물층이 형성된 제1반도체 기판; 상기 제1반도체 기판의 상부에 접착되며, 제2전도형의 고농도 불순물층이 하부 표면 근방에 복수개 형성된 제2전도형의 저농도 불순물층 상부에 동형의 고농도 불순물층이 형성되어 있으며, 양측에는 제2전도형의 불순물층이 표면으로부터 제1반도체 기판의 제2전도형의 불순물층까지 형성된 제2반도체 기판을 포함하여 이루어진 고내압 및 고주파 특성을 갖는 반도체 장치.
  2. 제1전도형의 불순물이 고농도로 도핑된 실리콘 기판의 상부에 동형의 불순물이 저농도로 도핑된 불순물층을 형성하고, 상기 저농도 불순물층의 표면 근방에 제2전도형의 불순물층을 형성한 제1반도체 기판을 제조하는 단계; 제2전도형의 불순물이 고농도로 도핑된 실리콘 기판의 상부에 동형의 불순물이 저농도로 도핑된 불순물층을 형성하고, 상기 저농도 불순물층의 표면 근방에 선택적으로 고농도의 P형 불순물층을 복수개 형성한 제2반도체 기판을 제조하는 단계; 상기 제1반도체 기판의 제2전도형 불순물층이 형성된 면과 제2반도체 기판의 제2전도형의 고농도 불순물층이 복수개 형성된 면을 접착하여 복수개의 제2전도형의 고농도 불순물층을 매몰층으로 형성하고, 제2반도체 기판에 형성된 제2전도형의 저농도 불순물층이 드러나도록 제2전도형의 고농도 불순물층을 폴리싱을 이용 제거하는 단계; 상기 제2 반도체 기판의 제2전도형의 저농도 불순물층 표면 근방에 선택적으로 제1전도형의 불순물층을 형성하는 단계를 포함하여 이루어지는 고내압 및 고주파 특성을 갖는 반도체 장치의 제조 방법.
KR1019950065728A 1995-12-29 1995-12-29 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법 KR0175699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065728A KR0175699B1 (ko) 1995-12-29 1995-12-29 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065728A KR0175699B1 (ko) 1995-12-29 1995-12-29 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970054415A KR970054415A (ko) 1997-07-31
KR0175699B1 true KR0175699B1 (ko) 1999-03-20

Family

ID=19447141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065728A KR0175699B1 (ko) 1995-12-29 1995-12-29 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR0175699B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129871A1 (en) * 2006-05-10 2007-11-15 Samsung Electronics Co., Ltd. Electric field information reading head, electric field information writing/reading head and fabrication methods thereof and information storage device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007129871A1 (en) * 2006-05-10 2007-11-15 Samsung Electronics Co., Ltd. Electric field information reading head, electric field information writing/reading head and fabrication methods thereof and information storage device using the same

Also Published As

Publication number Publication date
KR970054415A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US4826780A (en) Method of making bipolar transistors
KR0139805B1 (ko) 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법
JPH058583B2 (ko)
US20040056307A1 (en) Ultra small-sized soi mosfet and method of fabricating the same
US4962053A (en) Bipolar transistor fabrication utilizing CMOS techniques
KR100208632B1 (ko) 반도체 집적 회로 및 그 제조 방법
US7446012B2 (en) Lateral PNP transistor and the method of manufacturing the same
JPH10256270A (ja) 相補型バイポーラトランジスタおよびその製造方法
US5556796A (en) Self-alignment technique for forming junction isolation and wells
JP2824263B2 (ja) 高電圧併合バイポーラ／ｃｍｏｓ集積回路
US4404738A (en) Method of fabricating an I2 L element and a linear transistor on one chip
KR0128339B1 (ko) Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법
US5045493A (en) Semiconductor device and method of manufacturing the same
JPH1079503A (ja) Ｍｏｓトランジスタ及びその製造方法
KR19990068200A (ko) 디커플링 캐패시턴스 형성 방법 및 반도체 소자
US3584266A (en) Depletion layer capacitor in particular for monolithic integrated circuits
KR0175699B1 (ko) 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법
US5065209A (en) Bipolar transistor fabrication utilizing CMOS techniques
JPH04348065A (ja) 半導体装置およびその製造方法
JPS6323335A (ja) 半導体装置及びその製造方法
JPS61245573A (ja) 半導体装置
US5925923A (en) Merged single polysilicon bipolar NPN transistor
JPH08162472A (ja) バイポーラトランジスタ，バイポーラトランジスタを有する半導体装置およびその製造方法
KR100190003B1 (ko) 고전압용 반도체 소자
US5616509A (en) Method for fabricating a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee