KR0172257B1 - 반도체 소자의 콘택홀 형성 방법 - Google Patents
반도체 소자의 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR0172257B1 KR0172257B1 KR1019950012717A KR19950012717A KR0172257B1 KR 0172257 B1 KR0172257 B1 KR 0172257B1 KR 1019950012717 A KR1019950012717 A KR 1019950012717A KR 19950012717 A KR19950012717 A KR 19950012717A KR 0172257 B1 KR0172257 B1 KR 0172257B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- photoresist pattern
- insulating film
- contact hole
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000007789 gas Substances 0.000 claims description 10
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성방법을 개시한다. 개시된 본 발명은, 도전층 상부에 산화막을 형성하고, 절연막 상부에 콘택홀 형성용 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 마스크로 하여 상기 절연막을 소정 깊이만큼 1차 에칭하는 단계와, 상기 제1포토레지스트 패턴을 두께 및 측벽 방향으로 가스 플라즈마에 의하여 소정 부분 에칭하여 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 마스크로 하여, 상기 절연막을 소정 깊이만큼 2차 에칭하는 단계를 포함하며, 상기 2차 에칭하는 단계시, 상기 절연막은 1차 에칭된 절연막의 형태로 절연막 하부쪽으로 에칭되는 것을 특징으로 한다.
Description
제1도(a) 내지 (c)는 종래의 콘택 에칭 공정을 순차적으로 설명하기 위한 요부 단면도.
제2도(a)는 내지 (e)는 본 발명에 따른 콘택 에칭 공정의 일실시예를 순차적으로 설명하기 위한 요부 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 산화막 12, 12′, 12″ : 포토레지스트
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히, 콘택홀의 어스펙트 비(aspect ratio)를 감소시킬 수 있는 반도체 소자의 콘택홀 형성방법에 관한 것이다.
종래에는 금속막의 스텝 커버리지(step coverage)를 향상시키기 위하여, 종래에는 콘택홀 에칭공정시 웨트 에칭(wet etching)과 드라이 에칭(dry etching)을 함께 실시하여, 깔때기 형상의 콘택홀을 형성하였다. 또한, 종래의 다른 방법으로 이방성 에칭시, 스텝 커버리지를 고려하여 콘택홀 측벽을 약간의 경사지게 하는 방법이 제시되었다.
여기서, 제1도는 종래의 콘택홀 형성방법을 설명하기 위한 요부 단면도이다.
이를 살펴보면, 제1도(a) 내지 (c)에 도시된 바와 같이, 저부에 도전층(도시되지 않음) 상부에 산화막(11)을 형성하고, 그 상부에는 원하는 모양과 크기를 가진 콘택홀을 형성하기 위한 포토레지스트 패턴(12)을 형성하고(제1도(a)), 종래의 방식대로 BOE 또는 HF와 같은 화학용액을 이용하여 웨트 에칭을 실시한 후(제1도(b)), 드라이 에칭을 실시하여, 깔대기 형상의 콘택홀을 형성한다(제1도(c)).
그러나, 상기 방법은 웨트 에칭에 의해 에칭되는 포토레지스트(12) 하부에 언더컷(under cut)이 심하게 발생되고(제1도(b) 참조), 웨트 에칭을 실시하여도, 콘택홀의 직경에 비하여 홀의 깊이가 깊어 어스펙트비를 개선하는데 한계가 있다. 또한, 웨트 에칭과 드라이 에칭을 연속 실시한 후 형성되는 콘택홀의 모양을 보면, 두 에칭 지점이 만나는 부분의 첨점(a)이 남아있게 된다(제1도(c) 참조)
이러한 종래의 방법을 따르게 되면, 후속으로 진행되는 금속막의 스텝커버리지 문제를 해결할 수 없다.
또한, 웨트 에칭되는 깊이를 증가시키는 방법이 제안되었으나, 웨트 에칭 깊이를 증대시키게 되면, 콘택홀의 직경 또한 이와 비례하게 증가되므로 인접하는 다른 콘택홀과 만나게 되는 문제점이 발생된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 콘택홀 에칭시 산소 플라즈마를 이용한 드라이 에칭만이 간단히 콘택 모양을 원하는 대로 변경할 수 있고, 형tjd되는 층의 스텝 커버리지가 우수한 반도체 소자의 콘택홀 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 도전층 상부에 산화막을 형성하고, 절연막 상부에 콘택홀 형성용 제1포토레지스트 패턴을 형성하는 단계와, 상기 제1포토레지스트 패턴을 마스크로 하여 상기 절연막을 소정 깊이만큼 1차 에칭하는 단계와, 상기 제1포토레지스트 패턴을 두께 및 측벽 방향으로 가스 플라즈마에 의하여 소정 부분 에칭하여 제2포토레지스트 패턴을 형성하는 단계와, 상기 제2포토레지스트 패턴을 마스크로 하여, 상기 절연막을 소정 깊이만큼 2차 에칭하는 단계를 포함하며, 상기 2차 에칭하는 단계시, 상기 절연막은 1차 에칭된 절연막의 형태로 절연막 하부쪽으로 에칭되는 것을 특징으로 한다.
이때, 상기 1차 에칭 단계에서 상기 절연막 에칭시 에칭되는 범위는 전체 절연막 두께의 소정 부분인 것을 특징으로 하고, 상기 포토레지스트 패턴을 에칭하기 위한 가스 플라즈마는 상기 절연막에 비하여 상기 포토레지스트 패턴에 대한 선택비가 우수한 것임이 바람직하다. 상기 가스 플라즈마는 산소 가스 프라즈마이다.
또한, 상기 제2포토레지스트 패턴으로 상기 절연막을 2차 에칭하는 단계 이후에, 상기 포토레지스트 패턴을 두께와 측벽 방향으로 소정 부분 에칭하는 단계와, 소정 부분 에칭되어진 포토레지스트 패턴을 마스크로 하여 상기 절연막을 에칭하는 단계를 적어도 한 번 이상 반복수행한다.
이하, 본 발명의 일실시예를 첨부한 도면을 참고로 하여 상세히 설명하면 다음과 같다 :
본 발명은 원하는 크기 및 모양을 가진 콘택홀을 형성하기 위하여 종래의 방법과는 달리 동일한 마스크 패턴을 이용하되 본 발명의 다단계 콘택 에칭 방법, 즉 산소 플라즈마를 이용하여 포토레지스트 패턴을 에칭하고, 이 에칭된 포토레지스트를 마스크로 이용하여 산화막을 에칭함으로써 우수한 스텝 커버리지를 갖는 콘택홀을 형성할 수 있다.
본 발명에서는 상기 방법에 의해 형성되는 콘택홀의 후속 금속 스텝 커버리지를 개선하기 위하여, 선택적으로 상기 방법을 반복 실시할 수 있다.
첨부한 도면 제2도는 본 발명의 콘택 에칭 공정의 일실시예를 순차적으로 설명하기 위한 요부 단면도이다.
우선, 제2도(a)에 도시된 바와 같이, 하부에 도전층(도시되지 않음)을 포함하는 산화막(11)의 상부에 포토레지스트를 일정 두께로 도포하고 소정 부분 노광 및 현상하여 콘택홀용 제1포토레지스트 패턴(12)을 형성한다. 상기 산화막(11)의 상부에 도포되는 제1포토레지스트 패턴(12)의 두께는 이후의 에칭 공정에 의해 손실되는 포토레지스트의 두께를 고려하여 종래의 콘택홀 형성용 포토레지스트 패턴보다 두껍게 도포하는 것이 바람직하다. 이는 산소 플라즈마에 의한 에칭 공정시 상기 산화막(11)에 비하여 상기 포토레지스트에 대한 선택비가 우수하기 때문이다. 단, 산소 플라즈마에 의한 에칭 시간이 짧은 경우에는 포토레지스트를 두껍게 형성할 필요는 없게 된다.
그런다음, 제2도(b)에 도시된 바와 같이, 상기 제1포토레지스트 패턴(12)을 마스크로 하여 상기 산화막(11)을 전체 두께의 소정 두께만큼 이방성, 드라이 에칭하여, 제1홈(H1)한다.
이어서, 상기 산화막(11)의 에칭 공정시 사용한 장비와 동일한 장비를 사용하되, 사용하는 에칭 가스의 종류 및 시간등의 조건을 달리하여 제1포토레지스트 패턴(12)을 에칭, 제거한다. 보다 바람직하게, 상기 제1포토레지스트 패턴(12)의 에칭은, 상기 산화막(11)을 에칭하였던 에칭 장비(도시되지 않음)의 에칭 가스를 산소로 교체하여 준다음, 산소 플라즈마를 챔버(도시되지 않음)내에 흘려줌으로써 수행된다. 제2도(c)는 상술한 산소 플라즈마에 의하여 소정 두께만큼 에칭제거된 상태의 제2포토레지스트 패턴(12′)이 도시되어 있으며, 도면에서 점선으로 나타내어진 부분은 제1포토레지스트 패턴(12)의 형상이다.
이후, 제2도(d)에서와 같이 상기 제2포토레지스트 패턴(12′)을 마스크로 이용하여 하부의 산화막(11)을 이방성 에칭하여 제2홈(H2)을 형성한다. 이때, 제2포토레지스트 패턴(12′)의 패턴간의 거리는 상기 제1포토레지스트 패턴(12)의 패턴간의 거리보다 작으므로, 제2홈(H2)의 직경은 상기 제1홈(H1)의 직경보다 크게 형성된다. 또한, 제2홈(H2)을 형성하는 가운데, 상기 제1홈(H1)의 형태로, 상기 산화막(11)이 기판쪽으로 이방성 에칭되어져, 제2홈(H2)은 계단 형태로 형성된다.
이후, 상기 제2포토레지스트 패턴(12′)을 상기와 동일한 산소 플라즈마 에칭 방법에 따라 다시 에칭하여 제3포토레지스트 패턴(12″)을 형성하고 이를 마스크로 이용하여 산화막(11)을 이방성 에칭하여 콘택홀(H3)을 형성한다. 이때에도 제2도(d)와 마찬가지로, 제3포토레지스트 패턴(12″)의 패턴간의 거리는 제2포토레지스트 패턴(12′)의 패턴간의 거리보다 더 크고, 제3포토레지스트 패턴(12″)을 마스크로 하여 콘택홀(H3)을 형성하는 단계시 기판쪽으로 산화막(11)의 식각이 동시에 진행되어, 콘택홀(H3)은 기판쪽으로 갈수록 직경이 좁아지는 형태의 계단형 홈이 된다.
이와 같이 콘택 에칭 공정단계를 반복 실시함으로써 제2도(e)에 도시된 바와 같은 계단형의 콘택홀(H3)을 형성할 수 있게 된다. 여기서, 상기 콘택홀(H3)의 경사지는 정도는 산소 플라즈마에 의한 포토레지스트의 제거 정도 또는 산화막(11)의 에칭 시간을 조절할 수 있다.
한편, 상기 방법에 의하여 형성되는 콘택홀을 가진 산화막 내부에는 각 계단마다 첨점이 형성되어 있는데, 상기 공정을 반복할수록 첨점 형성은 완화시킬 수 있다. 또한, 상기 첨점 형성 문제는 상기 콘택홀의 내부에 금속을 증착하기 전에 클리닝함으로써 해결할 수 있다. 이로써 후속 금소배선 형성시 스텝 커버리지를 개선할 수 있다.
이상, 본 발명의 방법은 반도체 고집적 소자를 제조하기 위한 콘택홀 형성시 드라이 에칭만으로도 상기 콘택홀의 모양과 그의 하부 바닥면과 상부 개구부의 폭을 목적한 크기대로 조절 가능하며, 콘택홀의 폭이 단계적으로 커지기 때문에 스텝 커버리지를 개선시킬 수 있다. 또한 본 발명의 방법은 별도의 추가 공정이 필요없이 동일한 마스크 및 동일한 장비를 사용할 수 있다는 잇점이 있다.
본 발명은 상기 실시예에 한정되는 것은 아니다. 예를 들면, 상기 실시예에서는 산화막에 콘택홀을 형성하는 방법을 설명하였지만, 본 발명은 산화막대신에 어떠한 절연막을 이용한 경우에도 동일하게 적용할 수 있으며, 포토레지스트의 에칭 공정에 의하여 콘택홀의 측벽을 단층의 계단형으로부터 다층의 계단형까지 다양하게 실시할 수 있다.
또한, 본 실시예에서는 포토레지스트를 에칭하는 가스 플라즈마는 산소 플라즈마를 사용하였으나, 상기 가스 플라즈마는 상기 산화막에 비하여 상기 포토레지스트에 대한 선택비가 우수한 가스 플라즈마는 어느 것이라도 무관하다.
Claims (6)
- 도전층 상부에 산화막을 형성하고, 절연막 상부에 콘택홀 형성용 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 마스크로 하여 상기 절연막을 소정 깊이만큼 1차 에칭하는 단계; 상기 제1포토레지스트 패턴을 두께 및 측벽 방향으로 가스 플라즈마에 의하여 소정 부분 에칭하여 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 마스크로 하여, 상기 절연막을 소정 깊이만큼 2차 에칭하는 단계를 포함하며, 상기 2차 에칭하는 단계시, 상기 절연막은 1차 에칭된 절연막의 형태로 절연막 하부쪽으로 에칭되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서, 상기 1차 에칭 단계에서 상기 절연막 에칭시 에칭되는 범위는 전체 절연막 두께의 소정 부분인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항 또는 제2항에 있어서, 상기 포토레지스트 패턴을 에칭하기 위한 가스 플라즈마는 상기 절연막에 비하여 상기 포토레지스트 패턴에 대한 선택비가 우수한 것임을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제3항에 있어서, 상기 가스 플라즈마는 산소 가스 플라즈마인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 제2포토레지스트 패턴으로 상기 절연막을 2차 에칭하는 단계 이후에, 상기 포토레지스트 패턴을 두께와 측벽 방향으로 소정 부분 에칭하는 단계와, 소정 부분 에칭되어진 포토레지스트 패턴을 마스크로 하여 상기 절연막을 에칭하는 단계를 적어도 한 번 이상 반복수행하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
- 제1항에 있어서, 상기 절연막은 산화막인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950012717A KR0172257B1 (ko) | 1995-05-22 | 1995-05-22 | 반도체 소자의 콘택홀 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950012717A KR0172257B1 (ko) | 1995-05-22 | 1995-05-22 | 반도체 소자의 콘택홀 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960042958A KR960042958A (ko) | 1996-12-21 |
KR0172257B1 true KR0172257B1 (ko) | 1999-03-30 |
Family
ID=19415021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950012717A KR0172257B1 (ko) | 1995-05-22 | 1995-05-22 | 반도체 소자의 콘택홀 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172257B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100781455B1 (ko) * | 2006-11-24 | 2007-12-03 | 동부일렉트로닉스 주식회사 | 반도체 소자의 와인 글래스형 콘택홀 제조 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010009868A (ko) * | 1999-07-14 | 2001-02-05 | 김영환 | 반도체소자의 홀 형성방법 |
-
1995
- 1995-05-22 KR KR1019950012717A patent/KR0172257B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100781455B1 (ko) * | 2006-11-24 | 2007-12-03 | 동부일렉트로닉스 주식회사 | 반도체 소자의 와인 글래스형 콘택홀 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960042958A (ko) | 1996-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5880004A (en) | Trench isolation process | |
US6001414A (en) | Dual damascene processing method | |
JPH11168105A (ja) | 半導体集積回路の製造方法 | |
US6054384A (en) | Use of hard masks during etching of openings in integrated circuits for high etch selectivity | |
US6040247A (en) | Method for etching contact | |
JP2613018B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
KR0172257B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
US6107191A (en) | Method of creating an interconnect in a substrate and semiconductor device employing the same | |
KR20090063131A (ko) | 반도체 장치의 제조 방법 | |
KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
JP2550601B2 (ja) | 半導体装置の製造方法 | |
KR100598246B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
JPH0483336A (ja) | 半導体装置の製造方法 | |
KR100373363B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR100470125B1 (ko) | 복수레벨의 다마신 패턴 형성 방법 | |
KR0140638B1 (ko) | 콘택식각방법 | |
JPH02125427A (ja) | コンタクト孔形成法 | |
KR100256810B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100197657B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
US6326310B1 (en) | Method and system for providing shallow trench profile shaping through spacer and etching | |
KR100338091B1 (ko) | 반도체소자제조방법 | |
KR100243012B1 (ko) | 반도체 소자의 트랜치구조 형성방법 | |
KR100682167B1 (ko) | 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081006 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |