KR0170727B1 - 디지타이저 시스템의 패널 구동회로 - Google Patents

디지타이저 시스템의 패널 구동회로 Download PDF

Info

Publication number
KR0170727B1
KR0170727B1 KR1019950069730A KR19950069730A KR0170727B1 KR 0170727 B1 KR0170727 B1 KR 0170727B1 KR 1019950069730 A KR1019950069730 A KR 1019950069730A KR 19950069730 A KR19950069730 A KR 19950069730A KR 0170727 B1 KR0170727 B1 KR 0170727B1
Authority
KR
South Korea
Prior art keywords
panel
output
signal
driving
logic
Prior art date
Application number
KR1019950069730A
Other languages
English (en)
Other versions
KR970049356A (ko
Inventor
안병권
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950069730A priority Critical patent/KR0170727B1/ko
Publication of KR970049356A publication Critical patent/KR970049356A/ko
Application granted granted Critical
Publication of KR0170727B1 publication Critical patent/KR0170727B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Position Input By Displaying (AREA)

Abstract

디지타이저 시스템의 패널 구동회로를 공개한다. 그 구동회로는 모드 선택신호에 따라 입력되는 클럭신호를 그대로 출력하거나 1/2분주하는 카운터 로직; 상기 카운터 로직의 출력신호를 준 정현파 파형으로 정형하는 정현파 발생수단; 상기 정현파 발생수단에서 출력되는 준 정현파 출력 성분중 소정의 주파수만을 통과시키는 대역통과 여파수단; 및 상기 대역 통과 여파수단의 출력신호를 외부의 제어신호에 따라 패널상에 출력함에 의해 패널을 구동하는 채널 구동수단을 구비한 것을 특징으로 한다.
본 발명에 의하면, 패널 구동 주파수를 핑거 모드시 별도의 높은 주파수로 구동함으로써 전체 디지타이저 시스템에는 영향을 주지 않고 핑거 모드의 시스템 분해능 및 특성을 개선하는 효과를 갖는다.

Description

디지타이저 시스템의 패널 구동 회로
제1도는 본 발명에 따른 디지타이저 시스템의 패널 구동 회로를 설명하기 위한 구성 블록도.
제2도는 패널의 주파수 특성을 나타내기 위한 도면.
제3도는 본 발명에 따른 디지타이저 시스템의 패널 구동 회로의 바람직한 실시예를 설명하기 위한 회로도.
제4도는 제3도에 도시되 디지타이저 시스템의 패널 구동 회로의 동작을 설명하기 위한 동작 파형도.
본 발명은 정전 용량 방식의 디지타이저 시스템에 관한 것으로, 특히 동작, 모드에 따라 별도의 구동 주파수로 패널을 구동함에 의해 시스템의 분해능 및 특성을 개선한 디지타이저 시스템의 패널 구동회로에 관한 것이다.
일반적으로 펜 디지타이저 시스템은 스타일러스(stylus) 펜을 사용하는 모드(이하, 스타일러스 모드)와 손가락을 사용하는 모드(이하, 핑거 모드)가 있다. 한편, 종래 정전 용량 방식의 디지타이저 시스템의 패널 구동은 스타일러스 및 핑거 모드의 구별없이 동일 주파수의 정현파(120㎑ ∼250㎑)를 사용하였다. 그런데, 이러한 종래의 디지타이저 시스템은 패널상에 손가락을 접촉시켰을 때와 접촉이 없을때의 주파수 특성이 구동 주파수에 따라 다르다. 즉, 제2도에 도시한 바와 같이 소정의 주파수 f1일때는 변화가 조금 있고, 소정의 주파수 f2에서는 변화의 폭이 큰 것을 알 수 있다. 그러므로, 종래의 패널 구동 방식에서는 스타일러스 모드의 특성상 단일 주파수 f1만을 사용함에 의해 핑거 모드시 시스템의 분해능을 저해시킨다. 이러한 요인은 디지타이저 시스템의 특성 열화를 초래하였다.
따라서, 본 발명의 목적은 상술한 종래의 문제점을 해결하기 위하여 안출된 것으로, 스타일러스 및 핑거 모드시 서로 다른 주파수의 정현파로 패널을 구동하는 방식을 채택하여 핑거 모드시 별도의 구동 주파수로 패널을 구동함에 의해 디지타이저 시스템의 분해능을 향상시킬 수 있는 디지타이저 시스템의 패널 구동 회로를 제공하는데 있다.
상술한 본 발명의 목적을 달성하기 위한 디지타이저 시스템의 패널 구동회로는 모드 선택신호에 따라 입력되는 클럭신호를 그대로 출력하거나 1/2분주하는 카운터 로직; 상기 카운터 로직의 출력신호를 준 정현파 파형으로 정형하는 정현파 발생수단; 상기 정현파 발생수단에서 출력되는 준 정현파 출력 성분중 소정의 주파수만을 통과시키는 대역통과 여파수단; 및 상기 대역통과 여파수단의 출력신호를 외부의 제어신호에 따라 패널상에 출력함에 의해 패널을 구동하는 채널 구동수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하고자 한다.
제1도는 본 발명에 따른 디지타이저 시스템의 패널 구동회로를 설명하기 위한 구성 블록도를 도시한 것으로, 도면 부호 1은 카운터 로직을, 2는 정현파 발생기를, 3은 대역통과 여파기를, 4는 4 채널 패널 구동단을, 5는 패널을 각각 나타낸 것이다.
카운터 로직(1)은 모드 선택신호(mode select)가 하이레벨일때는 클럭 신호(Clock)를 1/2 분주하고, 모드 선택신호가 로우레벨일때는 클럭 신호를 그대로 출력시킨다. 즉, 스타일모드시에는 클럭신호를 1/2분주시킨다.
정현파 발생기(2)는 카운터 로직(1)의 출력을 입력받아 준 정현파로 파형을 정형한다.
대역통과 여파기(3)는 정현파 발생기(2)에서 출력되는 준 정현파 출력 성분중 소정의 주파수만을 통과시키는 필터를 말한다.
4 채널 패널 구동단(4)는 마이컴(미도시)로부터의 제어신호(SUL, SUR, SLL, SLR)에 따라 패널(5)의 네 귀퉁이를 구동하게 된다. 스타일러스 모드에서는 패널의 4 귀퉁이중 2개씩 쌍으로 마이컴(미도시)로부터의 제어신호(SUL, SUR, SLL, SLR)에 의하여 구동하며, 핑거 모드시에는 상기의 제어신호가 모두 하이 상태로 되어서 패널의 4 귀퉁이를 동시에 구동하게 된다.
패널(5)은 4 채널 패널 구동단의 출력신호(VUL, VUR, VLL, VLR)를 각 저항(RX)을 통해 인가받아 손가락의 접촉 여부에 따른 각 저항(RX)를 통해 들어가는 전류량에 의해 센싱을 수행하게 된다. 이 전류량은 증폭되어 디지타이저 시스템의 신호 처리단으로 보내진다. 그러므로, 손가락의 접촉 여부에 따른 저항(RX) 양단의 전압 변동량이 매우 중요하며, 핑거 모드의 분해능을 좌우하게 되는데 구동 주파수를 이원화함에 의해 디지타이저 시스템의 분해능을 개선시킬 수 있다. 제2도는 패널(5)의 주파수 특성을 나타낸 도면이다.
제3도는 제1도에 도시된 디지타이저 시스템의 패널 구동회로의 바람직한 실시예를 설명하기 위한 회로도를 도시한 것으로, 도면 부호 10은 카운터 로직을, 20은 정현파 발생기를, 30은 대역통과 여파기를 각각 나타낸 것이며, 제4도는 디지타이저 시스템의 패널 구동회로의 동작을 설명하기 위한 동작 파형도를 도시한 것이다.
카운터 로직(10)은 D 플립플롭(F0), 논리곱 게이트(G1), 논리합 게이트(G2) 및 인버터(INI)로 구성되어 있으며, 모드선택신호가 로우레벨일 때 D 플립플롭(F0)이 동작하게 되어 클럭신호(clock)를 2분주하며, 모드선택신호가 하이레벨일 때는 D 플립플롭(F0)이 동작을 수행하지 않아 클럭신호를 그대로 출력하게 된다.
정현파 발생기(20)는 비동기식 4비트 카운터로서, D 플립플롭들(F1, F2, F3, F4), 논리곱 게이트(G3), 논리합 게이트(G4), 버퍼들(N1, N2, N3) 및 저항(R1, R2, R3, R4)로 구성되어 있다. 이 정현파 발생기(20)는 카운터 로직(10)의 출력 신호 Vck를 D 플립플롭들(F1, F2, F3, F4)에 의해 카운팅을 수행하고, 카운팅값을 저항들(R1, R2, R3, R4)에 의해 합성함에 의해 준 정현파를 발생하게 된다.
대역통과 여파기(30)는 연산증폭기들(OP1, OP2), 버퍼들(N4, N5), 캐패시터들(C1, C2), 두 개의 전류원(I1, I2), 아날로그 스위치들(T1, T2, T3, T4)로 구성된다. 정현파 발생기(20)에서 출력되는 준 정현파는 고조파 성분이 매우 많으므로 이를 제거한다. 모드선택신호에 따라 연산증폭기(OP1)(OP2)에 공급되는 전류원(I1)(I2)을 선택함에 의해 중심주파수가 변하게 된다. 만약, 모드선택신호가 로우레벨이면 아날로그 스위치(T1, T3)만이 온 상태가 되어 전류원(I1)이 선택되며, 반대로 모드선택신호가 하이레벨이면 아날로그 스위치(T2, T4)만이 온 상태가 되어 전류원(I2)가 선택이 된다. 이때, 대역통과 여파기(30)의 전달함수는 다음 식으로 표현이 가능하다.
여기서, W0는 Gm/C이며, Gm=Gm1=Gm2, C=C1=C2이다. 전달 컨덕턴스 Gm은 전류원의 공급 전류(I1, I2)값에 비례하므로 전류원의 선택에 따라서 대역통과 여파기(30)의 중심주파수를 가변할 수 있다. 즉, 스타일러스 모드시는 전류원(I1)을 선택하여 중심주파수를 f1이라하면 핑거 모드시는 전류원(I2)를 선택하여 중심주파수를 f2로 튜닝하게 된다.
이상에서 살펴본 바와 같이 본 발명은 패널 구동 주파수를 핑거 모드시 별도의 높은 주파수로 구동함으로써 전체 디지타이저 시스템에는 영향을 주지 않고 핑거 모드의 시스템 분해능 및 특성을 개선하는 효과를 갖는다.

Claims (4)

  1. 모드 선택신호에 따라 입력되는 클럭신호를 그대로 출력하거나 1/2분주하는 카운터 로직; 상기 카운터 로직의 출력신호를 준 정현파 파형으로 정형하는 정현파 발생수단; 상기 정현파 발생수단에서 출력되는 준 정현파 출력 성분중 소정의 주파수만을 통과시키는 대역통과 여파수단; 및 상기 대역통과 여파수단의 출력신호를 외부의 제어신호에 따라 패널상에 출력함에 의해 패널을 구동하는 채널 구동수단을 구비한 것을 특징으로 하는 디지타이저 시스템의 패널 구동회로.
  2. 제1항에 있어서, 상기 카운터 로직은 상기 클럭신호에 동기되고, 부출력을 데이터 입력으로 궤환되는 플립플롭; 상기 모드선택신호와 상기 클럭신호를 논리곱 연산하는 제1논리수단; 및 상기 플립플롭과 상기 제1논리수단의 출력신호들을 논리합 연산하는 제2논리수단을 포함하는 것을 특징으로 하는 디지타이저 시스템의 패널 구동회로.
  3. 제1항에 있어서, 상기 정현파 발생수단은 상기 카운터 로직의 출력신호에 동기되어 4비트 카운팅을 수행하는 카운터; 및 상기 카운터의 출력을 합성하기 위한 저항들을 포함하는 것을 특징으로 하는 디지타이저 시스템의 패널 구동회로.
  4. 제1항에 있어서, 상기 대역통과 여파수단은 상기 직렬 연결된 두 개의 연산증폭기를 포함하며, 상기 모드선택신호에 따라 상기 연산증폭기에 제1 혹은 제2전류원을 선택적으로 공급하는 것을 특징으로 하는 디지타이저 시스템의 패널 구동회로.
KR1019950069730A 1995-12-30 1995-12-30 디지타이저 시스템의 패널 구동회로 KR0170727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069730A KR0170727B1 (ko) 1995-12-30 1995-12-30 디지타이저 시스템의 패널 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069730A KR0170727B1 (ko) 1995-12-30 1995-12-30 디지타이저 시스템의 패널 구동회로

Publications (2)

Publication Number Publication Date
KR970049356A KR970049356A (ko) 1997-07-29
KR0170727B1 true KR0170727B1 (ko) 1999-03-30

Family

ID=19448557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069730A KR0170727B1 (ko) 1995-12-30 1995-12-30 디지타이저 시스템의 패널 구동회로

Country Status (1)

Country Link
KR (1) KR0170727B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7526344B2 (en) 2003-11-14 2009-04-28 Jin-Il Kim Medical device for treating prostate diseases by using near-infrared LED

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705832B1 (ko) * 2004-12-16 2007-04-10 엘지전자 주식회사 색 분리-합성을 위한 광학 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7526344B2 (en) 2003-11-14 2009-04-28 Jin-Il Kim Medical device for treating prostate diseases by using near-infrared LED

Also Published As

Publication number Publication date
KR970049356A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100262725B1 (ko) 디지타이저컨트롤러
JP3219880B2 (ja) 乗算回路
KR0170727B1 (ko) 디지타이저 시스템의 패널 구동회로
US5268847A (en) Digital synthesis of waveforms
EP0117625A1 (en) Differential amplifier having balanced output
ATE459134T1 (de) Signalabhängiger hysterese für schaltungen mit reduziertem signalhub
JPH06104639A (ja) Ｃｒ発振回路
US6424218B1 (en) Programmable differential active voltage divider circuit
JPH0362611A (ja) クロック発生回路
KR910005555B1 (ko) 전자악기의 듀엣음 발생 방법
JPH0534409A (ja) テストモード制御信号生成回路
KR100262726B1 (ko) 디지타이저 컨트롤러
KR900007737B1 (ko) 디지탈 신호 데이타에 의한 주파수별 부 바이어스 회로
KR970008510B1 (ko) 리셋펄스 발생기
JPH0668658A (ja) Ｖｔｒ制御信号の入出力制御装置
RU2068581C1 (ru) Устройство для воспроизведения функции равенства
KR910004664Y1 (ko) 전자오르간의 자동 반주 엔벨로프 발생회로
SU618833A1 (ru) Дифференциальный усилитель
JPH04304499A (ja) デジタル音源回路
RU2022359C1 (ru) Устройство для извлечения квадратного корня из разности квадратов двух величин
SU1765893A1 (ru) Умножающий цифроаналоговый преобразователь
JPH0553703A (ja) チヤタリング除去回路
JPS5921073B2 (ja) 乗除算回路
JP3038959B2 (ja) 音声信号処理用集積回路
JP3175318B2 (ja) Ｖｔｒ制御信号の出力制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee