KR0170245B1

KR0170245B1 - 디지탈 기록장치의 변조장치

Info

Publication number: KR0170245B1
Application number: KR1019920002692A
Authority: KR
Inventors: 김병수
Original assignee: 강진구; 삼성전자주식회사
Priority date: 1992-02-21
Filing date: 1992-02-21
Publication date: 1999-04-15
Also published as: KR930018546A

Abstract

영상정보를 갖는 디지탈 신호를 에러정정 인코딩부를 통해 부호화한 후 부호화 데이타를 변조하여 기록용 헤드를 통해 테이프에 기록하는 디지탈 VTR에 있어서 8/10 변환테이블을 저장하고 에러정정 인코딩부에서의 8비트 디지탈 데이타를 어드레스로 하여 대응하는 위치의 10비트 변조데이타를 출력하는 기억수단과 기억수단에서 출력되는 10비트 데이타를 로드하여 직렬변환하여 출력하는 변환수단을 포함하는 변조장치로서 디지탈 VTR의 고밀도기록에 있어서 기록주파수에 포함되는 DC 및 저주파 성분을 최대한 억제할 수 있게 되며 또한 입력되는 정보장에 실시간 대응하여 부호장을 출력하는 변조장치를 구현할 수 있다.

Description

디지탈 기록장치의 변조장치

제1도는 디지탈 기록장치의 구성을 보이는 도면이다.

제2도는 본 발명에 의한 변조장치의 일례를 보이는 도면이다.

제3도는 제2도에 있어서 MSB변환부의 상세한 구성을 보이는 도면이다.

제4도는 제3도에 있어서 기수비트 DSV연산기의 일례를 보이는 도면이다.

제5도는 제3도에 있어서 우수비트 DSV연산기의 일례를 보이는 도면이다.

* 도면의 주요부분에 대한 부호의 설명

10 : A/D 변환기 20 : 데이타압축부

30 : 에러정정엔코더 40 : 변조부

50 : 기록용등화기 60 : 기록용증폭기

70 : 기록용 헤드 80 : 테이프

90 : 재생용 헤드 100 : 재생용 증폭기

110 : 재생용 등화기 120 : 복조부

130 : 에러정정디코더 140 : 데이타신장부

150 : D/A 변환기 200 : 래치

201 : 롬 220 : 래치

230 : 멀티플렉서 240 : 동기패턴발생부

250 : 병렬/직렬변환기 260 : NRZI변환기

270 : MSB변환부 280 : 클럭발생부

290 : 분주기 300 : 로드신호발생기

310 : 동기신호발생부

본 발명은 영상정보를 갖는 디지탈 신호를 자기테이프에 기록하는 디지탈 VTR에 있어서 기록/재생시의 효율을 제고시키기 위한 변조장치에 관한 것으로서, 더욱 상세하게는 기록되는 디지탈 신호의 주파수 대역을 한정하기 위하여 8-10변환을 사용하는 변조장치에 관한 것이다.

비디오 신호를 디지탈 기록하는 디지탈 VTR은 화질이나 더빙성능이 아날로그 VTR보다 우수하지만 기록 데이타의 양이 아날로그 VTR에 비하여 10배 이상 되므로 테이프의 양이 방대해 진다는 단점도 있다. 이를 해결하는 방법으로서 고능률부호화와 고밀도 기록방법이 제안되어 있다. 고능률부호화에 있어서는 DCT변환 및 인간의 시감도 특성을 이용한 데이타 압축방법이 사용되며 고밀도 기록을 위해서는 높은 S/N비와 검출창을 제공하는 채널코딩이 제시되어 있다. 8/10코드는 고밀도 기록을 위한 변조방법의 일종으로 8Bit의 정보장을 10Bit의 부호장으로 변환하는 방법으로서 DC성분이 없고 저주파 성분이 적다는 특징을 갖는다. 즉 8Bit의 1심볼로서 표현되는 형태는 2의 8승 즉 256가지 밖에 없으나 10Bit의 경우에는 2의 10승 즉 1024가지의 형태가 있으므로 DC성분 및 저주파 성분을 억제하기 위하여 1024가지의 형태중 256가지의 형태를 선택하여 사용하는 방식이 8/10방식이다. 그런데 상기의 8/10 변조방식에서도 심볼과 심볼의 결합시 억제하고자 하는 DC 및 저주파 성분이 재현될 수 있으므로 이를 방지하기 위한 별도의 수단이 필요하다. 본 발명에서는 이전 부호장에서의 홀수와 짝수비트에서의 '1'의 갯수를 산출하여 다음 부호장에서의 MSB를 결정하도록 하여 상기 조건을 만족시키도록 하고 있다.

본 발명의 목적은 디지탈 VTR의 고밀도 기록을 위한 8/10 변조방식에 적합한 장치를 제공하는 것에 있다.

본 발명의 다른 목적은 디지탈 VTR의 고밀도기록을 위한 8/10 변조장치에 있어서 입력되는 정보장에 대하여 실시간 대응되는 부호장을 출력하는 변조장치를 제공하는 것에 있다.

본 발명의 또 다른 목적은 디지탈 VTR의 고밀도 기록을 위한 8/10 변조 장치에 있어서 입력되는 정보장에 대응하는 부호장을 기억하는 기억수단의 소요되는 기억용량을 절감하는 변조장치를 제공하는 것에 있다.

상기의 목적을 달성하기 위한 본 발명의 변조장치는 영상정보를 갖는 디지탈 신호를 에러정정 인코딩부를 통해 부호화한 후 상기 부호화 데이타를 변조하여 기록용 헤드를 통해 테이프에 기록하는 디지탈 VTR에 있어서

8/10 변환테이블을 저장하고 상기 에러정정 인코딩부에서의 8비트 디지탈 데이타를 어드레스로 하여 대응하는 위치의 10비트 변조데이타를 출력하는 기억수단과;

복수개의 변조데이타에 삽입되어 동기위치를 표시하기 위한 동기패턴을 발생하는 동기패턴발생부와;

동기신호발생부와;

동기신호에 의해 기억수단에서의 데이타와 동기패턴발생부에서의 데이타를 절환하기 위한 절환수단과;

상기 절환수단에서 출력되는 10비트 데이타를 로드하여 직렬변환하여 출력하는 변환수단과;

클럭발생부와;

클럭발생부에서의 제1클럭신호를 10분주하여 기억수단과 변환수단에 소요되는 제2클럭신호를 공급하는 수단과;

제1클럭과 제2클럭신호를 논리조합하여 변환수단에 소요되는 로드신호를 발생하는 수단을 포함하는 것을 특징으로 한다. 본 발명의 목적 및 효과는 첨부된 도면과 상세한 설명에 의해 명백해질 것이다.

제1도는 본 발명의 변조장치를 채용한 디지탈 VTR의 기록/재생계의 구성도이다.

제1도의 동작에 있어서, 비데오 신호는 A/D 변환기 10에서 디지탈 변환된다. 디지탈 변환된 비데오 신호는 데이타 압축부 20에 의해 데이타 압축이 행해진다. 상기의 압축된 데이터에 있어서 어느 한 비트의 유실에 의해 치명적인 손상을 입을 수 있으므로 에러정정 엔코딩부 30에서는 재생시 발생할 수 있는 에러를 정정할 수 있도록 패리티 심볼을 부가하여 부호화한다. 8/10 변조기 41, NRZI변환기 42, 병렬/직렬 변환기 43으로 구성되는 변조부 40에서는 에러정정 엔코딩부 30에서 출력되는 8비트 심볼 데이타들을 테이프 80에 기록하기 적합한 형태로 변조하여 기록용 등화기 50에 출력한다. 기록용 등화기 50에서 등화처리된 신호는 기록용 증폭기 60, 기록용 헤드 70을 통하여 테이프 80에 기록된다. 한편, 재생용 헤드 90을 통해 픽업된 신호는 재생용 증폭기 100을 통하여 재생용 등화기 110에 인가된다. 재생용 등화기 110은 픽업된 신호를 고역보상, 파형정형을 행하여 디지탈 신호를 재생한다. 역NRZI변환기 121, 직렬/병렬변환기 122 및 역8/10변화기 123으로 구성되는 복조기 120에서는 재생된 디지탈 신호를 본래의 8비트 데이타로 복조하여 에러정정 디코딩부 130으로 출력한다. 에러정정 디코딩부 130는 패리티 심볼을 이용하여 기록 또는 재생시 발생될 수 있는 에러를 정정하여 데이타를 재생한 후 데이타 신장부 140으로 출력한다. 데이타 신장부 140에 의해 신장된 신호는 D/A 변환기 150을 통해 원래의 아날로그 비디오 신호로 재생되어 출력된다.

제2도는 제1도에 있어서의 채널 엔코더를 상세한 구성을 보이는 도면이다.

제2도의 구성에 있어서, 입력되는 8비트의 데이타는 래치 200을 거친 후 8/10 참조테이블을 저장하고 있는 ROM 210의 어드레스로 인가된다. ROM 210은 래치 200의 출력을 어드레스로 입력하여 해당 어드레스 위치에 저장하고 있는 부호장을 출력한다. 부호장은 래치 220를 통하여 멀티플렉서 230에 인가되어 또 다른 입력된 SYNC신호와 서로 일정간격으로 절환되어 출력된다. 멀티플렉서 230의 출력은 병렬/직렬 변호나기 250에 인가된다. 병렬/직렬 변환기 250은 직렬변환된 데이타를 NRZI변환기 260에 출력한다. NRZI 변환기 260에 의해 NRZI변환된 데이타는 기록용 등화기, 기록용증폭기, 기록용 헤드를 통해 테이프에 기록된다. 한편, 멀티플렉서 230에서의 출력은 MSB변환부 270에도 인가된다. MSB변환부 270에서는 현 부호장에서의 DC성분을 계산하고 전 부호장에서의 DC값과 비교하여 출력되는 부호장의 MSB를 변환하도록 한다. 부호장과 동기패턴과의 절환을 제어하기 위한 동기패턴 발생부 240과 절환신호발생부 310이 제공된다. 한편 래치동작 및 병렬/직렬변환을 위한 클럭발생기 280, 분주기 290 및 변환신호발생부 340이 제공된다.

제2도의 동작에 있어서, ROM 210은 8비트의 정보장에 대한 10비트의 부호장을 참조테이블 형태로 기억하며 제1래치 200에 의해 지정되는 8비트의 어드레스(A0 - A7)에 대응하는 위치의 10비트의 데이타를 제2래치 220에 공급한다. 제1래치 200에는 에러정정 엔코더에서의 8비트의 데이타가 인가된다. 따라서 제2래치에 인가되는 10비트의 데이타는 에러정정 엔코더에서의 8비트 정보장이 8/10 변조된 10비트의 부호장이다. 8/10 변조에 있어서 8비트의 정보장에 대한 10비트의 부호장은 DC성분이 억제될 수 있도록 선택된다. 즉 8Bit의 1심볼로서 표현되는 형태는 2의 8승 즉 256가지 밖에 없으나 10Bit의 경우에는 2의 10승 즉 1024가지의 형태가 있으므로 DC성분 및 저주파 성분을 억제하기 위하여 1024가지의 형태중 256가지의 형태를 선택하여 사용한다. 래치 200, 220와 ROM 210에서의 로드 및 데이타 액세스(Access)를 제어하기 위하여 클럭발생기 280에서의 제1클럭(CLK1)을 분주기 290에서 1/10로 분주한 제2클럭(CLK2)이 공급된다.

한편, 테이프에 기록되는 신호는 신호의 유무만을 나타내는 이진부호로서 기록되게 되므로 의미있는 데이타의 시작부분을 표시하기 위한 특별한 신호가 필요하게 된다. 이를 위하여 기록시 특별한 패턴의 신호(동기패턴)를 정보와 함께 기록하고 재생시 상기 신호의 검출에 따라 데이타의 해석이 행해지도록 구성된다. 멀티플렉서 230의 제1입력에는 제2래치 220에서의 부호장이 인가되며 제2입력에는 동기패턴 발생기에서의 부호장이 인가된다. 이때 동기패턴은 8/10 변환에 사용되지 않고 발생빈도가 적으며 식별하기 쉬운 패턴이 선택된다. 일정 갯수의 부호장 사이에 동기패턴이 삽입되도록 동기신호 발생기 310에서의 동기신호(SYNC)가 제공된다. 동기신호 SYNC는 일정한 주기를 갖는 펄스열로서 펄스신호의 하이레벨과 로우레벨에 따라 멀티플렉서 230에서는 제1입력 또는 제2입력이 선택되어 출력된다. 즉 제2래치 220에서의 부호장과 동기신호 발생기 240에서의 동기패턴이 교번하여 출력되게 된다.

멀티플렉서 230에서의 출력은 병렬/직렬변환기 250에 인가되어 직렬데이타로 변환되며 NRZI(Non Return to Zero Inverted)변환기 260를 통해 테이프에 기록되게 된다. 그런데 상기의 8/10 변조방식에서 심볼과 심볼의 결합시 억제하고자 하는 DC 및 저주파 성분이 재현될 수 있으므로 이를 방지하기 위한 별도의 수단이 필요하다. 본 발명에서는 이전 부호장에서의 홀수와 짝수비트에서의 '1'의 갯수를 산출하여 다음 부호장에서의 MSB를 결정하도록 하는 소위 DSV(Digital Sum Variation)방식을 사용하여 이를 방지하도록 하고 있다. 즉 이진신호의 하이레벨에는 +1을 부여하고 로우레벨에 대하여는 -1을 부여하여 심볼 내의 홀수와 짝수 비트에 대한 DSV값을 구하여 출력되는 부호장의 MSB를 결정되도록 하여 전후 부호장 사이의 DC성분에 대한 균형을 유지하도록 하고 있다. 상기의 동작은 MSB변환부 270에 행하여 진다.

제3도는 MSB변환부의 상세한 블럭도이다.

제3도에 있어서, DCV_ODD연산부 270-a는 멀티플렉서 230에서 출력되는 부호장 M에서의 홀수 비트에 대한 DSV 값을 연산하여 이진부호 형태로 논리적 연산부 270-b의 제1입력으로 공급한다. 또 DSV-EVEN연산부 270-c에서는 멀티플렉서 230에서 출력되는 부호장 M에서의 MSB를 제외한 짝수 비트에 대한 DSV값을 연산하여 이진부호의 형태로 지연기 270-d에 공급한다. 지연기 270-d는 입력되는 신호를 1부호장 구간만큼 지연하여 논리적연산기 270-b의 제2입력으로 공급한다. 논리적연산기 270-b의 출력은 배타적 논리합연산기 270-e의 제2입력으로 공급된다. 배타적 논리합연산기 270-e의 제1입력으로는 멀티플렉서 230에서 출력되는 부호장의 MSB가 공급된다. 배타적 논리합연산기 270e의 출력은 직렬/병렬변환기 250의 MSB입력으로 제공되며 동시에 DSV_EVEN연산기 270-c의 다른 입력으로서 제공된다.

제4도에 DSV_ODD 연산기의 상세한 구성을 보인다.

제4도에 있어서 멀티플렉서 230에서 출력되는 부호장 M에서의 홀수비트들은 배타적 논리합연산기 270a-1, 270a-2, 270a-3에 의해 배타적 논리합연산(XOR)이 행해진다. 따라서 DSV__ODD 270a에서의 출력값 Modd은 다음과 같다.

Modd = Mbit1 .XOR. Mbit3 .XOR. Mbit5 .XOR. Mbit7 .XOR. Mbit9

제5도에 DSV_EVEN연산기의 상세한 구성을 보인다.

제5도에 있어서 멀티플렉서 230에서 출력되는 부호장 M에서의 짝수비트들은 배타적 논리합연산기 270c-1, 270c-2, 270c-3에 의해 배타적 논리합연산(XOR)이 행해진다. 따라서 DSV_ODD 270a에서의 출력값 Meven은 다음과 같다.

Meven = Mbit2 .XOR. Mbit4 .XOR. Mbit6 .XOR. Mbit8 .XOR. (M-1)bit10

따라서 직렬/병렬변환기 240에 입력되는 부호장 'M'는 다음과 같다.

M' = Mbit1-9+M'bit10

여기서 M'bit10 = (Modd .AND. (M-1)even) .XOR. Mbit10 병렬/직렬변환기 250에서의 병렬데이타 입력 및 직렬데이타 출력의 타이밍을 제어하기 위한 로드신호발생기 300에서의 로드신호 LOAD가 제공된다.

본 발명에 의한 변조장치에 의해 디지탈 VTR의 고밀도기록에 있어서 기록주파수에 포함되는 DC 및 저주파 성분을 최대한 억제할 수 있게 되며 또한 입력되는 정보장에 실시간 대응하여 부호장을 출력하는 변조장치를 구현할 수 있다.

Claims

영상정보를 갖는 디지탈 신호를 에러정정 인코딩부를 통해 부호한 후 상기 부호화 데이타를 변조하여 기록용 헤드를 통해 테이프에 기록하는 디지탈 VTR에 있어서, 8/10 변환테이블을 저장하고 상기 에러정정 인코딩부에서의 8비트 디지탈 데이타를 어드레스로 하여 대응하는 위치의 10비트 변조데이타를 출력하는 기억수단과; 복수개의 변조데이타에 삽입되어 동기 위치를 표시하기 위한 동기패턴을 발생하는 동기패턴발생부와; 동기신호발생부와; 상기 동기신호에 의해 기억수단에서의 데이타와 동기패턴 발생부에서의 데이타를 절환하기 위한 절환수단과; 상기 절환수단에서 출력되는 10비트 데이타를 로드하여 직렬변환하여 출력하는 변환수단과; 클럭발생부와; 상기 클럭발생부에서의 제1클럭신호를 10분주하여 상기 기억수단과 변환수단에 소요되는 제2클럭신호를 공급하는 수단과; 상기 제1클럭과 제2클럭신호를 논리조합하여 상기 변환수단에 소요되는 로드신호를 발생하는 수단을 포함하는 것을 특징으로 하는 디지탈 VTR의 변조장치.
제1항에 있어서, 상기 절환수단에서 출력되는 병렬데이타의 MSB를 변환하여 상기 변환수단의 MSB로 공급하여 현재의 부호장과 전회의 부호장 사이의 DSV값을 균형되게 유지하도록 하는 MSB변환수단을 더 구비하는 것을 특징으로 하는 디지탈 VTR의 변조장치.
제2항에 있어서, 상기 MSB변환수단은 상기 절환수단에서 출력되는 병렬데이타의 기수비트에 대한 DSV를 연산하는 수단과; MSB를 제외한 우수비트에 대한 DSV를 연산하는 수단과; 상기 우수비트의 DSV값을 지연하는 수단과; 상기 기수비트에 대한 DSV값과 지연된 우수비트의 DSV값을 논리적 연산하는 수단과; 상기 논리적된 값과 MSB를 배타적 논리합하여 상기 변환수단에의 MSB로 공급함과 동시에 상기 우수비트의 DSV 연산수단의 일 입력으로써 공급하는 수단을 포함하는 것을 특징으로 하는 디지탈 VTR의 변조장치.
제3항에 있어서, 상기 기수비트의 DSV연산수단은 배타적 논리합회로로 구성되는 것을 특징으로 하는 디지탈 VTR의 변조장치.
제3항에 있어서, 상기 우수비트의 DSV연산수단은 배타적 논리합회로로 구성되는 것을 특징으로 하는 디지탈 VTR의 변조장치.
제1항에 있어서, 상기 에러정정 인코딩부와 기억수단 사이에 설치되는 제1랫치와; 상기 기억수단과 상기 절환수단 사이에 설치되는 제2랫치를 더 구비하는 것을 특징으로 하는 디지탈 VTR의 변조장치.
제1항에 있어서, 상기 변환수단에서 출력되는 직렬데이타를 NRZI변환하는 수단을 더 구비하는 것을 특징으로 하는 디지탈 VTR의 변조장치.