KR0162652B1 - 이산화규소 막 증착 방법 및 그 제품 - Google Patents

이산화규소 막 증착 방법 및 그 제품 Download PDF

Info

Publication number
KR0162652B1
KR0162652B1 KR1019900009287A KR900009287A KR0162652B1 KR 0162652 B1 KR0162652 B1 KR 0162652B1 KR 1019900009287 A KR1019900009287 A KR 1019900009287A KR 900009287 A KR900009287 A KR 900009287A KR 0162652 B1 KR0162652 B1 KR 0162652B1
Authority
KR
South Korea
Prior art keywords
silicon
compound
source compound
silicate
silicon dioxide
Prior art date
Application number
KR1019900009287A
Other languages
English (en)
Other versions
KR910001888A (ko
Inventor
마하윌리 이마드
Original Assignee
쓰 꼴
와트킨스-존슨 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰 꼴, 와트킨스-존슨 캄파니 filed Critical 쓰 꼴
Publication of KR910001888A publication Critical patent/KR910001888A/ko
Application granted granted Critical
Publication of KR0162652B1 publication Critical patent/KR0162652B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

이산화규소막 증착 방법 및 그 제품
제1도는 선행 기술에 의해 실리케이트 공급원 화합물, 전형적으로는 TEOS만에 대해서 제안 또는 기대되는 친핵성 분해 메카니즘의 부분 개략도 및 부분 선도.
제2도는 선행 기술에 의해 TEOS 만을 사용하여 기하학적 스텝 디바이스 상에서 성취된 정합 스텝 피복도를 당해 시스템에 대한 여러가지 결점과 함께 예시한 개략도.
제3도는 본 발명에 따른 혼성 동력학적 유전성 증착 공정(hybrid kinetic dielectric deposition process)의 개략도로서, 본 발명에 의해 기하학적 스텝 디바이스 상에서 성취된 정합 스텝 피복도와, 증착 공정에서 규소 공급원 화합물과 실리케이트 공급원 화합물을 혼합 사용하여 성취된 장점을 예시하고 있다.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 증기상
14 : 피복도
본 발명은 경질의 보호막으로서 이산화규소를 증착시키는 화학 증착 방법 및 이 방법에 의한 제품, 더욱 구체적으로는 규소 웨이퍼와 같은 특정 기판 상에 이산화규소를 막으로서 증착시키는 방법 및 이 방법에 의한 제품에 관한 것이다.
선행 기술에서 화학 증착법(CVD)은 특정 기판 상에 이산화규소와 같은 물질을 증착시켜 막을 형성시키기 위해 오랜동안 사용되어 왔다. 이와 같은 증착 방법이 적용된 가장 일반적인 것 중의 한 가지는 다양한 고상 디바이스의 가공에 유전층으로서 이산화규소막을 형성시키는 것이다.
이산화규소막은 전형적으로 규소 웨이퍼와 같은 기판 상에서 규소의 고온 직접 표면 산화에 의해 성장된다. 그러나, 본 발명은 CVD 반응기 내에서 증기상의 규소 함유 화합물의 산화를 이용하는 화학 증착법에 의해 기판 또는 규소 표면상에 이산화규소를 증착시키는 방법과 더욱 밀접한 관련이 있다.
이와 같은 반응기 및 일반 방법은 여러가지 참고 문헌에 기재되어 있다. 대표적인 참고 문헌을 인용하기 보다는 CVD 반응기 및 증착 방법 양자 모두에 대해 일반적으로 고려할 사항 또는 변수를 다음에 간단하게 논의하고자 한다.
CVD 증착은 다양한 반응기 중에서 행할 수 있으며, 이 반응기들은 공통적으로 웨이퍼 또는 기판이 증착 공정의 핵심인 증기상과 접촉되도록 놓여지는 밀폐된 챔버를 형성하는 것으로 특징된다. 이러한 반응기에는 챔버내의 온도와 압력을 조절하기 위한 수단이 장착되어 있다. 또한, 이러한 반응기는, 예컨대 증착 기술의 플라스마 향상이 필요한 경우에 반응물을 증기상으로 분해시키기 위한 전기적 방전 수단과 같은 추가의 장치를 임의로 포함할 수 있다.
이러한 반응기 내에서 일어나는 공정은 일반적으로 규소를 제공하는 반응물 또는 증착 성분 및 산소를 공급하는 산화제 또는 산화가스를 도입시켜 이산화규소막을 형성시키는 것을 포함한다.
이와 관련하여 사용될 수 있는 가장 일반적인 산화 또는 증착 방법은 반응물 또는 규소 공급원으로서 실란 가스를, 산화제로서 산소 가스를 포함한다. 이 방법은 또한 일반적으로 약 300 내지 500℃의 온도, 전형적으로는 비교적 저압 조건, 예를 들면 5토르 미만에서 행한다.
비교적 고밀도 및 내에칭성(etch resistance)인 이산화규소막을 얻기 위해 실란 가스의 산화를 사용할 수 있음이 밝혀져 있으나, 이 방법은 평균 기하학적 스텝 디바이스에서 조차도 증착막의 정합성(conformality)에 있어서 심각한 제한이 따르는 문제가 있음이 밝혀졌다. 이와 관련하여, 본 발명에 의해 기대되는 디바이스는 미크론 규모의 기판 특성을 가지는 것이 통상적으로 바람직하다. 어째든, 실란 산화법은 이러한 평균 기하학적 스텝에 이산화규소막의 증착에 있어서 약 70%의 디바이스 스텝 정합성이 얻어지는 것으로 밝혀졌다.
더욱 최근에 개발된 방법은 상기와 같은 문제점을 극복하기 위해 더욱 복잡한 규소 함유 화합물을 분해 및 산화시키는 방법을 포함하고 있다. 더욱 구체적으로는, 이러한 방법은 모노-, 디-, 트리- 및 테트라 형태의 실리케이트를 산화 및 분해시키는 것을 포함한다. 이와 같은 화합물의 한 예로서는 테트라에틸오르토 실리케이트 (TEOS)가 있으며, 이것은 또한 테트라알콕시오르토 실리케이트라고 불릴 수 있는 보다 넓은 물질 군 중에서 대표적인 것이다.
실란
Figure kpo00002
같은 규소 함유 가스 및 TEOS와 같은 실레케이트 화합물은 모두 그 대신에 각종 변형물 또는 균등물이 사용될 수 있다. 실란 가스와 같은 규소 함유 화합물은 일반적으로 화합물 중의 규소에 직접 결합된 산소가 없는 것이 특징이다. 상기한 바와 같은 다른 실란 가스 이외에, 다른 규소 함유 화합물로는 사염화규소 및 유기 규소 화합물이 있다. 유기 규소 화합물은 규소 화합물내에 알킬기, 시클릭기 또는 모노-, 디-, 트리- 및 테트라 형태의 다른 유기 성분을 함유할 수 있다.
이와 동시에, 테트라에틸시클로테트라실록산 (통상 TOMCATS로 칭함)과 같은 시클릭 유기 실리케이트 화합물을 포함하는 다른 실리케이트가 또한 유용한 것으로 밝혀졌다.
상기와 같은 실리케이트 화합물은 전형적으로 정상 조건하에서 액상이며, CVD 반응기 내에서 증발된다. 상기와 같은 화합물에 대한 증착 반응은 상기한 바와 같은 저압에서, 그러나 비교적 고온, 전형적으로는 650 내지 750℃의 온도에 행한다.
상기와 같은 실리케이트 화합물로부터 이산화규소막을 증착시키는 방법은, 디바이스 스텝에 대한 증착 막의 정합성을 92%까지, 전형적으로는 82 내지 92%로 대폭 개선시키는 것으로 밝혀졌다.
증착 온도를 낮추기 위해서, 실란과 같은 규소 화합물 및 상기 열거한 실리케이트 화합물로부터의 규소를 증착시키는 두가지 방법과 병용해서 다른 기술을 사용하였다. 예를 들면, 증기상에 있어서의 반응성 증가는 일반적으로 산화제 또는 산화 가스 중의 산소와 함께 오존을 도입시킴으로써 달성되었다. 상기한 바와 같이 플라스마 향상을 사용함으로써 유사한 결과를 얻었다. 그러나, 실리케이트 화합물은 상기한 바와 같이 정합성을 개선시킨 반면에, 다른 막 특성, 구체적으로는 표준 에칭 속도로 나타낸 막 밀도 및 경도를 저하시키는 원인이 된다.
어째든 상기 논의는 선행 기술, 구체적으로 이산화규소가 증착된 다양한 막 특성에서 자주 접하게 되는 트레드오프 (tradeoff)를 예시하기 위해 기재한 것이다.
CVD 기술에 의해 증착된 이산화규소막에 있어서, 향상된 막 특성의 조합을 성취하기 위한 처리 기술의 개선과 이 개선된 방법에 의한 제품에 대한 필요성이 여전히 존재하고 있다. 따라서, 본 발명의 목적은 상기와 같이 개선된 방법 및 그 제품을 제공하는데 있다.
본 발명의 다른 목적은 CVD 반응기내에서 증기상의 산화제와 상호작용시키기 위한 2종의 상이한 증착 화합물 또는 반응 화합물의 배합물을 도입시킴으로써 이산화규소막의 특성 개선이 달성되는 개선된 방법 및 그 제품을 제공하는 것이다. 더욱 구체적으로는, 본 발명은 산소와 직접 결합된 규소가 없는 것이 특징인 규소 공급원 화합물로 불리우는 제1 증착 화합물 또는 반응물에 관한 것이다. 다른 증착 화합물 또는 반응 화합물은 실리케이트 공급원 화합물로 불리우며, 규소 핵에 직접 결합된 산소를 적어도 1개 가짐을 특징으로 한다.
상기 선행 기술에 대한 논의를 참고로 해서, 전형적인 규소 공급원 화합물은 사수소화규소)와 같은 실란 가스이며, 보다 넓게는 다음 식(a)로 표시되는 것들이다.
Figure kpo00003
상기 식에서, X₁ 내지 X₄는 규소 핵에 인접한 산소가 없는 기이다.
유사하게는, 실리케이트 공급원 화합물은 상기 논의한 선행 기술의 실리케이트 화합물에 해당하며, 일반적으로 다음 식(b)로 표시되는 것들이다.
Figure kpo00004
상기 식에서, Y₁ 내지 Y₄중 적어도 1개는 규소에 결합된 산소를 함유하는 기이다. 상기 화합물에서, X 및 Y 치환체는 수소 또는 더욱 복잡한 기일 수 있다.
바람직하기로는, 증착 화합물은 규소 공급원 화합물 및 상기와 같은 실리케이트 공급원 화합물을 각각 약 5 내지 95 중량부, 더욱 바람직하기로는 약 10 내지 90 중량부 함유한다.
상기 설명한 범위 내에서 이산화규소막의 경도 또는 밀도 및 적합성과 같은 바람직한 막 특성의 조합을 성취하기 위해서 규소 공급원 화합물 대 실리케이트 공급원 화합물의 비율을 다르게 선택할 수 있다.
본 발명의 또 다른 목적은 규소 공급원 화합물 및 실리케이트 공급원 화합물을 모두 함유하는 혼합 증착 화합물을 넓은 범위의 온도 및 압력 조건하의 CVD 반응 중에 사용하는 방법 및 그 제품을 제공하는 것이다. 예를 들면, 본 발명의 CVD 반응은 저압 조건, 전형적으로는 5토르 미만 및 1기압, 더욱 구체적으로는 0.9 기압 정도의 보다 높은 압력에서 행할 수 있다. 그러나, 전형적인 고압 반응은 본 발명에 따라 약 1기압에서 행할 수 있다.
유사하게는, 본 발명은 또한 넓은 범위의 온도 조건하에서 행할 수 있다. 일반적으로, 본 발명의 CVD 반응은 적어도 약 300℃의 온도에서 행한다. 따라서, 단일 반응물로서 실란을 사용하는 경우 본 발명의 반응은 약 300 내지 500℃의 온도에서 행할 수 있다. 그러나, 본 발명의 CVD 반응은 상기 논의한 바와 같이 실리케이트에 대해 650 내지 750℃ 범위를 포함하는 고온 및 심지어는 1000℃ 이상의 고온에서도 행할 수 있다.
더욱이, 본 발명의 CVD 반응은 1가지 이상의 기술을 사용하여 막 증착을 향상시킬 수 있다. 예를 들면, 산화제로서 오존을 산소와 혼합 사용할 수 있다. 유사하게, 필요에 따라 본 발명의 특정 적용을 위한 CVD 반응기 내에 플라스마 증강을 이용할 수 있다.
상기한 바와 같이 두 부분의 증착 화합물을 더욱 구체적으로 동정하기 위해서, 규소 공급원 화합물은 실란, 유기 규소 및 사염화규소와 같은 할로겐화 화합물 등으로 구성되는 군으로부터 선택되는 것이 바람직하다. 또한, 실리케이트 공급원 화합물은 모노-, 디-, 트리- 및 테트라 형태의 알콕시실리케이트 및 상기한 것과 같은 알콕시시클릭실리케이트 및 다음에 더욱 상세히 기재하는 다른 화합물로 구성되는 군으로부터 선택되는 것이 바람직하다. 본 발명의 또 다른 목적은 디바이스 기판 상에 증착시키기 위해 증기상의 산화제와 상호작용 하기에 적합한 규소 공급원 화합물 및 실리케이트 공급원 화합물을 모두 함유하는 반응물을 사용하여 디바이스 기판상에 이산화규소막을 형성하는 상기한 형태의 CVD 반응의 생성물로서 기하학적 규소 디바이스를 제공하는 것이며, 상기 디바이스는 규소 기판 및 이산화규소막으로 되며, 이 막은 약 0.05 - 3 x 109, 바람직하기로는 0.05 - 0.5 x 109의 인장 응력, 약 1000-2000Å/분, 바람직하기로는 1000-1500 Å/분의 에칭 속도, 약 80 내지 95%, 바람직하기로는 82 내지 92%의 스텝 피복도 및 도우펀트 수용 능력을 나타낸다. 다른 막특성은 또한 본 발명에 따라 다양한 정도로, 그리고 디바이스에 기대되는 구체적인 적용에 따라 성취될 수 있다. 더욱이, 디바이스 상의 이산화규소막 특성은 본 발명에 따라서 변할 수 있으며, 특히 상기한 바와 같이 규소 공급원 화합물 및 실리케이트 공급원 화합물의 비율을 변화시킴으로써 얻을 수 있다.
본 발명의 다른 목적 및 잇점은 첨부하는 도면을 참고로 하여 이하 설명에서 좀 더 명확해질 것이다.
전체적으로 도면을 참조하면서, 단지 실란과 같은 규소 공급원 화합물만을 함유하는 선행 기술의 증착 방법은 예시하지 않았다. 실란은 막 밀도 및 경도와 같은 우수한 특성을 가지는 이산화규소막을 증착시키기 위해 사용될 수 있음은 공지된 사실이다. 그러나, 실란만으로는 높은 등급의 정합성을 개발하는데는 적합하지 못함이 밝혀졌다.
이와 같은 이유로 해서, 약 82 내지 92%의 우수한 수준의 정합성을 얻기 위해 TEOS와 같은 실레케이트 공급원 화합물 및 상기한 바와 같은 균등물을 사용하는 다른 선행 기술의 방법이 개발되었으나, 특히 300 내지 500℃에서 증착시킬 경우 상기한 막 밀도 및 경도와 같은 관련 막특성에 문제가 있다.
실리케이트 공급원 화합물을 사용하고자 하는 바램은 1미크론, 심지어는 그 이하로 디바이스 라인의 기하학적 수축을 저하시키는 반도체 디바이스 기술의 발전에 특히 중요하게 되었다.
이러한 이유 때문에, 규소 공급 화합물을 포함하는 증착 기술은 TEOS와 같은 실리케이트 공급원 화합물로부터 이산화규소 막을 효과적으로 증착시키려는 시도에 있어서 플라스마 증강과 같은 기술을 추가로 사용하고 산화제 중에 오존을 도입시킴으로써 발전되었다. 플라스마 증강 및 오존과의 이러한 반응은 비교적 저온, 전형적으로는 약 400℃에서 일어났다.
제1도 및 제2도는 실리케이트 공급원 화합물만을 사용하여 증착시키는 넓은 범위의 선행 기술을 예시한 것이다. 제1도를 참고하면서, 실리케이트 기판(10)은 주변 압력하에서 물로 수화된 전형적인 형태를 예시한 것이다. 제1도는 또한 기판(10)에 전체적으로 인접한 증기상(12)의 선행 기술의 실리케이트 공급원 화합물 자체만을 예시한 것이다. 물론, 기판(10) 및 증기상 (12)는 조절된 압력 조건을 유지하기 위해서 상기 형태의 적합한 CVD 반응기 내에서 형성되거나 조정됨을 알아야 한다.
단일 실리케이트 공급원 화합물로부터 실제적으로 증착시키는 방법은 (14)에 전체적으로 나타낸 바와 같이 양호한 정합 스텝 피복도가 성취된 제2도에 좀 더 자세히 나타내었다. 그러나, 제2도는 또한 TEOS와 같은 단일 실리케이트 공급원 화합물을 포함하는 선행 기술에 관련된 결점을 예시하고 있다. 이러한 결점들은 제2도에 그래프로 열거하였고, 막 신뢰도, 또는 더욱 구체적으로 -CH, -SiOH, -ROH 등과 같은 바람직하지 못한 기의 포함으로 인한 막의 비신뢰도와 같은 결점이 있다. 더우기, 상기와 같은 선행 기술은 디바이스의 적절한 전기적 기능을 방해하는 수축으로 인하여 바람직하지 못한 막밀도가 얻어지는 단점이 있다.
상기한 바와 같은 선행 증착 기술에서 문제가 되는 다른 막특성에는 파괴 전압 및 유전 상수, 더욱 구체적으로는 본 발명과 관련하여 아래에서 상세히 논의될 막 응력 및 에칭 속도가 포함된다.
선행 기술을 근거로 논의한 이러한 배경에 터잡아, 본 발명은 대폭 향상된 이산화규소막 특성이 이 공정의 증기상 규소 공급원 화합물 및 실리케이트 공급원 화합물을 병용함으로써 성취되는 증착 또는 CVD법 및 이 방법에 의한 제품을 제공한다. 요약하여 말하자면, 좀더 상세한 설명에 앞서 본 발명은 TEOS와 같은 실리케이트 공급원 화합물을 실란, 또는 더욱 구체적으로는 사수소화규소와 같은 규소 공급원 화합물 존재하에 비교적 저온, 예를 들면 400℃에서 산화시키는 신규한 화학 공정을 제공하는 것이다. 이 요약 설명에서, TEOS 및 실란은 많은 실리케이트 공급원 화합물 및 규소 공급원 화합물중의 대표적인 것이다.
이 반응은 제3도에 예시되어 있으며, 제3도에는 전체적으로 (1), (2), (3), (4), (5)로 나타낸 혼성 동력학적 공정 도식의 그래프도를 제공한다. 이 동력학적 공정 도식은 규소 공급원 화합물 및 실리케이트 공급원 화합물로부터 혼합 증착시키는 본 발명의 잇점을 설명할 수 있는 시도로서 제3도에 표 형태로 나타냈다. 일반적으로, 본 발명은 제3도를 참조하여 후술하는 바와 같이 특정 이론이나 논의로 제한하고자 하는 것은 아니다. 그 보다는 오히려 이러한 이론적인 고찰은 단지 가설 형태로 본 발명을 좀 더 완전히 이해할 수 있도록 하기 위해 제공되는 것이다.
어째든, 본 발명의 동력학적 공정을 행하는 동안 제3도 중에 상대적으로 높은 반응성 실란이 존재하면 TEOS 반응을 촉진시키는 접착 자리를 제공한다는 것이 이론화되어 있다.
이상을 조합하면, 증기상의 실란 대 TEOS의 비율은 막의 품질 및 반도체 디바이스 구조 또는 기판(10') 상의 막 스텝 피복도를 좀 더 조정하기 위해 변화될 수 있다. 낮은 에칭 속도 및 고밀도를 가지는 최적의 막 품질 및 최적의 스텝 피복 정합성을 가지는 테일러드(tailored) 응력은 실란 대 TEOS의 비율 및 실란/실리케이트 공급원 화합물의 증착 혼합물에 대한 산화제의 비율을 조정함으로써 성취될 수 있다.
바로 앞에서 간단히 요약한 바와 같이, 본 발명은 이하에서 더욱 상세히 기술하며, 이어 표 A에서 논의하고자 한다. 표 A는 본 발명의 영역 내에서 가능한 실시 범위를 제공하면서 본 발명과 선행 기술을 더 비교한 것이다.
먼저, 본 발명은 본 발명의 목적에 대해 정의한 바와 같이 규소 공급원 화합물 및 실리케이트 공급원 화합물을 모두 사용하여 혼합 증착시키는 방법 또는 반응 성분에 관한 것이다. 일반적으로 실란은 식
Figure kpo00005
로 특징지워지며, 더욱 구체적으로 바람직한 규소 공급원 화합물은 실란 또는 사수소화규소이다.
이와 관련하여, 실란 또는 사수소화규소는 적어도 상기한 바와 같은 선택적인 막특성면에서 유전성 막 또는 이산화규소막 형성을 위한 우수한 공급원이다. 본 발명에서 또 다른 규소 공급원 화합물은 여러가지 유기 치환체기를 가지는 모노-, 디-, 트리- 또는 테트라 형태의 규소 화합물일 수 있는 유기 화합물이다. 이에 관하여, 본 발명에 있어서 규소 공급원 화합물을 형성하는 유기 규소 화합물은 일반적으로 TEOS 및 TOMCATS 화합물 및 규소 핵에 결합된 산소가 없음을 제외하고는 상기 화합물에 대응하는 일반적인 화합물과 유사하다. 즉, 본 발명에 대한 규소 공급원 화합물을 형성하는 유기 규소은 적어도 규소 핵에 직접 결합된 산소를 포함하지 않는다는 것이 중요하다.
따라서, 상기한 바와 같이, 규소 공급원 화합물은 다음 식(a)
Figure kpo00006
(상기 식에서, X1-X4는 적어도 규소 핵에 직접 결합된 산소를 함유하지 않는 기이며, -H, -Cl 및 (또는) 알킬, 시클릭 화합물 및 다른 유기 형태의 조합일 수 있음)을 가짐을 특징으로 한다. 그러나, 본 발명에서 바람직한 것은 유기 규소, 더욱 바람직하기로는 넓은 의미의 실란 및 더 더욱 바람직하기로는 실란 또는 사수소화규소이다.
상기한 바와 같이, TEOS 및 TOMCATS가 대표적인 실리케이트 공급원 화합물은 다음 식
Figure kpo00007
(상기 식에서 Y1-Y4치환체 중의 적어도 1개는 규소 핵에 결합된 산소 및 선형, 분지쇄 또는 시클릭 형태일 수 있는 유기 화합물을 함유함)이 바람직하다. 본 발명에 바람직한 것은 상기한 TEOS 및 TOMCATS 화합물 및 이들의 균등물이다.
실란은 가스인 반면에 실리케이트 공급원 화합물은 증기상(12)으로 도입되기 전에 증기화되는 액상이다. TEOS 및 그 균등물의 구조는 1981년 8월 4일에 공개된 테이코틀로이 (Teicotloy)등의 미합중국 특허 제4,282,268호에 기재되어 있다. TOMCATS 화합물 및 그 균등물은 더욱 최근에 개발되었지만, 역시 당업계에 공지되어 있다. 일반적으로 상기 TOMCATS 화합물은 화학적으로 C4H16Si4O4로 동정되었다.
본 발명에 의해 기재되고 제3도를 참고하여 상기 논의한 반응은 매우 복잡하다. 따라서, 본 설명은 본 발명의 견지에서 이러한 반응에 대한 제한 설명을 제공하기 위한 것이 아니라 본 발명에 의해 가능하게 된 혼성 동력학적 증착 기술을 단지 가설화하기 위한 것이라는 것을 알아야 한다. 전체적인 관점에서, 증기상에서 발생하는 규소 공급원 화합물 (실란 또는 그 균등물) 및 실리케이트 공급원 화합물 (TEOS 또는 그 균등물) + 열 및 오존 존재 또는 오존 부재하의 산소와 같은 산화제는 이산화규소막의 증착 + -ROH, SiOH를 함유하는 기 및 다른 생성물을 초래한다.
증착 반응을 실행함에 있어서, 기판 표면에 또는 그의 인접한 곳에 원소 규소 (4가 규소) 산화제로서 또는 오존을 제공하여 원하는 SiO2막을 형성할 수 있도록 해 주는 것이 필오하다. 막이 형성되는 동안 라디칼 치환기가 SiO2막을 형성하기 위한 규소와 산소의 반응에 끼어들어가서 이 반응을 방해하는 것을 방지하기 위하여 규소 핵으로부터 모든 라디칼 치환기를 제거하는 것이 가장 중요하다.
SiO2의 형성은 증기상 (바람직하지 못하게 과부하된 (overloaded) 반응기에서 발생할 수 있다)에서 보다는 기판 표면에서 반드시 이루어져야 한다. 증기상에서 형성되고, 이어서 기판 상에 증착되는 이산화규소 입자는 전기적으로 디바이스를 망치는 경향이 있다.
실란 ( 및 다른 규소 공급원 화합물)은 웨이퍼 근처에서 열을 가하면 신속히 해리되어 막 형성에 필요한 규소 원소를 형성한다. 실란은 전체적으로 초기에 신속히 실란기, -SiH2로 해리되며, 이 실란기는 실란보다 산소에 대해 더 큰 친화력을 가지며, 매우 신속하게 산화되어 기판 표면에 이산화규소를 형성한다.
TEOS 또는 TOMCATS와 같은 실리케이트 공급원 화합물에 있어서, 이산화규소으로 산화되기에 적합한 원소 규소를 형성하기 위한 이 화합물들의 라디칼기들의 해리 반응은 매우 서서히 일어나고, 온도가 600 내지 700℃를 초과하지 않는 한 이 반응만으로는 불량한 막 밀도 및 상기한 바와 같은 다른 막 특성 결과가 얻어진다.
본 발명 내에서, 실란 또는 규소 공급원 화합물에 의한 이산화규소의 형성은 2가지 기능, 즉 (1) 개선된 막 특성과 함께 실리케이트 공급원 화합물로부터 이산화규소의 증착을 향상시키고, (2) 그 자체에서 막을 조밀화시키고 다른 바람직한 막 특성을 제공하는 기능을 하는 것으로 믿어진다.
또한, 발생하는 TEOS와 같은 실리케이트 공급원 화합물만을 사용했을 때 직면하게 되는 문제점은 기판 표면 상에서 SiO2증착을 촉진시키기 위해 충분히 이용 가능하지 못하다는 점에서 야기되는 것이 이론화되어 있다. 실란 및 이들의 균등물과 같은 규소 공급원 화합물은 TEOS 및 다른 실리케이트 공급원 화합물로부터 SiO2증착을 향상시키는 성장 막을 통해서 필요한 증착 자리를 제공함으로써 상기 문제점을 극복하는 것으로 믿어진다. 다라서, 본 발명의 혼성 공정은 막 밀도를 개선시키고 동시에 공정의 동력학을 바람직한 방식으로 변화시키면서 실리케이트 공급원 화합물의 산화제와의 반응을 가속화시킨다.
TEOS 또는 그의 균등물과 같은 실리케이트 공급원 화합물은 본 발명에 따라서 규소 공급원 화합물과 함께 실리케이트 공급원 화합물의 스텝 피복도 또는 정합성의 바람직한 조합을 성취하며, 막응력, 막 밀도 등과 같은 다른 바람직한 막특성을 성취하면서 바람직한 스텝 피복도 또는 정합성을 유지함을 알 수 있다.
상기와 같은 반응에 대한 일반 반응 동력학은 당업계에 숙련된 사람조차도 완전히 이해할 수 없다. 따라서, 본 발명에 대한 혼성 동력학의 기재 내용은 주로 가설로서 설명했으며, 단지 본 발명을 제한함이 없이 좀 더 이해하는데 쉽도록 하기 위함이다.
산화제는 필요한 특정 막 특성에 따라 변화시킬 수 있다. 일반적으로, 산화제는 오존과 함께 또는 오존이 없는 산소이다. 산소는 실란과 같은 규소 공급원 화합물과 함께 심지어는 약 400℃의 저온에서 산화제로서 작용한다. 그러나, 산소는 TEOS 등과 같은 실리케이트 공급원 화합물과는 300 내지 400℃에서 매우 서서히 반응한다. 따라서, 오존의 큰 산화력을 이용하기 위해 산소 중에 4내지 5%의 오존을 혼합시킴으로써 반응을 가속화시킬 수 있다.
규소 공급원 화합물 및 실리케이트 공급원 화합물 모두를 함유하는 증착 화합물은 반응물을 산화제와 함께 증기상으로 도입시키기 위해 질소, 아르곤 또는 헬륨과 같은 바람직한 불활성 가스 담체와 혼합시킬 수 있다. 규소 공급원 화합물 및 실리케이트 공급원 화합물을 함유하는 증착 화합물은 초기에 혼합하거나 또는 증기상으로 도입시키기 전에 증기화시킬 수 있다. 그러나, 다양한 기술을 이용하여 여러가지 성분을 CVD 반응기 중에 도입시킬 수 있음을 알아야 한다.
이상에서 논의한 것은 상기 특정 화합물 및 온도, 압력, 구체적으로는 규소 공급원 화합물 대 실리케이트 공급원 화합물의 비율 및 이들 화합물 대 산화제의 비율을 포함한 다른 조작 변수를 사용하여 실시 가능한 실시예의 수가 거의 무한대임을 예시하기 위한 것이다.
상기 성분 및 조작 변수는 이산화규소에 대한 바람직한 막 특성에 의존하여 선택된다. 특정 막 특성의 구체적인 사항은 제2도 및 제3도를 참고하여 상기에서 논의하였다. 이와 관련하여, 막 신뢰도는 기판 또는 디바이스, 예를 들면 파괴 전압, 유전 상수 등의 전기적 성능에 관련이 있다. 이러한 바람직한 특성은 증착된 막 중에 -SiOH, -SiR, 탄소 등과 같은 바람직하지 못한 화합물이 존해함으로써 감소된다. 파괴 전압 및 유전 상수와 같은 바람직한 전기적 특성은 순수한 이산화규소막에 의해 성취되며, 적당한 경시 안정성이 아울러 제공된다.
높은 막 밀도 및 낮은 막 수축 비율은 상기한 바와 같이 막 중에 최대의 밀도를 바람직하게 유지하는 것과 관계가 있다. 상기 불순물은 바람직하지 못하게도 막 밀도를 감소시키는 경향이 있다.
막 응력 및 에칭 속도는 구체적으로 막 품질에 대한 유효한 척도이다. 이러한 특성은 다음 표A와 관련하여 좀더 설명할 것이다. 일반적으로, 막 응력은 다인/cm2로 정의되며, 인장 응력 및(또는) 압축 응력이다. 막 응력은 바람직하기로는 약 5-7 x 108내지 1 x 109수준으로 감소된다. 높은 수준의 막 응력은 보통 막 크래킹 및 바람직하지 못한 불연속성을 초래한다. 이러한 사실은 크래킹 등의 결과가 나타나는 바람직하지 못한 응력하에 있는 막으로서 특징 지워진다. 물론 크래킹이 없이 이산화규소 막을 1, 2 또는 3 미크론 이상의 두께로 증착시키는 것이 바람직하다.
상기한 바와 같이, 실란만으로도 막 응력을 최소화시키고 바람직하지 못한 크래킹을 방지할 수 있음이 밝혀졌다. 이와는 반대로, TEOS 및 그의 동등물과 같은 실리케이트 공급원 화합물은 구체적으로 오존의 존재 중에서 크래킹된 막을 형성하는 것으로 공지되어 있다. 따라서, 본 발명에 따라 규소 공급원 화합물 및 실리케이트 공급원 화합물의 유익한 조합으로 막 응력을 조절하고 크래킹을 제거하는 동시에 상기한 바와 같은 매우 향상된 단계 피복도를 성취할 수 있음이 밝혀졌다.
'정합성 및 스텝 피복도는 기판 스텝의 상이한 기하학적 표면상의 막 형성을 의미한다. 이 특성은 구체적으로는 1미크론 만큼의 얇은 이산화규소 막이 형성되는 곳에서 중요하다.
상기한 바와 같이, 넓은 범위의 성분 비율 및 조작 변수는 다양한 수치, 구체적으로는 막 특성이 특정 목적을 성취할 수 있도록 다양한 최종 용도 적용을 커버하기 위해 본 발명에 고려된다. 예를 들면, 하나의 적용은 1500Å/분 만큼의 에칭 속도를 견딜 수 있어서 단지 소량의 실란 또는 규소 공급원 화합물이 향상된 정합성 등을 성취하기 위해서 다량의 실리케이트 공급원 화합물과 함께 사용될 필요가 있다.
다른 적용은 큰 기하학을 가질 수 있으며, 낮은 스텝 피복도를 견딜 수 있으며, 따라서 규소 공급원 화합물 대 실리케이트 공급원 화합물의 높은 비율이 향상된 밀도, 에칭 속도 등을 성취하기 위해서 바람직할 수 있다.
본 발명에 다양한 조작 변수 및 성분 선택은 하기 하는 표 A에 좀 더 예시할 것이다. 또한, 이 표는 당 업계에서 실시되던 여러가지 기술과 본 발명의 혼성 동력학적 증착 기술을 좀 더 구분하고 있다.
Figure kpo00008
표에 관한 주(註)
[반응물]
컬럼1은 정의한 바와같이 실란, 바람직하기로는 사수소화규소 또는 다른 규소 공급원 화합물을 포함한다.
컬럼2는 정의한 바와 같이 산화제로서 산소와 함께 TEOS 또는 TOMCATS 또는 다른 실리케이트 공급원 화합물을 포함한다.
컬럼3은 정의한 바와 같이 산화제로서 오존 및 산소의 혼합물과 함께 TEOS 또는 TOMCATS 또는 다른 실리케이트 공급원 화합물을 포함한다.
컬럼4는 정의한 바와 같이 플라스마 형태의 산화제로서 오존 및 산소의 혼합물과 함께 TEOS 또는 TOMCATS 또는 다른 실리케이트 공급원 화합물을 포함한다.
컬럼5는 정의한 바와 같이, 컬럼 1-3과 같이 단순한 증기 형태이거나 또는 컬럼 4에서와 같은 플라스마 형태의 산소 및 오존의 혼합물 또는 산소와 함께 실란 및 TEOS/TOMCATS 또는 다른 규소 공급원 화합물을 포함한다.
[압력]
저압은 일반적으로 약 5토르미만임.
고압은 약 1기압 정도가 바람직함.
[온도]
컬럼 1,3, 및 4에서, 전형적인 온도는 약 400℃ 임.
컬럼 2에서, 전형적인 온도는 약 700 ℃임.
컬럼 5에서, 전형적인 온도는 역시 약 400℃이지만, 최대로 700℃ 또는 심지어 1000℃ 이상까지 변할 수 있음.
[막 특성]
막 응력은 압축 및(또는) 인장력으로 cm 당 다인 (다인/cm )로서 정의됨.
에칭 속도는 분 당 옹스트롱(Å/분) 단위로서 물 중의 10% 수소화불소산 (HF)의 표준 산화물 에칭제에 정의함.
스텝 피복도는 백분률로 정의하며 정합성과 관련하여 상기 정의한 바와 같이 상이한 기하학적 표면의 피복도와 관계가 있음.
도핑(dopping)은 단지 붕소, 인 등과 같은 도핑제를 수용하는 막의 능력을 의미하며, 표 A에 나타낸 바로 부터 선행 기술과 같이 본 발명 또한 일반적으로 이와 같은 도핑이 가능 했음을 알 수 있음.
따라서, 표A는 컬럼 1-4에 나타낸 여러가지 선행 기술에 대한 공정 변수 및 막 특성을 설명한 것이다. 본 발명의 혼성 동력학적 증착 공정은 공정 변수 및 막 특성에 대해서 컬럼5에 나타냈다. 바람직한 막 특성의 넓은 변형이 상기 논의한 바와 같이 규소 공급원 화합물 대 실리케이트 공급원 화합물의 비율을 변화시킴으로써 성취될 수 있다.
표 A 및 컬럼 1-4의 선행 기술과 컬럼 5의 비교는 분명하게도 다음 사실 즉, 본 발명의 혼성 동력학적 증착 공정은 적어도 실란만으로 증착시킬 (컬럼 1참고) 경우 보통 나타나는 가장 바람직한 막 특성 및 개선된 정합성 또는 TEOS와 같은 실리케이트 공급원 화합물만을 사용한 경우 얻는 전형적인 스텝 피복도를 성취할 수 있음을 보여준다.
표 A에 설명한 막 특성은 본 발명의 방법에 의해 제조된 제품을 좀 더 나타낸 것이다. 이 제품은 바람직하기로는 기판상에 형성된 이산화규소 막을 가진 규소 웨이퍼와 같은 기판 형태이며, 표 A에 설명된 바와 같은 특성을 가진다.
따라서, 신규한 혼성 동력학적 증착 공정을 수행하고 독특한 특성을 가지는 상기 공정의 제품을 제조하기 위한 다양한 조작 변수 및 성분을 기재하였다. 상기 이외에 본 발명의 수많은 변형 및 개질이 당 업계에 숙련된 사람들에게 분명해질 것이다. 따라서, 본 발명의 영역은 단지 다음에 첨부하는 특허 청구의 법위에만 한정되지 않으며, 이 청구 범위 또한 본 발명의 실시예의 방법으로써 설명되었다.

Claims (27)

  1. 기판을 조절된 압력 조건 하의 밀폐된 챔버내에 배치시키는 단계, 증착 화합물 및 산화 화합물을 증기상으로 챔버내의 기판 주변에 도입시키는 단계, 상기 증착 화합물을 산소에 직접 결합하지 않은 규소를 갖는 규소 공급원 화합물 및 규소에 직접 결합된 산소를 한 개 이상 갖는 실리케이트 공급원 화합물을 각각 약 5 내지 약 95중량부 함유하도록 선택하는 단계, 및 기판 주변의 증기상 증착 화합물 및 산화 화합물을 열분해시켜 이산화규소막을 증착 및 형성시키는 단계를 포함하는 기하학적 기판 상에 이산화규소를 경질 보호막으로서 증착시키는 CVD 방법.
  2. 제1항에 있어서, 상기 규소 공급원 화합물 대 실리케이트 공급원 화합물의 비율이 추가로 이산화규소막의 경도 또는 밀도 및 정합성과 다른 막 특성이 바람직하게 조합되어 성취되도록 선택되는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 챔버 내 압력을 최대로 1기압까지 조절된 수준으로 유지하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 챔버내에 약 5 토르 미만의 낮은 압력 조건이 유지되는 것을 특징으로 하는 방법.
  5. 제3항에 있어서, 챔버내에 약 1기압 정도의 높은 압력 조건이 유지되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 규소 공급원 화합물이 다음 식(a)를 갖는 것이고, 상기 실리케이트 공급원 화합물이 다음 식(b)를 갖는 것임을 특징으로 하는 방법.
    Figure kpo00009
    상기 식에서, X1-X4는 이들이 결합하고 있는 규소에 인접한 산소가 없는 기이며, 치환체Y1-Y4중 한 개 이상은 규소에 인접한 산소를 함유하는 기이다.
  7. 제6항에 있어서, 상기 규소 공급원 화합물이 실란, 유기 규소, 규소 할로겐화물 및 이들의 혼합물로 구성되는 군으로부터 선택된 것임을 특징으로 하는 방법.
  8. 제6항에 있어서, 상기 실리케이트 공급원 화합물이 모노-, 디-, 트리- 및 데트라 형태의 알콕시실리케이트 및 알콕시시클릭- 실리케이트, 이들의 할로겐화물 유도체 및 이들의 혼합물로 구성되는 군으로부터 선택된 것임을 특징으로 하는 방법.
  9. 제6항에 있어서, 상기 실리케이트 공급원 화합물이 모노-, 디-, 트리-, 테트라 형태의 알콕시실리케이트 및 시클릭실리케이트, 이들의 할로겐화물 유도체 및 이들의 혼합물로 구성되는 군으로부터 선택된 것임을 특징으로 하는 방법.
  10. 제1항에 있어서, 상기 규소 공급원 화합물이 실란이고, 상기 실리케이트 공급원 화합물이 테트라알킬옥시오르토실리케이트 또는 테트라알콕시시클릭실리케이트인 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 상기 규소 공급원 화합물이 사수소화 규소이고, 상기 실리케이트 공급원 화합물이 테트라에톡시 오르토실리케이트 또는 테트라에틸시클로옥시오르토실리케이트인 것을 특징으로 하는 방법.
  12. 제11항의 방법에 의해 제조된 제품.
  13. 제10항의 방법에 의해 제조된 제품.
  14. 제6항의 방법에 의해 제조된 제품.
  15. 제2항의 방법에 의해 제조된 제품.
  16. 제1항의 방법에 의해 제조된 제품.
  17. 기판을 조절된 압력 조건 하의 밀폐된 챔버내에 배치시키는 단계, 증착 화합물 및 산화 화합물을 증기상으로 챔버내의 기판 주변에 도입시키는 단계, 상기 증착 화합물을 산소가 직접 결합하지 않은 규소를 갖는 규소 공급원 화합물 및 규소에 직접 결합된 산소를 한 개 이상 갖는 실리케이트 공급원 화합물을 각각 약 5 내지 약 95중량부 함유하도록 선택하는 단계, 및 기판 주변의 증기상 증착 화합물 및 산화 화합물을 열분해시켜 이산화규소막을 증착 및 형성시키는 단계를 포함하는, 표면 수화시킬 기하학적 규소 웨이퍼 상에 이산화규소를 경질 보호막으로서 증착시키는 CVD 방법.
  18. 제17항에 있어서, 상기 규소 공급원 화합물 대 실리케이트 공급원 화합물의 비율이 추가로 이산화규소막의 경도 또는 밀도 및 정합성과 다른 막 특성이 바람직하게 조합되어 성취되도록 선택되는 것을 특징으로 하는 방법.
  19. 제17항에 있어서, 상기 규소 공급원 화합물이 다음 식(a)를 갖는 것이고, 상기 실리케이트 공급원 화합물이 다음 식(b)를 갖는 것임을 특징으로 하는 방법.
    Figure kpo00010
    상기 식에서, X1-X4는 이들이 결합하고 있는 규소에 인접한 산소가 없는 기이며, 치환체Y1-Y4중 한 개 이상은 규소에 인접한 산소를 함유하는 기이다.
  20. 제19항의 방법에 의해 제조된 제품.
  21. 제18항의 방법에 의해 제조된 제품.
  22. 제17항의 방법에 의해 제조된 제품.
  23. 규소 기판, 및 약 0.05-3x109다인/cm2의 응력, 약 1000-2000 Å/분의 에칭 속도, 약 80-95%의 스텝 피복도(step coverage) 및 도우펀트 허용의 막 특성을 나타내는 이산화규소막을 포함하는, CVD 반응기에서 규소 공급원 화합물 및 실리케이트 공급원 화합물을 모두 포함하는 반응물과 산화 가스를 사용하여 형성시킨 이산화 규소막을 갖는 기하학적 규소 디바이스.
  24. 제23항에 있어서, 상기 응력이 약 0.05-0.5x109다인/cm2인 것을 특징으로 하는 디바이스.
  25. 제23항에 있어서, 상기 에칭 속도가 약 1000-500 Å/분인 것을 특징으로 하는 디바이스.
  26. 제23항에 있어서, 상기 스텝 피복도가 약 82-92%인 것을 특징으로 하는 디바이스.
  27. 제23항에 있어서, 상기 응력이 약 0.05-0.5x109다인/cm2이고, 상기 에칭 속도가 약 1000-1500 Å/분이고, 상기 스텝 피복도가 약 82-92%인 것을 특징으로 하는 디바이스.
KR1019900009287A 1989-06-22 1990-06-22 이산화규소 막 증착 방법 및 그 제품 KR0162652B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37033189A 1989-06-22 1989-06-22
US370,331 1989-06-22

Publications (2)

Publication Number Publication Date
KR910001888A KR910001888A (ko) 1991-01-31
KR0162652B1 true KR0162652B1 (ko) 1999-02-01

Family

ID=23459199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009287A KR0162652B1 (ko) 1989-06-22 1990-06-22 이산화규소 막 증착 방법 및 그 제품

Country Status (4)

Country Link
EP (1) EP0404101B1 (ko)
JP (1) JP2918300B2 (ko)
KR (1) KR0162652B1 (ko)
DE (1) DE69026756T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04152640A (ja) * 1990-10-17 1992-05-26 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置の作製方法
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
JPH07193004A (ja) * 1993-11-22 1995-07-28 Applied Materials Inc 半導体装置の薄膜形成方法
KR100288963B1 (ko) * 1999-11-05 2001-04-16 박영석 신선도 보존제
KR100435035B1 (ko) * 2001-08-03 2004-06-09 주식회사 삼각기계 근채류의 표면처리액
KR100915231B1 (ko) 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
US12112973B2 (en) 2020-10-23 2024-10-08 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing the same
CN114497199B (zh) * 2020-10-23 2024-05-17 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1240215A (en) * 1984-07-11 1988-08-09 Edwin A. Chandross Fabrication of devices with a silicon oxide region
CA1333146C (en) * 1987-04-10 1994-11-22 Andre Lagendijk Method of forming silicon dioxide glass films

Also Published As

Publication number Publication date
KR910001888A (ko) 1991-01-31
DE69026756T2 (de) 1996-11-07
EP0404101B1 (en) 1996-05-01
EP0404101A1 (en) 1990-12-27
JP2918300B2 (ja) 1999-07-12
JPH0336269A (ja) 1991-02-15
DE69026756D1 (de) 1996-06-05

Similar Documents

Publication Publication Date Title
US6251807B1 (en) Method for improving thickness uniformity of deposited ozone-teos silicate glass layers
EP0440154B1 (en) Two step process for forming an oxide layer over a stepped surface of a semiconductor wafer
US6475564B1 (en) Deposition of a siloxane containing polymer
US20040018750A1 (en) Method for deposition of nitrogen doped silicon carbide films
EP0584252B1 (en) A PROCESS FOR DEPOSITING A SIOx FILM HAVING REDUCED INTRINSIC STRESS AND/OR REDUCED HYDROGEN CONTENT
US5166101A (en) Method for forming a boron phosphorus silicate glass composite layer on a semiconductor wafer
US6762435B2 (en) Semiconductor device with boron containing carbon doped silicon oxide layer
EP1641958B1 (en) Methods of forming a phosphorus doped silicon dioxide layer
US4572841A (en) Low temperature method of deposition silicon dioxide
EP1094508B1 (en) Method for forming a low K dielectric composite layer in integrated circuits structures
JPH02236282A (ja) 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法
KR19990088593A (ko) 유전율이낮은수소화된옥시탄화규소막의제조방법
JP2001210639A (ja) 圧力スパイクを抑制し誘電率の増加を禁止しながら低ｋシリコン酸化物誘電材料を形成する方法
EP0421203B1 (en) An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US7001854B1 (en) Hydrogen-based phosphosilicate glass process for gap fill of high aspect ratio structures
US6436822B1 (en) Method for making a carbon doped oxide dielectric material
US5382550A (en) Method of depositing SiO2 on a semiconductor substrate
KR0162652B1 (ko) 이산화규소 막 증착 방법 및 그 제품
Barron CVD of SiO2 and related materials: an overview
KR20050020629A (ko) 낮은 유전율과 낮은 막 스트레스를 가지는 실리콘계절연막을 형성하는 방법
US4401687A (en) Plasma deposition of silicon
US20020117082A1 (en) Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation
KR100342294B1 (ko) 저열수지 간극 충전을 위한 불소 혼입된 보로포스포실리케이트 유리
JPH0785472B2 (ja) 低温低圧熱ｃｖｄ法
JP4050804B2 (ja) リン珪酸ガラス膜の形成法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041004

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee