KR0161754B1 - 광대역 회선분배 시스템에서의 공간 스위칭 장치 - Google Patents

Abstract

본 발명은 신호채널들을 스위칭할 때 블록킹이 발생하지 않도록 공간 스위칭 기능을 수행하는 광대역 회선분배 시스템에서의 공간 스위칭 장치에 관한 것으로, 외부로 부터 한 버스(BUS)씩 BTL 신호를 입력받아 TTL 신호로 변환하는 전단 시간스위치 접속부(21); 상기 전단 시간스위치 접속부(21)에서 입력된 버스(BUS) 신호들의 위상차를 시스템에서 공급받은 기준클럭에 정렬하는 위상정렬 기능부(22); 이중화 되어 상기 위상 정렬 기능부(22)로 부터 입력되는 신호를 VC3 신호단위로 공간스위칭 하는 스위칭 기능부(23); 상기 스위칭 기능부(23)로 부터 공간 스위칭된 버스(BUS) 단위의 TTL 신호를 BTL 신호로 변환하여 외부로 출력하는 후단 시간스위치 접속부(24); 외부로 부터 입력되는 칩 선택신호, 인터럽트신호 및 신호채널의 스위칭 제어신호를 상기 위상정력 기능부(22)와 스위칭 기능부(23)에 공급하는 프로세서 접속부(25); 및 시스템의 기준클럭에 동기를 맞추어 전단 시간스위치 접속부(21)로 부터의 클럭신호를 체배하고 후단 시간스위치 접속부(24)로의 클럭신호를 분주시키는 클럭신호 처리기능부(26)를 구비하는 것을 특징으로 하여 고속의 신호접속이 가능하고, 가상채널 단위의 채널 스위칭시 블록킹이 발생하지 않으며, 또한 전/후단 스위치 모듈의 용량이 증가하는 경우 단순히 공간스위치 모듈의 수를 증가시킴으로 신호채널의 블록킹 없이 스위칭용량을 늘릴 수 있는 효과가 있다.

Description

광대역 회선분배 시스템에서의 공간 스위칭 장치

제1도는 일반적인 광대역 회선분배 시스템의 T-S-T 스위치 구조도.

제2도는 본 발명에 따른 공간 스위칭 장치의 구성 블록도.

제3도는 제2도의 세부 구성도.

* 도면의 주요부분에 대한 부호의 설명

21 : 전단 시간스위치의 접속부 22 : 위상정렬 기능부

23 : 스위칭 기능부 24 : 후단 시간스위치 접속부

25 : 프로세서 접속부 26 : 클럭신호 처리기능부

본 발명은 광대역 회선분배 시스템의 다중 시간(T)-공간(S)-시간(T) 스위치 구조에 있어서 공간 스위칭 기능을 수행하는 공간 스위칭 장치에 관한 것으로, 특히 신호채널들을 스위칭할때 블록킹이 발생하지 않도록 하는 광대역 회선분배 시스템에서의 공간 스위칭 장치에 관한 것이다.

광대역 회선분배 시스템은 동기식 전송망 요소의 핵심장치로 가상채널(VC) 단위의 광대역 스위칭을 통하여 상호분배 기능과 분기결합 기능을 가지며 일반적으로 스위치구조는 시간-공간-시간(이하, T-S-T라 칭함) 구조나 공간-시간-공간(이하, S-T-S라 칭함)의 다중스위치 구조를 갖는다.

상기 다중스위치 구조에서 신호의 스위칭 비용을 절감하면서 얼마나 많은 신호채널을 스위치할 수 있느냐 하는 것은 중요한 요소가 되며, 일반적으로 시간 스위치 기능부를 증가시키는 것이 경제적이다. 따라서 T-S-T의 다중스위치 구조가 S-T-S 다중스위치 구조보다 경제적인 구조로 이용이 가능하고 회선분배 시스템에서 주로 사용된다.

종래의 T-S-T 스위치 구조는 한 장치에 모두 구성하였으나 이 경우에는 스위치 장치로 신호 집중 및 구성이 복잡해지는 문제점이 있었다. 특히, 망 구성에 있어서 BLS(Bidirectional Line Switching) 등의 장애 복구 기능의 구성에 큰 어려움이 있었다.

따라서, 본 발명은 회선분배 시스템의 T-S-T 다중스위치에서 시간 스위치 장치와 공간 스위치를 분리하여 구성하여 VC3(Virtual Container3) 신호채널들의 스위칭을 실시할 때 신호 채널의 변경을 저지하는 블록킹 부분이 발생하지 않도록 하는 광대역 회선분배 시스템에서의 공간 스위칭 장치를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은, 고속신호의 접속을 위하여 외부로 부터 한 버스(BUS)씩 BTL 신호를 입력받아 TTL 신호로 변환하는 전단 시간스위치 접속부; 상기 전단 시간스위치 접속부에서 입력된 버스(BUS) 신호들의 위상차를 시스템에서 공급받은 기준클럭에 정렬하는 위상정렬 기능부; 신호선상에서 발생되는 에러 또는 장애 감지와 채널의 스위칭시 발생하는 블록킹을 방지를 위하여 이중화되어 상기 위상 정력 기능부로 부터 입력되는 신호를 VC3(Virtual Container3) 신호단위로 공간스위칭을 실시하는 스위칭 기능부; 상기 스위칭 기능부로 부터 공간스위칭된 버스(BUS) 단위의 TTL 신호를 BTL 신호로 변환하여 외부로 출력하는 후단 시간스위치 접속부; 외부로 부터 입력되는 칩 선택신호, 인터럽트신호 및 신호채널의 스위칭 제어신호를 상기 위상정력 기능부와 스위칭 기능부에 공급하는 프로세서 접속부; 및 시스템의 기준클럭에 동기를 맞추어 전단 시간스위치 접속부로 부터의 클럭신호를 체배하고 후단 시간스위치 접속부로의 클럭신호를 분주시키는 클럭신호 처리 기능부를 구비하는 것을 특징으로 한다.

즉, 상기한 구성에 의하면 본 발명은 BTL(Backplane Tranceiver Logic) 신호접속 구조를 가지며, 위상정력 기능부에서 입력되는 모든 AU신호들을 시스템에서 공급된 하나의 기준클럭에 위상을 동기시키고, 스위칭 기능부가서 채널의 스위칭시 블록킹이 발생하지 않도록 이중화(2plane)구조를 갖는다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 일반적인 광대역 회선분배 시스템의 T-S-T 스위치 구조도로서, N개의 전단 시간스위치 모듈(11)과 N개의 후단 시간스위치 모듈(13) 사이에 N×N의 스위칭할 수 있는 공간스위치 모듈(12)이 존재한다.

상기 전/후단 시간스위치 모듈(11,13)은 신호에 할당된 채널의 위치를 전후로 이동시키는 기능을 하며, 공간스위치 모듈(12)은 신호채널을 위아래로 변경시킨다. 이와같은 공간스위치 모듈(12)의 위 아래 스위칭 기능에 의하여 X번째의 전단스위치 채널신호를 Y번째 후단스위치의 신호채널로 할당할 수 있다.

제2도는 본 발명에 따른 공간 스위칭 장치의 구성 블록도로서, 광대역 회선분배 시스템의 3단 스위치 네으웨크 구성인 T-S-T 스위치 구조에서 12×12 VC3 공간스위칭 기능을 수행하는 것이다.

도면에 도시된 바와 같이 전단 시간스위치 접속부(21)는 전단 시간스위치 모듈(11)과 고속신호의 접속을 위한 기능부로서 BTL(Backplane Tranceiver Logic) 신호를 TTL(Transistor Tranceiver Logic)) 신호로 변환시킨다. 전/후단 시간스위치 모듈(11,13)과 접속되는 신호는 662Mb/s 신호용량(12개 VC3 신호용량)을 스위칭 하며, 공간스위치 모듈과는 8개의 78Mb/s 신호를 버스(BUS) 단위로 하여 신호접속이 이루어진다.

위상정렬 기능부(22)는 N개의 전단 시간스위치 접속부(21)에서 다른 경로로 통하여 입력된 버스(BUS) 신호들의 위상차를 시스템에서 공급받은 기준클럭에 정렬하기 위한 것이며, 스위칭 기능부(23)는 VC3 신호단위로 N개의 전단 시간스위치 모듈(11)에서 입력된 신호들의 공간스위칭을 실시하는 부분이며, 후단 시간스위치 접속부(24)는 공간스위칭을 실시하여 N개의 후단시간 스위치 모듈(13)에 버스(BUS) 단위로 TTL 신호를 BTL 신호로 변환하여 접속시키는 부분이다.

프로세서 접속부(25)는 칩 선택신호, 인터럽트신호 및 신호채널의 스위칭 제어신호를 상기 위상정력 기능부(22)와 스위칭 기능부(23)에 공급하고, 클럭신호 처리기능부(26)는 시스템클럭 분주부에서 발생된 기준클럭을 입력받아 시스템의 클럭에 동기를 맞추는 클럭지연 기능과 전단 시간스위치 모듈(11)과 접속되는 클럭신호를 체배하는 기능, 후단 시간스위치 모듈(13)과 접속된 클럭신호를 분주시키는 클럭분주 기능을 수행한다.

제3도는 제2도의 세부 구성도로서, BTL접속부(31)에서는 전단 시간스위치의 기능을 수행하는 12개의 모듈로 부터 8KHz 기준클럭, 77.76MHz 클럭을 데이터와 동일주기로 처리한 38.88MHz 클럭, 622Mb/s용량의 8비트 정렬 77.76Mb/s 데이터로 조합된 BTL 레벨신호인 버스(BUS) 신호를 입력받아 TTL신호로 변환하는 기능부이다. 사용된 BTL 단위소자는 모듈간의 절체제어를 위해 출력을 드라이브 할수 있도록 인에이블/디스에이블 시킬수 있는 것 이어야 한다.

클럭 체배부(32)는 상기 BTL접속부(31)에서 데이터와 같은 주기로 입력된 38.88MHz 클럭을 PLL(Phase Locked Loop) 기능을 이용하여 2배로 체배시켜 데이터의 위상과 동기된 78MHz 클럭으로 변환하는 기능을 수행한다.

위상정력 회로부(33)는 각 전단 시간스위치 모듈(11)로 부터 입력되는 버스(BUS) 신호들이 서로 다른 경로를 통하여 공간스위치 모듈로 입력되므로 이로 인한 위상차를 보상하기 위해 전단 시간스위치 모듈(11)에서 전송된 24개의 78Mb/s 버스(BUS) 신호를 시스템 클럭발생부에서 생성된 기준클럭에 정렬시키는 기능을 수행하며 회로부는 ASIC으로 구성 되었다.

두 스위칭 회로부(34,35)는 버스(BUS) 단위로 12×12 공간스위칭을 수행하고, 신호선상에서 발생되는 에러 또는 장애를 감지하며, T-S-T 다중스위치 구조의 중간단으로 채널의 스위칭시 발생하는 블록킹을 방지하기 위하여 이중화(2Plane)구조 개념을 사용한다.

이중화 구조로 공간스위치 모듈을 구성하므로 하여 12개의 전단 시간 스위치 모듈(11)과 접속되는 버스(BUS) 신호는 24개의 버스(BUS)로 증가되며 스위칭을 위하여 두 개의 스위칭 회로부(34,35)로 이중화가 요구된다.

따라서, 블로킹 현상을 제거하기 위하여 구성한 이중화 구조에서는 각 스위칭 회로부(34,35)에 입력되는 12개 버스(BUS) 신호가 12개의 전단 시간스위칭 모듈(11)에서 반드시 한 버스(BUS)씩 입력되어야 하며, 상기 위상정렬 회로부(33)와 마찬가지로 ASIC으로 구성한다.

클럭 분주부(36)는 PLL 회로를 이용하여 각 스위칭 회로부(34,35)로부터 77.76MHz클럭을 받아 미설명된 BTL 접속부(37)의 래치용 78MHz클럭을 만들어 주고, 데이터와 함께 후단 시간스위치 모듈(13)로 전송하기 위한 2 분주된 39MHz클럭을 발생시키는 기능부이다.

BTL 접속부(37)에서는 상기 각 스위치 회로부(34,35)에서 출력된 78Mb/s 데이터와 8KHz 기준클럭, 클럭분주부에서 2분주된 39MHz 클럭을 수신하여 래치용 78MHz 클럭으로 래치시킨 후, 24개의 BTL 버스(BUS) 신호로 변환하여 후단 스위칭 기능을 수행하는 12개 모듈로 전송한다.

시스템 클럭분배부(38)에서는 시스템클럭부로 부터 78MHz 클럭과 8KHz의 동기클럭을 공급받아 상기 위상정렬 회로부(33)의 위상정렬을 위한 기준클럭으로 제공한다. 이 경우 기준클럭은 시스템의 동기를 위하여 시스템클럭부의 동기클럭과는 일정주기 동안의 위상차가 필요하다.

프로세서 접속부(39)에서는 모듈내에서 필요한 칩선택 신호를 어드레스 디코딩하여 발생하며, 각 기능부에서 발생한 인터럽트 제어신호 및 장애신호를 감지하고 전/후단 시간스위치 모듈(11,13)에 연결되는 BTL접속부(31,37)의 단위소자들을 제어한다.

상기한 바에 의하면 본 발명은 고속의 신호접속이 가능하고, 가상채널 단위의 채널 스위칭시 블록킹이 발생하지 않으며, 또한 전/후단 스위치 모듈의 용량이 증가하는 경우 단순히 공간스위치 모듈의 수를 증가시킴으로 신호채널의 블록킹 없이 스위칭용량을 늘릴 수 있는 효과가 있다.

Claims (3)

1. 고속신호의 접속을 위하여 외부로 부터 한 버스(BUS)씩 BTL 신호를 입력받아 TTL 신호로 변환하는 전단 시간스위치 접속부(21); 상기 전단 시간스위치 접속부(21)에서 입력된 버스(BUS) 신호들의 위상차를 시스템에서 공급받은 기준클럭에 정렬하는 위상정렬 기능부(22); 신호선상에서 발생되는 에러 또는 장애 감지와 채널의 스위칭시 발생하는 블록킹을 방지를 위하여 이중화되어 상기 위상정렬 기능부(22)로부터 입력되는 신호를 VC3(Virtual Container3) 신호단위로 공간스위칭을 실시하는 스위칭 기능부(23); 상기 스위칭 기능부(23)로 부터 공간스위칭된 버스(BUS) 단위의 TTL 신호를 BTL 신호로 변환하여 외부로 출력하는 후단 시간스위치 접속부(24); 외부로부터 입력되는 칩 선택신호, 인터럽트신호 및 신호채널의 스위칭 제어신호를 상기 위상정렬 기능부(22)와 스위칭 기능부(23)에 공급하는 프로세서 접속부(25); 및 시스템의 기준클럭에 동기를 맞추어 전단 시간스위치 접속부(21)로 부터의 클럭신호를 채배하고 후단 시간스위치 접속부(24)로의 클럭신호를 분주시키는 클럭신호 처리기능부(26)를 구비하는 것을 특징으로 하는 광대역 회선분배 시스템에서의 공간 스위칭 장치.
2. 제1항에 있어서, 상기 스위칭 기능부(23)는, 신호선상에서 발생되는 에러 또는 장애 감지와 채널의 스위칭시 발생하는 블록킹을 방지를 위하여 제1 및 제2 스위칭 회로부(34,35)로 이중화되어 구성되는 것을 특징으로 하는 광대역 회선분배 시스템에서의 공간 스위칭 장치.
3. 제1항에 있어서, 상기 클럭신호 처리기능부(26)는, 상기 전단 시간스위치 접속부(21)에서 데이터와 같은 주기로 입력된 소정 클럭을 PLL(Phase Locked Loop) 기능을 이용하여 체배시켜 데이터의 위상과 동기된 소정 클럭으로 변환하는 클럭 체배부(32); 상기 스위칭 기능부(23)로 부터 소정 클럭을 받아 래치용 소정 클럭과 데이터를 외부로 전송하기 위한 소정 클럭을 발생시켜 상기 후단 시간스위치 접속부(24)로 공급하는 클럭 분주부(36); 및 시스템의 동기클럭과 일정주기 동안의 위상차가 있는 기준 클럭을 상기 위상정렬 회로부(33)로 공급하는 시스템 클럭분배부(38)를 구비하는 것을 특징으로 하는 광대역 회선분배 시스템에서의 공간 스위칭 장치.