KR0130407B1 - 동기 및 루프스위칭회로 - Google Patents
동기 및 루프스위칭회로Info
- Publication number
- KR0130407B1 KR0130407B1 KR1019940038662A KR19940038662A KR0130407B1 KR 0130407 B1 KR0130407 B1 KR 0130407B1 KR 1019940038662 A KR1019940038662 A KR 1019940038662A KR 19940038662 A KR19940038662 A KR 19940038662A KR 0130407 B1 KR0130407 B1 KR 0130407B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- synchronization
- transmit
- loop
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/1851—Systems using a satellite or space-based relay
- H04B7/18519—Operations control, administration or maintenance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/1851—Systems using a satellite or space-based relay
- H04B7/18517—Transmission equipment in earth stations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- Aviation & Aerospace Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Relay Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 동기 및 루프스위칭회로에 관한 것으로서, 가입자측 수신 인터페이스회로, 송수신 도플러 버퍼 제어기, 송신 도플러 버퍼, 디지탈 스위치 매트릭스, 시스템 메인 버스, 수신 도플러 버퍼 및 가입자측 송신 인터페이스회로들의 입출력신호와 데이타 스트림의 경로를 상기 동기 및 루프스위칭회로로 집합시켜 선택 경로 프로그램에 의해 경로를 선택하도록 한다.
따라서, 처리할 데이타의 종류마다 각각의 소요 하드웨어가 증가하는 것을 줄이고, 하나의 프로그래머블 소자를 통하여 각 주변회로로 연결 및 분배되므로 정확한 동기가 가능한 이점이 있다.
※ 선택도 : 제3도
Description
제1도는 일반적인 위성통신 서비스 시스템을 나타낸 블럭도.
제2도는 본 발명에 의한 동기 및 루프스위칭회로의 각 입력조건들 및 출력을 나타낸 도면.
제3도는 본 발명에 의한 동기 및 루프스위칭 및 주변회로의 기본적 구성을 나타낸 블럭도.
제4도는 데이타 스위칭 흐름을 나타낸 도면.
제5도 내지 제7도는 제4도에 따른 실시예의 구성상 데이타 스트림의 경로선택 프로그램에 의한 데이타 스위칭 흐름을 나타낸 도면.
본 발명은 위성통신 지구국 시스템에 있어서 가입자측 회로들과 시스템 내부 회로들의 동기에 필요한 동기신호들과 그 회로들 자체에서 처리된 데이타들의 루트를 선택하기 위한 동기 및 루프스위칭 회로에 관한 것으로서, 특히 각각의 필요한 회로들로 분배할 처리데이타들과 각각에 필요한 동기신호들을 입력조건으로 하여 소요되는 데이타 루트를 프로그램한 후, 연결되는 전후단 회로들 즉 가입자측 혹은 시스템 내부측 회로들에 선택적으로 제공하기 위한 동기 및 루프스위칭회로에 관한 것이다.
일반적으로 위성통신 지구국 시스템에 있어서 동기 및 루프스위칭에 널리 사용되던 회로는 제1도에 도시된 바와 같이 시스템 내부회로의 구성이 제작하고자 하는 장치 혹은 시스템에 따라 다르고 모든 기능들이 하드웨어에 의존되어 회로의 구성이 크고 복잡하며, 따라서 많은 동기신호클럭이 요구될 때에는 각각 위상동기루프회로를 별도로 구비하였다.
이는 연속적인 데이타 스트림들에 대한 시스템 마진의 불충분으로 인한 동기의 불안정성을 내포하고 있으며, 따라서 R, L, C등의 아날로그 소자를 사용하여야 하는 문제점이 있었다.
또한, 가입자측과 시스템측간의 배부회로에서 입출력 데이타의 처리 중 발생되는 다수의 파생데이타들을 위해 각각의 독립적인 회로를 구성해야만 하였다.
또한, 동일한 회로들일지라도 사용되는 부분 예를 들면, Tx/Rx, Internal/External, LOOP 등에 따라서, 또는 내부통제회로의 제어를 받는가 혹은 독립운용인가 등에 따라서 가능성이있고 단순화할 수 있는 선명한 부분만 부분적으로 상용화 및 하이브리드화를 적용하였다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 각각의 주변회로들에서 필요에 따라 생성시킨 처리데이타들과 처리데이타들을 적절히 동기시키기 위해 발생시킨 동기신호들을 하나로 모아 PAL(Programmable Array Logic)을 이용하여 데이타 루트를 선택하도록 프로그램하기 위한 동기 및 루프스위칭회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 의한 동기 및 루프스위칭회로는 가입자측 수신 인터페이스회로, 동기 및 루프스위칭회로, 송수신 도플러 버퍼제어기, 송신 도플러 버퍼, 디지탈 스위치 매트릭스, 시스템 메인 버스, 수신 도플러 버퍼 및 가입자측 송신 인터페이스회로로 구성되는 위성통신 지구국 시스템에 있어서, 상기 가입자측 수신 인터페이스회로, 송수신 도플러 버퍼 제어기, 송신 도플러 버퍼, 디지탈 스위치 매트릭스, 시스템 메인 버스, 수신 도플러 버퍼 및 가입자측 송신 인터페이스회로들의 입출력신호와 데이타 스트림의 경로를 상기 동기 및 루프스위칭회로로 집합시켜 선택경로 프로그램에 의해 경로를 선택하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
본 발명에 의한 동기 및 루프스위칭회로의 기본적인 구성은, 여러 입력조건들 예컨데, 다양한 동기클럭신호, 중복적으로 요구되는 데이타스트림, 공통적 시스템 제어신호, 서비스 측면의 사용자 요구에 따라 예측되는 테스트용 신호들을 조합하여 PAL을 이용, 프로그램하여 시스템의 사용자 및 가입자측과 시스템 내부회로측에서 중복적으로 요구되는 여러 데이타 스트림의 예상경로에 부합되도록 회로를 커스텀화시킨다.
즉 시스템의 동작상 반드시 필요하거나 중복적인 회로들 및 송/수신 중 변화되거나 제어에 의하여 분리 또는 합쳐지는 데이타 스트림들을 이용 목적에 따라 교통정리를 할 수 있도록 최대한의 입력조건들을 집합시킨다.
각 입력조건들에 대하여 예를 들면 제2도에서와 같다.
제2도의 (a)는 동기 및 루프스위칭회로에서 다양한 동기클럭신호들을 입력으로 하는 경우이고, (b)는 동기 및 루프스위칭회로에서 중복적으로 요구되는 데이타 스트림을 입력으로 하는 경우이고, (c)는 동기 및 루프스위칭회로에서 공통적 시스템 제어신호 혹은 테스트신호를 입력으로 하는 경우이고, (d)는 동기 및 루프스위칭회로로 부터 출력되며, 요구되는 여러 경로의 데이타 스트림 출력 및 데이타 래치클럭신호를 나타낸다.
제2도에 있어서, RCVDF는 복원된 프레임 동기신호를 나타내며, 1 프레임에서 32 타임슬롯 위의 동기신호를 나타낸다. 2048CK, 4096CK는 가입자측에서 시스템 내부회로들로의 데이타 스트림 제어클럭을 나타내며, MCK1은 시스템의 메인클럭으로서 2,048㎒이고, MCK*2는 시스템의 메인클럭의 2배수 클럭으로, 4.096㎒이다. MRXD는 시스템 내부회로측의 메인버스에서 전송받아서 디지탈 스위치 메트릭스 회로를 거친 데이타이고, STX는 디지탈 스위치 메트릭스를 거쳐서 메인버스로 전송될 데이타이고, SRXD는 수신측 도플러 버퍼에서 생성된 데이타이고, STXD는 가입자측으로 부터의 2.048 Mbps의 입력 데이타 스트림이고, PLESIO/SYNC는 수신측의 클럭 동작모드를 선택하는 제어신호이고, INT_Loop는 인터널 루프백테스트를 선택하는 제어신호이며, USER_DATA*/PN은 정상동작 혹은 의사 데이타 스트림 루프 경로를 선택하는 제어신호이며, XSOF는 시스템의 프레임 동기신호이며, SRXDM은 가입자측으로의 2.048 Mbps의 출력 데이타 스트림이며, STXDM는 송신측 도플러 버퍼 제어회로 입력이며, SRX는 수신측 도플러 버퍼 제어회로 입력이며, FRAME은 가입자측 출력 데이타 스트림의 프레임 동기신호이며, 2MBPS, 4,BPS는 시스템 내부회로측에서 가입자측으로의 데이타 스트림 래치 클럭이다.
제3도는 본 발명에 의한 동기 및 루프스위칭회로를 나타낸 블럭도로서, 가입자측 송수신 인터페이스회로(38), 동기 및 루프스위칭회로(32), 송수신 도플러 버퍼제어기(33), 송신 도플러 버퍼(34), 디지탈 스위치 매트릭스(35), 시스템 메인 버스(36), 수신 도플러 버퍼(37)로 구성된다.
제3도의 구성에 따른 동작을 살펴보면 다음과 같다.
가입자측 송수신 인터페이스회로(38), 송수신 도플러 버퍼 제어기(33), 송신 도플러 버퍼(34), 디지탈 스위치 매트릭스(35), 시스템 메인 버스(36), 수신 도플러 버퍼(37)들의 입출력신호와 데이타 스트림의 경로를 동기 및 루프스위칭회로(32)로 집합시켜 본 회로의 이용목적에 부합되도록 여러 선택 경로를 프로그램하여 각각의 주변회로들이 직접 연결되었을때 소요되는 중복성을 제거할 수 있도록 한다.
즉, 본 회로에서는 SYNC, PLESIO, Internal Loop Back, User_Data, Pseudo_Noise Loop 모드, XSOF/RCVDF 선택 및 가입자측에서 이용할 동기클럭과 시스템 내부회로측에서 사용할 동기신호의 선택 등 많은 경우의 수에 따라 경로를 선택한다.
가입자측 송수신 인터페이스회로(38)에서는 가입자측의 바이폴라 데이타를 유니폴라, NRZ 데이타로 바꾸어서 STXD라는 데이타로 동기 및 루프스위칭회로(32)에 보내게 된다.
이때 가입자측의 직렬데이타를 마이크로프로세서와 기타 제어신호들로 제어하여 32 타임 슬롯 형식의 병렬데이타로 바꾼다.
가입자측 송수신 인터페이스회로(38)에서의 수신 인터페이스 회로는 송신 인터페이스 회로의 동작과 역순이며 SRXD라는 데이타로 가입자측에 바이폴라의 직렬데이타 형태로 보낼 수 있도록 한다.
송수신 도플러 버퍼 제어기(33)에서는 수신측 데이타에 누적되는 지터와 원더를 흡수할 수 있도록 수신단에 2 프레임 신축성있는 버퍼를 둔다.
특히, 본 회로에서는 가입자측의 읽어들이는 속도와 시스템 내부회로측으로 꺼내가는 속도의 불일치가 발생하므로 송신 도플러 버퍼(34)와 수신 도플러 버퍼(37)가 필요하며 이들을 제어하기 위하여 송수신 도플러 버퍼 제어기(33)를 둔다.
디지탈 스위치 매트릭스(35)에서는 동기 및 루프스위칭회로(32)에서 처리되어 오거나 동기 및 루프스위칭회로(32)로 출력될 데이타 스트림 및 기타 주변회로들로 부터의 여러 형태의 데이타 스트림들을 마이크로프로세서 제어하에 적절한 형태로 다중화 스위칭한다.
제4도는 데이타 스위칭 흐름을 나타낸 도면으로서, 실시예의 구성상 제5도 내지 제7도와 같은 데이타 스트림의 경로선택 프로그램에 의한 데이타 스위칭 흐름을 나타낸다.
제5도 내지 제7도와 같은 데이타 스트림의 경로선택 프로그램은 본 시스템에서 적용할 a∼e까지의 모드들을 생성시켜서 다음과 같은 동작을 처리하도록 한다.
a. SYNC/Normal(동기/정상) 동작 : 동기 모드이면서 정상적 운용을 수행하는 모드로서, MRXD가 SRXDM으로 출력한다(데이타 경로는 수신 도플러 버퍼(47) 제외).
b. SYNC/INT_Loop : 동기 모드이면서 인터널루프백 모드로서, STX가 SRXDM 으로 출력한다(데이타 경로; 가입자측 수신 인터페이스 회로(41) → 동기 및 루프스위칭 회로(42) → 송수신 도플러 버퍼제어기(43) → 송신 도플러 버퍼(44) → 송수신 도플러 버퍼 제어기(42) → 가입자측 송신 인터페이스 회로(48)).
c. INT_Loop : 인터널 루프백 모드로서, STX가 SRX로 출력한다.(데이타경로; 가입자측 수신 인터페이스(41) → 동기 및 루프스위칭회로(42) → 송수신 도플러버퍼 제어기(43) → 송신 도플러버퍼(44) → 동기 및 루프스위칭 회로(42) → 수신 도플러버퍼(47)
d. User_Data_Loop : 유저 데이타 루프 모드로서, STXD가 STXDX로 출력한다.(데이타 경로; 가입자측 수신 인터페이스(41) → 동기 및 루프 스위칭회로(42) → 송수신 도플러버퍼 제어기(43))
e. PLESIO : Plesio 쉬프트 모드로서, SRXD가 SRXDM으로 출력한다.(데이타경로; 수신 도플러버퍼(47) → 동기 및 루프 스위칭회로(42) → 가입자측 송신 인터페이스(48))
f. Pseudo_Noise_Loop : SRXDM이 STXDX로 출력한다(데이타경로; 수신 도플러버퍼(47) → 동기 및 루프 스위칭회로(42) → 송수신 도플러버퍼 제어기(43) → 송신 도플러버퍼(44) → 디지탈 스위치 매트릭스(45) → 시스템 메인 버스(46)).
a∼f까지의 상기 모드들을 기본으로 하여 그외에 운용중 및 시험중에 필요에 따른 다변적 동작을 조합 및 생성이 가능하다.
즉, 가입자측에서 오는 유저 데이타를 이용하여 내부 루프백 시험을 하고자 하는데, 통신위성 중계시에 발생되는 Plesio 쉬프트 모드 처리 여부도 동시에 확인하고자 한다면 c,d 및 e모드의 조합으로서 가입자측 수신 인터페이스(41) → 동기 및 루프 스위칭회로(42) → 송수신 도플러버퍼 제어기(43) → 송신 도플러버퍼(44) → 동기 및 루프 스위칭회로(42) → 수신 도플러버퍼(47) → 동기 및 루프 스위칭회로(42) → 가입자측 송신 인터페이스(48)의 데이타경로 선택을 할 수 있다.
또한, 시스템 동기 목적의 클럭신호로서,
CK2MBPS = !PLESIOSYNC CK2048 # PLESIOSYNC MCK1 ;
CK4MBPS = !PLESIOSYNC CK4096 # PLESIOSYNC MCK2 ;
등식에서와 같이, 동기모드일 때에는 MCK1, MCK2 등을 PLESIO 모드일 때에는 CK2048, CK4096 등의 적절한 클럭신호를 이용할 수 있도록 한다.
한편, FRAME = !PLESIOSYNC RCVDF # PLESIOSYNC XSOF ;
등식에서와 같이 동기 모드일 때에는 XSOF를, PLESIO 모드일 때에는 RCVDF를 프레임 동기신호로서 이용한다.
이때, 이러한 데이타 경로들을 운용자 및 사용자의 필요에 따라서 선택할 수 있도록 한 제5도 내지 제7도와 같은 데이타 스트림의 경로선택 프로그램은 PAL 22V10 칩과 ABEL TOOL을 이용하여 작성된 것이다.
상술한 바와 같이 본 발명에 의한 동기 및 루프스위칭회로에서는 처리할 데이타의 종류마다 각각의 소요 하드웨어가 증가하는 것을 줄이고, 하나의 프로그래머블 소자를 통하여 각 주변회로로 연결 및 분배되므로 정확한 동기가 가능한 이점이 있다.
또한, 회로설계시 복잡하고 중복성있는 회로들을 간략화하기 위하여 종래 기술에 비해 효율적인 칩을 사용하여 상용화 및 비용절감의 이득이 있고, PAL 22V10 칩과 프로그램을 통하여 실제 운용 및 문제점 발생시 종래의 무작위적인 전체 회로의 추적을 배제하고, 간단한 명령 및 통제/제어만으로 여러 방향의 운용/시험 및 고장추적이 가능하다.
또한, 적용용도에 따라서 시스템 입력/출력간에 내부적으로 다변적, 다수의 파생데이타가 존재할 경우에 유용하게 적용할 수 있다.
Claims (2)
- 가입자측 수신 인터페이스회로, 동기 및 루프스위칭회로, 송수신 도플러 버퍼제어기, 송신 도플러 버퍼, 디지탈 스위치 매트릭스, 시스템 메인 버스, 수신 도플러 버퍼 및 가입자측 송신 인터페이스회로로 구성되는 위성통신 지구국 시스템에 있어서, 상기 가입자측 수신 인터페이스회로, 송수신 도플러 버퍼 제어기, 송신 도플러 버퍼, 디지탈 스위치 매트릭스, 시스템 메인 버스, 수신 도플러 버퍼 및 가입자측 송신 인터페이스회로들의 입출력신호와 데이타 스트림의 경로를 상기 동기 및 루프스위칭회로로 집합시켜 선택 경로 프로그램에 의해 경로를 선택하는 것을 특징으로 하는 동기 및 루프스위칭회로.
- 제1항에 있어서, 상기 동기 및 루프스위칭회로에서는 SYNC, PLESIO, Internal Loop Back, User_Data, Pseudo_Noise Loop 모드, XSOF/RCVDF 선택 및 가입자측에서 이용할 동기클럭과 시스템 내부회로측에서 사용할 동기신호의 선택 등 경우의 수에 따라 경로를 선택하는 것을 특징으로 하는 동기 및 루프스위칭회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038662A KR0130407B1 (ko) | 1994-12-29 | 1994-12-29 | 동기 및 루프스위칭회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038662A KR0130407B1 (ko) | 1994-12-29 | 1994-12-29 | 동기 및 루프스위칭회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960027475A KR960027475A (ko) | 1996-07-22 |
| KR0130407B1 true KR0130407B1 (ko) | 1998-04-14 |
Family
ID=19404886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038662A KR0130407B1 (ko) | 1994-12-29 | 1994-12-29 | 동기 및 루프스위칭회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0130407B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104734838A (zh) * | 2013-12-20 | 2015-06-24 | 深圳市国微电子有限公司 | 一种同步数据的方法、系统及交换矩阵 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3828758B2 (ja) * | 2001-03-15 | 2006-10-04 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | 信号処理回路および超音波ドップラ装置 |
-
1994
- 1994-12-29 KR KR1019940038662A patent/KR0130407B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104734838A (zh) * | 2013-12-20 | 2015-06-24 | 深圳市国微电子有限公司 | 一种同步数据的方法、系统及交换矩阵 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960027475A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978390A (en) | Dual DDS data multiplexer | |
| US7042836B2 (en) | Transmitting apparatus | |
| US6064670A (en) | Matrix for switching between two multiplex groups | |
| CN1613215B (zh) | 用于数字用户线路系统的终端单元及通过系统通信的方法 | |
| JPH07105766B2 (ja) | 通信用の複数の低帯域幅チャネルを通信用の単一の高帯域幅チャネルに変換するための装置及び方法 | |
| US4779261A (en) | Loop network | |
| JPH05501790A (ja) | 同時複数チャネル能力を備えたデータマルチプレクサ | |
| US5878039A (en) | Bus rate adaptation and time slot assignment circuit for a sonet multiplex system | |
| US5014271A (en) | Pulse insertion circuit | |
| JPH0640637B2 (ja) | 多重化システム | |
| US7474612B1 (en) | Multi-function bypass port and port bypass circuit | |
| EP1481309B1 (en) | Low jitter clock for a multi-gigabit transceiver on a field programmable gate array | |
| US3602647A (en) | Control signal transmission in time division multiplex system communications | |
| KR0130407B1 (ko) | 동기 및 루프스위칭회로 | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| US4755988A (en) | Data communications switching device having multiple switches operating at plural selectable data rates | |
| US4355386A (en) | Time-division multiplex digital switching network for a PCM telephone exchange system utilizing duplicate connecting field installations | |
| KR100603616B1 (ko) | 광전송 시스템에서 소스 동기 클럭을 이용한 클럭 동기 장치 | |
| CN100484122C (zh) | V35接口与时分复用接口之间的时钟信号转换电路 | |
| JPH0371825B2 (ko) | ||
| KR100197420B1 (ko) | 전전자 교환기의 데이터 링크 처리기 | |
| JP2786394B2 (ja) | 直流分岐装置 | |
| KR100256683B1 (ko) | 제어신호를 이용한 분기 및 결합 제어 장치 | |
| JP3030783B2 (ja) | 受信データ同期回路 | |
| KR950006602B1 (ko) | 동기식 에드-드롭 전송장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071026 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |