KR0158682B1 - 반도체 레이저 - Google Patents

반도체 레이저 Download PDF

Info

Publication number
KR0158682B1
KR0158682B1 KR1019900012496A KR900012496A KR0158682B1 KR 0158682 B1 KR0158682 B1 KR 0158682B1 KR 1019900012496 A KR1019900012496 A KR 1019900012496A KR 900012496 A KR900012496 A KR 900012496A KR 0158682 B1 KR0158682 B1 KR 0158682B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
semiconductor
mesa
epitaxial growth
Prior art date
Application number
KR1019900012496A
Other languages
English (en)
Other versions
KR910005532A (ko
Inventor
히로노부 나루이
히로시 요시마쯔
쇼지 히라따
마사후미 오자와
Original Assignee
오오가 노리오
소니가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR910005532A publication Critical patent/KR910005532A/ko
Application granted granted Critical
Publication of KR0158682B1 publication Critical patent/KR0158682B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/065—Mode locking; Mode suppression; Mode selection ; Self pulsating
    • H01S5/0658—Self-pulsating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

내용없음.

Description

반도체 레이저
제1도, 제4도, 제7도 및 제10도는 각각 본 발명에 의한 반도체 레이저의 각 예의 약선적 확대 평면도.
제2도 및 제3도, 제5도 및 제6도, 제8도 및 제9도, 제11도 및 제12도는 각각 제1도, 제4도, 제7도, 제10도의 A-A선상 및 B-B선상의 확대 단면도.
제13도는 제10도의 요부의 확대 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 메사 돌기 2 : 반도체 기판
11 내지 17 : 제1 내지 제7반도체층 7a 및 7b : 보조 돌기
[산업상의 이용분야]
본 발명은 반도체 레이저, 특히 자려 발진형 레이저, 즉, 펄세이션레이저에 관한 것이다.
[발명의 개요]
본 발명은 반도체 레이저에 관한 것이며, 소정의 폭을 가지는 스트라이프형 메사 돌기가 형성된 반도체 기판상에 적어도 제1도전형의 클래드층을 구성하는 제1반도체층과, 활성층을 구성하는 제2반도체층과, 제2도전형의 클래드층을 구성하는 제3반도체층과, 제4반도체를 스트라이프형 메사 돌기의 긴 길이 방향을 따르는 양측에 대응해서 단층부가 생기게 결정학적 특성과 메사 돌기의 단차를 이용한 에피택셜 성장층을 형성한다.
이같이 해서 단층부에 의해서 메사 돌기로의 에피택셜 성장부에 있어서의 제2반도체층이 다른 것과 분리되어서 형성된 스트라이프형의 활성층을 획성한다.
그리고, 본 발명의 일예에 있어선 메사 돌기의 일부를 광폭으로 하고, 또한 제4반도체층을 광흡수층으로 하는 것이며, 상기 단층부에 있어서의 제4반도체층의 분단에 의해서 메사 돌기가 소정의 폭을 가지는 부분에서의 에피택셜 성장부에 있어서는 제4반도체층을 제거토록하지만 메사 돌기의 광폭부로의 에피택셜 성장부에선 활성층상에 제4반도체층에 의한 광흡수층이 대향 배치되도록 하고, 이 부분에 국부적으로 여기가 작은 부분, 따라서 가(可)포화 내지 과(過)포화 흡수체 부분이 생성되며, 펄세이션 즉 자려 발진이 생기도록 이루어진다.
본 발명의 다른예에 있어선, 메사 돌기의 일부를 협폭으로 하고 또한 제4반도체층을 전류 블록층으로 하는 것이며, 상기 단층부에 있어서의 제4반도체층의 분단에 의해서, 메사 돌기가 소정의 폭을 갖는 부분에서의 에피택셜 성장부에 있어서 상기 활성층상에 제4반도체층을 제거하도록 하지만 메사 돌기의 협폭부로의 에피택셜 성장부상으로 가로질러서 상기 활성층상에 상기 제4반도체층에 의한 전류 블록층이 적층되게 하여 이 부분에 있어서 활성층에 대한 캐리어 주입이 거의 되지 않는, 따라서, 가포화 내지 과포화 흡수체 부분을 생성해서 펄세이션이 발생하도록 이루어진다.
본 발명의 또 다른예에 있어선 메사 돌기의 일부를 광폭으로 하고, 또한 제4반도체층을 전류 블록층으로 하는 것이며, 상기 단층부에 있어서의 제4반도체층의 분단에 의해서 메사 돌기상의 활성층의 양측 단면에 제4반도체층의 단부가 향하도록 함과 더불어 메사 돌기가 소정의 폭을 가지는 부분에서의 에피택셜 성장부에선 제4반도체층을 제거하게 하지만 메사 돌기의 광폭부로의 에피택셜 성장부에서는 활성층상에 제3반도체층을 거쳐서 제4반도체층에 의한 전류 블록층이 한정적으로 대향 배치되게 해서, 활성층의 이 부분에 국부적으로 캐리어 주입의 작은 부분, 따라서 가포화 내지 과포화 흡수체 부분을 생성해서 펄세이션이 생기도록 이루어진다.
본 발명의 또 다른예에 있어선 메사 돌기의 일부의 양측에 메사 돌기보다는 낮은 보조 돌기부를 설치하고, 또한 제4반도체층을 광흡수 또는 전류 블록층으로 하는 것이며, 상기 단층부에 있어서의 제4반도체층의 분단에 의해서 메사 돌기가 소정의 폭을 갖는 부분에서의 에피택셜 성장부에 있어선 상기 활성층상에 제4반도체층이 제거되도록 하지만, 보조 돌기부에 의해서 끼어진 부분위에는 보조 돌기부상에서 부터 가로건너서 제4반도체층이 활성층상에 대향토록 되며, 이 부분에 광흡수에 의한 또는 활성층으로의 캐리어 주입이 억제되는 부분을 국부적으로 형성해서 가포화 내지 과포화 흡수 부분을 형성해서 펄세이션이 생기도록 이루어진다.
[종래기술]
광디스크, 광자기 기록 디스크 등의 기록매체에 대한 광학적 기록 및 판독등의 각종 광원으로서 반도체 레이저가 널리 쓰이기에 이르고 있다.
이 경우, 반도체 레이저로의 그 광디스크, 광자기 기록매체, 광학계등으로부터의 귀환광이 미소하게나마 존재하고, 반도체 레이저광의 가(可) 간섭성으로 귀환광 잡음(noise)이 큰 문제로 된다.
이같은 귀환광 잡음의 해결법으로선 반도체 레이저의 발진 모드를 다(多) 모드화하든가, 반도체 레이저를 고속 변조하든가, 레이저 그 자체를 펄스 발진 상태로 할 것이 고려된다.
다모드 발진을 행하게 하는데엔 그 도파기구를 게인 가이드(gain guide)형 구조로하면 좋다는 것이 알려져 있으나, 반면 이 게이가이드형에선 역치 전류 Ith가 높아지며, 예컨대, 상술이 광 디스크 또는 광자기 기록매체 등에 대한 광원으로서의 반도체 레이저에 있어서의 기록 신호의 판독 내지는 기입을 양호하게 행하는 위에서의 대출력화를 저해한다.
또, 전술한 바와 같이 레이저를 고속 변조하는 경우는 구성이 복잡해질 문제가 있다.
그래서 귀환광 잡음의 저감화를 도모하는데 있어선 레이저 그 자체를 펄스 발진시키는 셀프펄세이션(자려발진)구조로 할 것이 바람직하다. 이같이 펄세이션을 행하게 하는 방법으로선 예컨대 인덱스가이드(index guide)와 게인가이드의 중간 가이드 구조로 하는 제1방법과 가포화(과포화) 흡수체를 설치하는 제2방법, 광 퍼짐을 전류 퍼짐보다 넓게하는 제3방법등이 알려져 있다.
그러나 상술의 제1 및 제2방법에 의해서 펄세이션이 생기게 하는 것은 실제상 그 제어가 어렵고, 또 Ith도 높아진다는 문제가 있다.
한편, 본 출원인은, 일본국 특개소 제61-183987호 공보에 역치 전류 Ith가 낮은 매립 헤테로 접합형인 반도체 레이저를 에피택셜 성장 속도의 결정 방위의 의존성을 이용함으로써 1회의 연속 에피택셜 성장으로 형성할 수 있게 한 반도체 레이저를 제공했다.
[발명이 해결하려고 하는 과제]
본 발명은 귀환광 잡음의 저감화를 꾀하여 펄세이션을 확실하게 발생할 수 있게 한 반도체 레이저를 제공한다.
[과제를 해결하기 위한 수단]
본 발명은 예컨대 제1도에 그 약선적 확대 평면도를 도시하며, 제2도 및 제3도에 각각 제1도의 A-A 선상 및 B-B 선상이 더 확대된 단면도를 도시하듯이, 일부가 폭 Wp1에 의한 광폭부(1a)로 된 소정의 폭 W1을 가지는 스트라이프형 메사 돌기(1)가 형성된 반도체 기체(2)상에 적어도 제1도전형의 클래드층을 구성하는 제1반도체층(11)과, 활성층을 구성하는 제2반도체층(12)와, 제2도전형의 클래드층을 구성하는 제3반도체층(13)과, 제2도전형 또는 제2도전형의 광흡수층을 구성하는 제4반도체층(14)이 차례로 에피택셜 성장된 에피택셜 성장층을 가지며, 이 에피택셜 성장층에는 스트라이프형 메사 돌기(1)의 긴 길이 방향을 따르는 양측에 대응해서 단층부(3)가 형성되며, 이들 단층부(3)에 의해서 메사 돌기(1)로의 에피택셜 성장부에 있어서의 제2반도체층(12)이 다른 것과 분리되어서 스트라이프형의 활성층(4)이 획성됨과 더불어 제4반도체층(14)이 분단되어서 메사 돌기(1)가 소정의 폭 W1을 가지는 부분에서의 에피택셜 성장부에 있어서 제2도에 도시하듯이 제4반도체층(14)이 제거되게 되고, 상기 메사돌기(1)의 광폭부(1a)로의 에피택셜 성장부에선 제3도에 도시하듯이 활성층(4)상에 제4반도체층(14)에 의한 광흡수층(5)이 대향 배치되게 한다.
또는 예컨대 제4도에 그 약선적 확대 평면도를 도시하며, 제5도 및 제6도에 각각 제4도의 A-A 선상 및 B-B선상이 더 확대된 단면도를 도시하듯이, 일부가 폭 Wp2의 협폭부(1b)로된 소정의 폭 W2를 갖는 스트라이프형 메사 돌기(1)가 형성된 반도체 기체(2)상에 적어도 제1도전형 클래드층을 구성하는 제1반도체층(11)과 활성층을 구성하는 제2반도체층(12)과 제2도전형의 클래드층을 구성하는 제3반도체층(13)과, 제1도전형의 전류 블록층을 구성하는 제4반도체층(14)이 차례로 에피택셜 성장된 에피택셜 성장층을 가지며, 이 에피택셜 성장층에는 상기 스트라이프형 메사 돌기(1)의 긴 길이 방향을 따르는 양측에 대응해서 단층부(3)이 형성되며, 이들 단층부(3)에 의해서 상기 메사 돌기(1)로의 에피택셜 성장부에 있어서의 제2반도체층(12)이 다른 것과 분리되어서 스트라이프형 활성층(4)이 획성됨과 더불어 메사 돌기(1)가 소정의 폭 W2를 가지는 부분위에서 제4반도체층(14)이 분단되어 이 소정의 폭 W2를 가지는 부분에서의 에피택셜 성장부에 있어서 제5도에 도시하듯이 활성층(4)상에 제4반도체층(14)이 제거되도록 이루어지며, 메사 돌기(1)의 협폭부(1b)로의 에피택셜 성장부상을 가로질러서 제6도에 도시하듯이 활성층(4)상에 제4반도체층(14)에 의한 전류 블록층(6)이 적층되게 한다.
또, 혹은 예컨대 제7도에 그 약선적 확대 평면도를 도시하고, 제8도 및 제9도에 각각 제7도의 A-A 선상이 더 확대된 단면도를 도시하듯이, 일부가 폭 Wp3의 광폭부(1c)로 된 소정의 폭 W3을 갖는 스트라이프형 메사 돌기(1)가 형성된 반도체 기체(2)상에 적어도 제1도전형의 클래드형을 구성하는 제1반도체층(11)과, 활성층을 구성하는 제2반도체층(12)과, 제2도전형의 클래드층을 구성하는 제3반도체층(13)과, 제1도전형의 전류 블록층을 구성하는 제4반도체층(14)이 차례로 에피택셜 성장된 에피택셜 성장층을 가지며, 이 에피택셜 성장층에는 스트라이프형 메사 돌기(1)의 긴 길이 방향을 따르는 양측에 대응해서 단층부(3)가 형성되며, 이들 단층부(3)에 의해서 메사 돌기(1)로의 에피택셜 성장부에 있어서의 제2반도체층(12)이 다른 것과 분리되어서 스트라이프형 활성층(4)이 확성됨과 더불어 제4반도체층(14)이 분단되어 메사 돌기(1)상의 활성층(4)의 양측 단면(4a)(4b) 또는 그 근방에 제4반도체층(14)의 단부(14a)(14b)가 면하도록 이뤄지며, 상기 메사 돌기(1)가 소정의 폭 W3을 가지는 부분으로의 에피택셜 성장부에선 제8도에 도시하듯이 제4반도체층(14)이 제거되게 되고, 상기 메사 돌기(1)가 폭 Wp3을 가지는 광폭부(1c)로의 에피택셜 성장부에 있어서 제9도에 도시하듯이 한정적으로 그 활성층(4)상에 제3반도체층(13)을 거쳐서 제4반도체층(14)에 의한 전류 블록층(6)이 형성되게 한다.
또한, 다시 혹은 예컨대, 제10도에 그 약선적 확대 평면도를 도시하며, 제11도 및 제12도에 각각 제10도의 A-A 선상 및 B-B 선상이 더 확대된 단면도를 도시하며, 제13도에 그 일부의 확대 사시도를 도시하듯이 소정의 폭 W4를 갖는 스트라이프형 메사 돌기(1)와, 이 스트라이프형 메사 돌기(1)에 비해, 낮은 소정의 높이의 보조 돌기부(7a) 및 (7b)가 스트라이프형 메사 돌기(1)의 일부를 끼고 그 양측에 배치되게 형성된 반도체 기판(2)상에 적어도 제1도전형의 클래드층을 구성하는 제1반도체층(11)과, 활성층을 구성하는 제2반도체층(12)과, 제2도전형의 클래드층을 구성하는 제3반도체층(13)과, 광흡수 또는 전류 블록층을 구성하는 제4반도체층(14)이 차례로 에피택셜 성장된 에피택셜 성장층을 가지며, 이 에피택셜 성장층에는 스트라이프형 메사 돌기(1)의 긴 길이 방향을 따르는 양측에 대응해서 단층부(3)가 형성되며, 이들 단층부(3)에 의해서 메사 돌기(1)로의 에피택셜 성장부에 있어서의 제2반도체층(12)이 다른 것과 분리되어서 스트라이프형 활성층(4)이 획성됨과 더불어 메사 돌기(1)의 보조 돌기(7a) 및 (7b)에 의해서 끼인 부분이외의 부분으로의 에피택셜 성장부에선 제11도에 도시하듯이 제4반도체층(14)이 분단되어 이 반도체층(14)이 제거되게 되며, 메사 돌기(1)의 보조 돌기부(7a) 및 (7b)에 의해서 끼인 부분에선 제12도에 도시하듯이 보조 돌기부(7a) 및 (7b)상에서 부터 가로질러서 제4반도체층(14)에 의한 광흡수 또는 전류 블록층(56)이 활성층(4)상에 대향배치되게 한다.
또한, 이같은 스트라이프형 메사 돌기(1)의 양측에 단층부(3)가 형성되게 에피택셜 성장층을 형성하는 방법은 이미 상기 일본국 특개소 제61-183987호 공보에 개시된 MOCVD (유기 금속기상 성장법 : Metal Organic Chemical Vapour Deposition)에 의한 에피택셜 성장에 있어서의 성장속도의 결정면방위의 의존성과 메사 돌기(1)의 단차를 이용하는 방법을 적용함으로써 연속 에피택시에 의해서 형성할 수 있다.
[작용]
제1도 내지 제3도에서 설명한 구성에선, 제3도에 도시되듯이 스트라이프형 메사 돌기(1)의 광폭부(1a)상의 에피택셜 성장부에서 광흡수층 (5)이 형성되어 있으므로 광흡수층(5)가 활성층(4)의 일부에 대향해서 배치됨으로써 활성층(4)의 일부에 여기가 적은 영역, 즉 가포화(과포화) 흡수체를 발생시킬 수 있으며, 펄세이션이 생긴다.
또, 제4도 내지 제6도에서 설명한 구성에선 제6도에 도시되듯이 스트라이프형 메사 돌기(1)의 협폭부(1b)상의 에피택셜 성장부에 전류 블록층(6)이 형성되어 있으므로 해서 활성층(4)의 일부에 대하여 전류 블록 즉 전류가 저지되므로 활성층(4)의 일부에 캐리어의 주입이 억제되며, 이득 저하가 생기며 가포화(과포화) 흡수체가 생겨 펄세이션이 생긴다.
또, 제7도 내지 제9도의 구성에선, 활성층(4)의 양측단면(4a) 및 (4b)에 접해서 그 양측에 전류 블록층(6)이 설치됨과 더불어, 메사 돌기(1)의 광폭부(1c)에서의 에피택셜 성장부에 전류 블록층(6)이 설치되어 있음으로써 해서 활성층(4)의, 광폭부(1c)상의 부분에선 제9도에 화살표 a 를 갖고 모식적으로 도시하듯이 전류 블록층(6)의 간극을 누비고 전류가 흐르므로 그 전류 통로가 제한되게 되며, 캐리어 주입이 낮은 부분이 생기며 마찬가지로 펄세이션이 발생한다.
또, 제10도 내지 제13도에 도시하는 구성에선 메사 돌기(1)의 일부의 양측에 이보다 낮지만 소정의 높이의 보조 돌기부(7a) 및 (7b)를 존재시키고 이 부분에서 광흡수 내지는 전류 블록층이 활성층(4)의 일부위를 가로질러서 형성시키기 때문에 마찬가지로 활성층(4)의 일부에 가포화(과포화) 흡수체가 생기며, 펄세이션이 발생한다.
[실시예]
본 발명에 의한 반도체 레이저는 상기 특개소 제61-183987호 공보 및 본 출원인의 출원에 관계한 특원소 제63-217829호 및 특원소 제63-330136호 출원에 기재된 방법으로써 제조할 수 있다.
[실시예 1]
제1도 내지 제3도에 설명한 본 발명에 의한 반도체 레이저의 일예를 상세하게 설명한다.
이 예에선 AlGaAs계 III-V 족 화합물 반도체 레이저를 얻는 경우이며, 이 경우 제1도전형 예컨대 n 형의 GaAs 화합물 반도체 기판(2)를 준비한다. 이 기판(2)는 그 주면(2a)이 (100) 결정면을 가지고 이룬다. 이 기판(2)의 주면(2a)상에 11 축을 따르는 방향으로 연장하는 스트라이프형 메사 돌기(1)을 형성한다. 이 메사 돌기(1)의 형성은 결정학적 에칭에 의한다. 즉, 예컨대 포토레지스터에 의한 스트라이프형 에칭 레지스트를 주면(2a)상에 11 축을 따라서 주지의 광학적 방법으로 형성하고, 그 주면(2a)측에서 예컨대 황산계 에칭액의 H2SO4와 H2O2와 H2O 가 3:1:1 의 비율로 혼합된 에칭액에 의한 결정학적 에칭에 의한 메사 에칭을 행한다. 그리고, 이같이 해서 형성하는 메사 돌기(1)에는 그 일부에 즉 예컨대, 제1도에 도시하듯이 그 중앙부에 혹은 도시하지 않으나 단부등에 1개소 이상의 광폭부(1a)를 형성한다. 이같이 해서 메사 돌기(1)가 형성된 기판(2)상에 우선 필요에 따라서 기판(2)와 같은 도전형의 n 형 버퍼층으로 이루어지는 MOCVD법에 의해서 에피택셜 성장하고, 이어서 제1도전형 예컨대 n 형의 제1클래드층으로 이루어지는 AlxGa1-xAs 로 이루는 제1반도체층(1)과, 예컨대 언도프(undope)의 AlyGa1-yAs 로 이루어지는 제2반도체층(12)와, 제2클래드층의 하층 부분을 구성하는 제2도전형, 이 예에선 p 형의 AlxGa1-xAs 의 제3반도체층(13)과, 제2반도체층(12), 즉, 활성층에 비해서 밴드 갭이 작은 p 형 또는 n 형의 광흡수층으로 이루어지는 예컨대 GaAs 로 이루어지는 두께 0.1㎛ 이상의 제4반도체층(14)와, 제2클래드층의 상층 부분을 구성하는 제2도전형, 이 예에선 p 형의 AlxGa1-xAs의 제6반도체층(16)과, 이와 같은 도전형의 저 비저항의 캡층으로 이루어지는 이루어지는 제7반도체층(17)는 연속적으로 일련의 MOCVD 법에 의해서 에피택셜 성장한다.
이같이하면, 메사 돌기(1)과 그 양측의 메사 홈(8)내에 에피택셜 성장층이 형성되는데, 이 경우 스트라이프형 메사 돌기(1)을 상술의 결정방위의 관계로 선정해두면 그 윗면의 (100)면에 대해서 각도 θ 가 약 55 °의 (111) B 결정면에 의한 사면의 단층부(3)이 생긴다. 이것은 기판(1)상의 메사 돌기(1)상에 성장한 에피택셜층에 (111) B 면이 일단 생기기 시작하면, 이 (111) B 면으로의 에피택셜 성장 속도는 다른 예컨대 (100) 결정면의 성장 속도에 비해서 수십분의 1 이하 정도나 낮으므로 그 단층부(3)가 (111) B 에 의한 사면을 따라서 생긴다. 따라서, 메사 돌기(1)상에는 단면 삼각형의 에피택셜 성장부가 단층부(3)에 끼워져 형성된다. 그리고, 이 예에선 메사 돌기(1)의 W1및 Wp1과 그 높이를 선정함으로써 폭 W1의 메사 돌기(1)상에선 사면형의 단층부(3)에 의해서 에워싸인 에피택셜 성장부가 제5반도체층(15)의 일부로 이루어지는 버퍼층(9)과, 이 위에 제1반도체층(11)의 일부로 이루어지는 제1클래드층(21)과, 제2반도체층(12)의 일부로 이루어지는 활성층(4)과, 제3반도체층 (13)의 일부로 이루어지는 제2클래드층(22)만이 생기도록 하고, 이 제2클래드층(22)의 양측 단면의 단층부(3)에 메사홈(8)상에 성장된 제4반도체층(14)에 의한 광흡수층(5)이 면하도록 형성하고, 광폭부(1a)상에선 이것이 광폭으로 됨으로써 여기에선 사면(斜面)상의 단층부(3)에 의해서 에워싸인 에피택셜 성장부가 상술의 버퍼층(9), 제1클래드층(21), 활성층(4), 제2클래드층(22)에 덧붙여서 이위에 더 제4반도체층(14)의 일부로 이루어지는 광흡수층(5)과, 제6반도체층(16)의 일부로 이루어지는 상층의 제2클래드층(22u)이 성장토록 한다.
그리고, 제7반도체층(17)으로 이루어지는 캡층이 모든 메사 돌기(1)상을 가로 질러서 피관(被冠) 성장토록 한다. 그리고, 도시하지 않으나 이 캡층(17)상에 전면적으로 또는 캡층(17)상에 절연층을 형성하고, 이 절연층에 스트라이프형 메사 돌기(1)에 대향해서 스트라이프형으로 설치한 전극창을 통해서 전극을 오믹(ohmic)으로 피착한다. 또, 기판(2)의 뒷면에 도시하지 않으나 다른쪽의 전극을 피착한다.
또한, 상술의 구성에 있어서 제4반도체층(14), 즉 광흡수층(5)은 제2반도체층(12) 즉 활성층(4)에 비해서 밴드갭이 작은 반도체층에 의해서 구성되며, 제1, 제3 및 제6반도체층(11),(13) 및 (16)은 반도체층(12)에 비해서 그 밴드갭이 큰 반도체층에 의해서 구성된다. 즉, 상술의 AlGaAs 계에 있어서 yx 로 한다.
[실시예 2]
제4도 내지 제6도에 도시한 반도체 레이저의 일예를 상세하게 설명한다.
이 경우에 있어서도 실시예 1과 마찬가지의 방법, 순서에 의해서 얻을 수 있으며, 제4도 내지 제6도에 있어서 제1도 내지 제3도에 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략하는데 이 예에 있어선, 소정의 폭 W2를 갖는 메사 돌기(1)에 폭 W2의해 협폭의 폭 Wp2를 가지는 협폭부(1b)를 제4도에 도시하듯이 그 중앙부에 설치되든가 또는 다른 부의 예컨대 단부 등에 있어서 1 개소 이상에 설치한다.
또, 이 예에선 제4반도체층(14)이 전류 블록층(6)으로 이루어지는 제1도전형, 이 예에선 n 형의 예컨대 AlGaAs 로 이루어진다.
그리고, 메사 돌기(1)의 높이, 폭 W2및 Wp2를 선정함으로써 메사 돌기의 전장에 걸쳐서 실시예 1에 있어서와 마찬가지로 제5반도체층(15)으로 이루어지는 버퍼층(9)과, 제1반도체층(11)으로 이루어지는 제1클래드층(21)과, 제2반도체층(12)으로 이루어지는 활성층(4)이 양측의 단층부(3)에 의해서 끼어져서 획성 형성되도록 한다. 그리고, 제5도에 도시하듯이 메사 돌기(1)가 소정의 폭 W2를 가지는 부분상의 에피택셜 성장부에서는 활성층(4)상에 제3반도체층(13)으로 이루어지는 제2클래드층(22)이 형성하지만, 작은 폭 Wp2으로 선정된 협폭부(1b)상의 에피택셜 성장부에선 제6도에 도시하듯이 제2클래드층(22), 즉 제3반도체층(13)의 성장이 생기지 않게 해서 제5도에 도시하듯이 메사 돌기(1)의 폭 W2의 부분상의 에피택셜 성장부의 활성층(4)의 양단면(4a) 및 (4b)에 있어서 단층부(3)에 메사홈(8)상에 성장한 제4반도체층(14)의 단부(14a) 및 (14b)가 면하게 하지만, 제6도에 도시하듯이 협폭부(1b)상에선 활성층(4)상에 직접 제4반도체층(14)의 전류 블록층(6)이 접촉토록 이뤄진다.
[실시예 3]
제7도 내지 제9도에 도시한 반도체 레이저의 일예를 상세하게 설명한다.
이 경우에 있어서도 실시예 1과 마찬가지의 방법, 순서에 따라서 얻을 수 있으며, 제7도 내지 제9도에 있어서 제1도 내지 제3도, 제4도 내지 제6도에 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략하지만 이 예에 있어서는 소정의 폭 W3을 가지는 메사 돌기(1)에 폭 W3보다 광폭인 폭 Wp3을 갖는 협폭부(1c)를 제7도에 도시하듯이 그 중앙부에 설치하든가 또는 다른 부의 예컨대 단부등에 있어서 1개소 이상에 설치한다.
또, 이 예에 있어서도 실시예 2 와 마찬가지로 제4반도체층(14)이 전류 블록층으로 이루어지는 제1도전형, 이 예에선 n 형의 예컨대 AlGaAs 로 이루어진다.
그리고, 메사 돌기(1)의 높이, 폭 W3및 Wp3을 선정함으로써 메사 돌기(1)의 전장에 걸쳐서 실시예 2 에 있어서와 마찬가지로 제5반도체층(15)으로 이루어지는 버퍼층(9)과, 제1반도체층(11)으로 이루어지는 제1클래드층(21)과, 제2반도체층(12)으로 이루어지는 활성층(4)과, 게다가 제3반도체층(13)으로 이루어지는 제2클래드층(22)이 양측의 단층부(3)에 의해서 끼어져서 획성 형성되게 한다. 그리고, 동시에 큰 폭 Wp3으로 선정된 광폭부(1c)상의 에피택셜 성장부에선 제9도에 도시하듯이 게다가 제4클래드층(14)에 의한 전류 블록층(6)의 성장이 생기게 한다. 그리고, 이 예에 있어서도 메사 돌기(1)상의 에피택셜 성장부의 활성층(4)의 양단면(4a) 및 (4b)에 있어서 단층부(3)에 메사홈(8)상에 성장한 제4반도체층(14)의 단부(14a) 및 (14b)가 면하도록 한다.
[실시예 4]
제10도 내지 제13도에 도시한 반도체 레이저의 일예를 상세하게 설명한다.
이 경우에 있어서도 실시예 1과 마찬가지의 방법, 순서에 의해서 얻을 수 있다. 제10도 내지 제13도에 있어서 제1도 내지 제3도, 제4도 내지 제6도, 제7도 내지 제9도에 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략하는데 이 예에 있어선, 소정의 폭 W4를 가지는 메사 돌기(1)의 일부를 끼고 그 양측에 이보다 낮은 보조 돌기부(7a) 및 (7b)를 제10도에 도시하듯이 메사 돌기(1)의 거의 중앙부에 설치하든가 또는 다른 부의 예컨대 단부등에 있어서 1쌍 이상 설치한다.
또, 이 예에선 제4반도체층(14)가 광흡수 또는 전류 블록층(56)으로 이루어지는 예컨대, 제1도전형, 이 예에선 n 형의 AlGaAs 로 이루어진다.
그리고, 메사 돌기(1)의 높이, 폭 W4및 Wp4를 선정함으로써 메사 돌기(1)의 전장에 걸쳐서 제5반도체층(15)으로 이루어지는 버퍼층(9)과, 제1반도체층(11)으로 이루어지는 제2클래드층(22)과, 그 제2반도체층(12)으로 이루어지는 활성층(4)과, 제3반도체층(13)으로 이루어지는 제2클래드층 (22)이 양측의 단층부(3)에 의해서 끼어서 획성 형성되게 한다. 이 경우 메사 돌기(1)의 보조 돌기부(7a) 및 (7b)에 의해서 끼어있지 않는 부분에 있어서는 제11도에 도시 하듯이 활성층(4)의 양단면(4a) 및 (4b)에 있어서 단층부(3)에 메사홈(8)위로 성장한 제4반도체층(14)의 단부(14a) 및 (14b)가 면하도록 한다. 그러나, 보조 돌기부(7a) 및 (7b)가 존재하는 부분에선 메사홈(8)이 실질적으로 얕게 되어 있음으로써 제12도 및 제13도에 도시하듯이 제4반도체층 (14)이 들어 올려져서 성장되므로 이들 보조 돌기부 (7a) 및 (7b)에 의해서 끼인 부분에선 메사 돌기(1)상을 가로질러서 제4반도체층(14) 즉 광흡수 또는 전류 블록층(56)이 형성된다.
[발명의 효과]
상술한 바와 같이 제1도 내지 제3도에서 설명한 구성에선 제3도에 도시되듯이 스트라이프형 메사 돌기(1)의 광폭부(1a)상의 에피택셜 성장부에서 광흡수층(5)이 형성되어 있으므로 광흡수층(5)이 활성층(4)의 일부에 대향하여 배치됨으로써 활성층(4)의 일부에 여기가 적은 영역을 형성하는 즉 가포화(과포화) 흡수체를 생기게 할 수 있고, 펄세이션이 생긴다.
또 제4도 내지 제6도에서 설명한 구성에선 제6도에 도시되듯이 스트라이프형 메사 돌기(1)의 협폭부(1b)상의 에피택셜 성장부에 전류 블록층(6)이 형성되어 있으므로 해서, 활성층(4)의 일부에 대해서 전류 블록 즉 전류가 저지되므로 활성층(4)의 일부에 캐리어의 주입이 억제되며, 이득 저하가 생긴다. 즉, 가포화 (과포화) 흡수체가 생기고 펄세이션이 생긴다.
또, 제7도 내지 제9도의 구성에선 활성층(4)의 양측 단면(4a) 및 (4b)에 접해서 그 양측에 메사 돌기(1)의 광폭부(1c)에서의 에피택셜 성장부에 전류 블록층(6)이 설치되어 있음으로써 활성층(4)의 광폭부(1c)상의 부분에선, 제9도에 화살표 a 를 가지고 모식적으로 도시하듯이 전류 블록층(6)의 간극을 누비고 전류가 흐르므로 그 전류 통로가 제한되게 되고 캐리어 주입이 낮은 부분이 생기고 마찬가지로 펄세이션이 발생한다.
또, 제10도 내지 제13도에 도시하는 구성에선 메사 돌기(1)의 일부의 양측에 이보다 낮지만 소정의 높이의 보조 돌기부(7a) 및 (7b)를 존재시켜서 이 부분에서 광흡수 내지는 전류 블록층이 활성층(4)의 일부상을 가로 질러서 형성시키므로 마찬가지로 활성층(4)의 일부에 가포화(과포화) 흡수체가 생기며, 펄세이션이 발생한다.
그리고, 본 발명 구성에 의하면 미리 메사 돌기(1)의 결정 방위, 치수 형상을 설정해 두는 것만으로, 특별한 방법에 의하지 않고 단순히 MOCVD 법에 의한 연속 에피택시만에 의해서 펄세이션 반도체 레이저를 제조할 수 있으므로 양산적으로 균일한 특성을 목적으로 하는 반도체 레이저를 제조할 수 있어서 그 공업적 이익은 매우 큰 것이다.

Claims (4)

  1. 일부가 광폭으로 된 원하는 폭을 가지는 스트라이프형 메사 돌기가 형성된 반도체 기판상에, 적어도 제1도전형의 클래드층을 구성하는 제1반도체층과, 활성층을 구성하는 제2반도체층과, 제2도전형의 클래드층을 구성하는 제3반도체층과, 광흡수층을 구성하는 제4반도체층이 차례로 에피택셜 성장된 에피택셜 성장층을 가지며, 그 에피택셜 성장층에는 상기 스트라이프형 메사 돌기의 긴 길이 방향을 따르는 양측에 대응해서 단층부가 형성되며, 그 단층부에 의해서 상기 메사 돌기로의 에피택셜 성장부에 있어서의 상기 제2반도체층이 다른 것과 분리되어서 스트라이프형의 활성층이 획성됨과 더불어 상기 제4반도체층이 분단되어서 상기 메사 돌기가 소정의 폭을 가지는 부분에서의 에피택셜 성장부에 있어서 상기 제4반도체층이 제거되도록 이루어지며, 상기 메사 돌기의 광폭부로의 에피택셜 성장부에선 상기 활성층상에 상기 제4반도체층에 의한 광흡수층이 대향 배치되어 이루는 것을 특징으로 하는 반도체 레이저.
  2. 일부가 광폭으로 된 소정의 폭을 가지는 스트라이프형 메사 돌기가 형성된 반도체 기판상에, 적어도 제1도전형의 클래드층을 구성하는 제1반도체층과 활성층을 구성하는 제2반도체층과, 제2도전형의 클래드층을 구성하는 제3반도체층과, 제1도전형의 전류 블록층을 구성하는 제4반도체층이 차례로 에피택셜 성장된 에피택셜 성장층을 가지며, 그 에피택셜 성장층에는 상기 스트라이프형 메사 돌기의 긴 길이 방향을 따르는 양측에 대응해서 단층부가 형성되며, 그 단층부에 의해서 상기 메사 돌기로의 에피택셜 성장부에 있어서의 상기 제2반도체층이 다른 것과 분리되어서 스트립형의 활성층이 획성됨과 더불어 상기 메사 돌기가 상기 소정의 폭을 갖는 부분상에서 상기 제4반도체층이 분단되어서 상기 메사 돌기가 상기 소정의 폭을 갖는 부분에서의 에피택셜 성장부에 있어서 상기 활성층상에 상기 제4반도체층이 제거되도록 이뤄지며, 상기 메사 돌기가 협폭으로의 에피택셜 성장부상을 가로질러서 상기 활성층상에 상기 제4반도체층에 의한 전류 블록층이 적층되어 이루어지는 것을 특징으로 하는 반도체 레이저.
  3. 일부가 광폭으로 된 소정의 폭을 갖는 스트라이프형 메사 돌기가 형성된 반도체 기체상에, 적어도 제1도전형의 클래드층을 구성하는 제1반도체층과, 활성층을 구성하는 제2반도체층과, 제2도전형인 클래드층을 구성하는 제3반도체층과, 제1도전형의 전류 블록층을 구성하는 제4반도체층이 차례로 에피택셜 성장된 에피택셜 성장층을 가지며, 그 에피택셜 성장층에는 상기 스트라이프형 메사 돌기가 긴 길이 방향을 따르는 양측에 대응해서 단층부가 형성되며, 그 단층부에 의해서 상기 메사 돌기로의 에피택셜 성장부에 있어서의 상기 제2반도체층이 다른 것과 분리되어서 스트라이프형 활성층이 획성됨과 더불어 상기 제4반도체층이 분단되어서 상기 메사 돌기상의 활성층의 양측 단면 또는 그 근처에 상기 제4반도체층의 단부가 면하도록 이뤄지며, 상기 메사 돌기가 소정의 폭을 가지는 부분으로의 에피택셜 성장부에선 상기 제4반도체층이 제거되도록 이뤄지며, 상기 메사 돌기의 광폭부로의 에피택셜 성장부에 있어서 한정적으로 그 활성층상에 상기 제3반도체층을 거쳐서 상기 제4반도체층이 형성되어 이루어지는 것을 특징으로 하는 반도체 레이저.
  4. 스트라이프형 메사 돌기와 그 스트라이프형 메사 돌기에 비해서 낮은 보조 돌기부가 상기 스트라이프형 메사 돌기의 일부를 끼고 그 양측에 배치되게 형성된 반도체 기체상에, 적어도 제1도전형의 클래드층을 구성하는 제1반도체층과, 활성층을 구성하는 제2반도체층과, 제2도전형의 클래드층을 구성하는 제3반도체층과, 광흡수 또는 전류 블록층을 구성하는 제4반도체층이 차례로 에피택셜 성장된 에피택셜 성장층을 가지며, 그 에피택셜 성장층에는 상기 스트라이프형 메사 돌기의 긴 길이 방향을 따르는 양측에 대응해서 단층부가 형성되며, 그 단층부에 의해서 상기 메사 돌기로의 에피택셜 성장부에 있어서의 상기 제2반도체층이 다른 것과 분리되어서 스트라이프형의 활성층이 획성됨과 더불어 상기 메사 돌기의 상기 보조 돌기에 의해서 끼인 부분 이외의 부분으로의 에피택셜 성장부에선 상기 제4반도체층이 분단되어서 그 제4반도체층이 제거되도록 이뤄지며, 상기 메사 돌기의 상기 보조 돌기에 의해서 끼인 부분에 상기 보조 돌기상에서 부터 가로질러서 상기 제4반도체층이 상기 활성층상에 대향 배치되어 이루어지는 것을 특징으로 하는 반도체 레이저.
KR1019900012496A 1989-08-15 1990-08-14 반도체 레이저 KR0158682B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1210382A JP2822470B2 (ja) 1989-08-15 1989-08-15 半導体レーザ
JP210382 1989-08-15
JP1-210382 1989-08-15

Publications (2)

Publication Number Publication Date
KR910005532A KR910005532A (ko) 1991-03-30
KR0158682B1 true KR0158682B1 (ko) 1999-02-01

Family

ID=16588416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012496A KR0158682B1 (ko) 1989-08-15 1990-08-14 반도체 레이저

Country Status (2)

Country Link
JP (1) JP2822470B2 (ko)
KR (1) KR0158682B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027935A (ja) 2008-07-23 2010-02-04 Sony Corp 半導体レーザ、光ディスク装置および光ピックアップ

Also Published As

Publication number Publication date
JP2822470B2 (ja) 1998-11-11
JPH0374889A (ja) 1991-03-29
KR910005532A (ko) 1991-03-30

Similar Documents

Publication Publication Date Title
EP0413567B1 (en) Semiconductor lasers
JP2558744B2 (ja) 半導体レーザ素子及びその製造方法
EP0486128B1 (en) A semiconductor optical device and a fabricating method therefor
JPH088394B2 (ja) 半導体レーザおよびその製造方法
US4841532A (en) Semiconductor laser
JPH0888439A (ja) 半導体レーザおよびその製法
KR0158682B1 (ko) 반도체 레이저
JPS621296A (ja) 多端子型半導体レ−ザ素子
JP2912624B2 (ja) 半導体レーザ素子
US4686679A (en) Window VSIS semiconductor laser
JPS6346590B2 (ko)
JPS6260838B2 (ko)
JPH0799373A (ja) 半導体レーザ装置
JPS62133789A (ja) 半導体レ−ザ
JPS6297386A (ja) 分布帰還型双安定半導体レ−ザ
JP2687404B2 (ja) 分布帰還形半導対レーザ
JP2975762B2 (ja) 半導体レーザ装置とその製造方法
JPS6286783A (ja) 半導体レ−ザ
JPH0385785A (ja) 半導体レーザ素子
JPS62165389A (ja) 半導体レ−ザ
JPS60198883A (ja) 半導体レ−ザ
JPH05343789A (ja) 半導体分布帰還型レーザ装置および半導体素子の製造方法
JPS62165388A (ja) 半導体レ−ザ
JPS61270884A (ja) 半導体レ−ザ
JPS6354234B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070731

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee