KR0153392B1 - Lsi용 상호접속 배선 설계 방법 - Google Patents
Lsi용 상호접속 배선 설계 방법Info
- Publication number
- KR0153392B1 KR0153392B1 KR1019940032072A KR19940032072A KR0153392B1 KR 0153392 B1 KR0153392 B1 KR 0153392B1 KR 1019940032072 A KR1019940032072 A KR 1019940032072A KR 19940032072 A KR19940032072 A KR 19940032072A KR 0153392 B1 KR0153392 B1 KR 0153392B1
- Authority
- KR
- South Korea
- Prior art keywords
- cost
- net
- grid
- path
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
Claims (8)
- 각각의 단위 비용(unit cost)이 할당되어 있는 그리드(grid)들의 행렬로 표시되는 LSI 내의 네트(net)에 대해, 다수의 가능한 경로들에 대응하는 비용을 기초로 하여 상호 접속 배선(interconnection route)을 설계하는 방법에 있어서, a) 상기 그리드들 중 하나에 각각 대응하는 다수의 경로 세그먼트들을 각각 포함하는 상기 다수의 가능한 경로를 상기 네트에 대해 선택하는 단계; b) 각 경로에 대하여 상기 경로 내의 각각의 세그먼트에 대응하는 비용들을 합산하되, 상기 각 세그먼트의 비용은 대응하는 그리드와 관련되며, 상기 각 그리드와 관련되는 비용이 b-1) 다른 네트로부터 와이어 세그먼트(wire segment)를 이전에 받지 않는 빈 그리드(empty grid)와 관련된 최소 비용(the smallest cost), b-2) 다른 네트로부터 와이어 세그먼트를 이전에 받은 그리드와 관련되어 있는 최대 비용으로서, 상기 다른 네트가 다른 그리드에서 상기 경로의 세그먼트와 교차하지 않아서, 그러한 최대 비용 그리드에서 상기 가능한 경로가 다른 네트와 처음으로 교차하게 되어 있는 최대 비용(the largest cost), 및 b-3) 다른 네트로부터 와이어 세그먼트를 이전에 받은 그리드와 관련되어 있는 중간 비용으로서, 상기 다른 네트가 다른 그리드에서 상기 경로의 세그먼트와 교차하여서, 그러한 중간 비용 그리드에서 상기 가능한 경로가 다른 네트와 교차하는 것이 처음이 아닌 중간 비용(intermediate cost)중 하나인 단계; 및 c) 상기 가능한 경로 중 최소의 합산 비용을 갖는 경로를 상기 네트에 대한 상기 상호 접속 배선으로서 선택하는 단계를 포함하는 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
- 제1항에 있어서, 상기 중간 비용은 길이 비용(length cost)으로 구성되는 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
- 제1항에 있어서, 상기 최대 비용, 중간 비용 및 최소 비용 각각은 상기 각 경로 세그먼트의 길이를 나타내는 길이 비용을 포함하는 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
- 제3항에 있어서, 상기 최소 비용은 상기 길이 비용으로 구성되는 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
- 제1항에 있어서, 상기 중간 비용은 상기 최소 비용과 동일한 것을 특징으로 하는 LSI에서의 상호 접속 배선 설계 방법.
- 다수의 그리드의 행렬로 표시되는 상호 접속 배선 영역에서의 상호 접속 배선 설계 방법에 있어서, 상기 방법은 상기 제1 그리드로부터 상기 제2 그리드로 연장되는 현재 네트에 대해 최적의 경로를 구하는 단계를 포함하고; 상기 방법은 상기 현재 네트에 대해 상기 제1 그리드로부터 상기 제2 그리드까지 가능한 경로를 지정하는 단계; 상기 현재 네트가 현재의 그리드로부터 상기 제1 그리드와 제2 그리드 사이에 있는 다음의 그리드로 진행할 경우, a) 상기 전류 그리드가 제1의 현존하는 네트의 와이어 세그먼트에 의해 점유되지 않고 상기 다음 그리드가 상기 제1의 현존하는 네트의 와이어 세그먼트에 의해 점유되는 경우에는 제1 비용, b) 상기 전류 그리드가 제2의 현존하는 네트의 와이어 세그먼트에 의해 점유되고 상기 다음 그리드가 상기 제2의 현존하는 네트의 다른 와이어 세그먼트에 의해 점유되는 경우에는 제2 비용으로서, 상기 제2 비용은 상기 제1 비용보다 작고, 상기 제1 및 제2의 현존하는 네트가 상기 현재 네트의 배선 이전에 배선되게 되어 있는 제2 비용, 및 c) 상기 현재 네트가 상기 전류 그리드로부터 상기 다음의 그리드로 진행할 때에는 그 때마다 제3 비용을 계산함으로써 상기 다수의 가능한 경로 각각에 대한 비용 합계를 산출하는 단계; 상기 다수의 가능한 경로에 대한 상기 비용 합계를 비교하는 단계; 상기 현재 네트에 대한 상기 최적의 배선으로서, 상기 다수의 가능한 경로에 대한 상기 비용 합계 중 최소의 비용 합계를 제공하는 제1 배선을 선택하는 단계: 및 상기 제1 배선을 따라 연장되어 있는 상기 현재 네트에 의해 점유된 그리드를 우회(circumvent)하기 위해, 상기 제1의 현존하는 네트와 상기 제2의 현존하는 네트가 있으면 이들을 립-업(ripping-up)하고 재배선(rerouting)하는 단계를 포함하는 것을 특징으로 하는 상호접속 배선 영역에서의 상호 접속 배선 설계 방법.
- 제6항에 있어서, 상기 제2 비용은 영(zero)이고, 상기 제1 비용은 영보다 큰 것을 특징으로 하는 상호접속 배선 영역에서의 상호 접속 배선 설계 방법.
- 제6항에 있어서, 상기 제2 비용은 상기 현재 네트와 간섭하지 않도록 상기 제2의 현존하는 네트를 재배선하는데 필요한 시간량과 직접적으로 관련되는 것을 특징으로 하는 상호접속 배선 영역에서의 상호 접속 배선 설계 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP93-301398 | 1993-12-01 | ||
| JP5301398A JPH07152802A (ja) | 1993-12-01 | 1993-12-01 | 配線設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021227A KR950021227A (ko) | 1995-07-26 |
| KR0153392B1 true KR0153392B1 (ko) | 1998-11-16 |
Family
ID=17896392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940032072A Expired - Fee Related KR0153392B1 (ko) | 1993-12-01 | 1994-11-30 | Lsi용 상호접속 배선 설계 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5717600A (ko) |
| JP (1) | JPH07152802A (ko) |
| KR (1) | KR0153392B1 (ko) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6266802B1 (en) * | 1997-10-27 | 2001-07-24 | International Business Machines Corporation | Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm |
| US6898773B1 (en) | 2002-01-22 | 2005-05-24 | Cadence Design Systems, Inc. | Method and apparatus for producing multi-layer topological routes |
| US6889372B1 (en) | 2000-07-15 | 2005-05-03 | Cadence Design Systems Inc. | Method and apparatus for routing |
| US7107564B1 (en) | 2001-06-03 | 2006-09-12 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US6877146B1 (en) | 2001-06-03 | 2005-04-05 | Cadence Design Systems, Inc. | Method and apparatus for routing a set of nets |
| US6829757B1 (en) | 2001-06-03 | 2004-12-07 | Cadence Design Systems, Inc. | Method and apparatus for generating multi-layer routes |
| US7069530B1 (en) | 2001-06-03 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for routing groups of paths |
| US6957408B1 (en) | 2002-01-22 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for routing nets in an integrated circuit layout |
| US6957411B1 (en) | 2001-06-03 | 2005-10-18 | Cadence Design Systems, Inc. | Gridless IC layout and method and apparatus for generating such a layout |
| US6795958B2 (en) * | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
| US6862727B2 (en) * | 2001-08-24 | 2005-03-01 | Formfactor, Inc. | Process and apparatus for adjusting traces |
| US6678876B2 (en) * | 2001-08-24 | 2004-01-13 | Formfactor, Inc. | Process and apparatus for finding paths through a routing space |
| US7117468B1 (en) | 2002-01-22 | 2006-10-03 | Cadence Design Systems, Inc. | Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts |
| US6892371B1 (en) | 2002-01-22 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for performing geometric routing |
| US7089524B1 (en) | 2002-01-22 | 2006-08-08 | Cadence Design Systems, Inc. | Topological vias route wherein the topological via does not have a coordinate within the region |
| US7080329B1 (en) | 2002-01-22 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for identifying optimized via locations |
| US7013451B1 (en) | 2002-01-22 | 2006-03-14 | Cadence Design Systems, Inc. | Method and apparatus for performing routability checking |
| US7096449B1 (en) | 2002-01-22 | 2006-08-22 | Cadence Design Systems, Inc. | Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts |
| US6938234B1 (en) | 2002-01-22 | 2005-08-30 | Cadence Design Systems, Inc. | Method and apparatus for defining vias |
| US7036105B1 (en) | 2002-01-22 | 2006-04-25 | Cadence Design Systems, Inc. | Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's |
| US6944841B1 (en) | 2002-01-22 | 2005-09-13 | Cadence Design Systems, Inc. | Method and apparatus for proportionate costing of vias |
| US7073151B1 (en) | 2002-06-04 | 2006-07-04 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between a set of source states and a set of target states in a triangulated space |
| US6986117B1 (en) | 2002-06-04 | 2006-01-10 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between source and target states |
| US7047512B1 (en) | 2002-06-04 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space |
| US7069531B1 (en) | 2002-07-15 | 2006-06-27 | Cadence Design Systems, Inc. | Method and apparatus for identifying a path between source and target states in a space with more than two dimensions |
| KR20040008382A (ko) * | 2002-07-18 | 2004-01-31 | 정문영 | 최저요금 사업자 루트 접속기 |
| US7216308B2 (en) * | 2002-11-18 | 2007-05-08 | Cadence Design Systems, Inc. | Method and apparatus for solving an optimization problem in an integrated circuit layout |
| US6892369B2 (en) * | 2002-11-18 | 2005-05-10 | Cadence Design Systems, Inc. | Method and apparatus for costing routes of nets |
| US7093221B2 (en) * | 2002-11-18 | 2006-08-15 | Cadence Design Systems, Inc. | Method and apparatus for identifying a group of routes for a set of nets |
| JP2007165487A (ja) * | 2005-12-12 | 2007-06-28 | Nec Electronics Corp | 半導体装置及びその設計方法 |
| US7851298B2 (en) * | 2007-10-29 | 2010-12-14 | Hynix Semiconductor Inc. | Method for fabricating transistor in a semiconductor device utilizing an etch stop layer pattern as a dummy pattern for the gate electrode formation |
| US8291366B2 (en) * | 2008-12-04 | 2012-10-16 | Stmicroelectronics Pvt Ltd | Routing system and method using a routing tree rip-up |
| US8239808B2 (en) * | 2008-12-05 | 2012-08-07 | Stmicroelectronics International N.V. | Routing system |
| US8312409B1 (en) * | 2010-03-05 | 2012-11-13 | Xilinx, Inc. | Multi-threaded deterministic router |
| US10747936B1 (en) * | 2019-07-31 | 2020-08-18 | Cadence Design Systems, Inc. | System, method, and computer program product for genetic routing in an electronic circuit design |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3702004A (en) * | 1970-01-08 | 1972-10-31 | Texas Instruments Inc | Process and system for routing interconnections between logic system elements |
| US3702003A (en) * | 1970-10-09 | 1972-10-31 | Marathon Oil Co | Algorithm to minimize iterative computation in a process for the analysis or design of a physical system |
| US3681782A (en) * | 1970-12-02 | 1972-08-01 | Honeywell Inf Systems | Machine process for positioning interconnected components to minimize interconnecting line length |
| US4495559A (en) * | 1981-11-02 | 1985-01-22 | International Business Machines Corporation | Optimization of an organization of many discrete elements |
| US4615011A (en) * | 1983-12-19 | 1986-09-30 | Ibm | Iterative method for establishing connections and resulting product |
| US4636965A (en) * | 1984-05-10 | 1987-01-13 | Rca Corporation | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit |
| US4754408A (en) * | 1985-11-21 | 1988-06-28 | International Business Machines Corporation | Progressive insertion placement of elements on an integrated circuit |
| JPH0748221B2 (ja) * | 1989-01-19 | 1995-05-24 | 富士通株式会社 | 経路探索処理方法 |
| JP2522420B2 (ja) * | 1989-11-28 | 1996-08-07 | 日本電気株式会社 | 自動配線設計装置 |
| US5361214A (en) * | 1990-07-09 | 1994-11-01 | Kabushiki Kaisha Toshiba | Method for automatically determining wiring routes |
| US5309370A (en) * | 1990-12-13 | 1994-05-03 | Vlsi Technology, Inc. | Method for placement of connectors used interconnecting circuit components in an integrated circuit |
| JPH05242200A (ja) * | 1992-01-31 | 1993-09-21 | Nec Corp | 引きはがし再配線処理方式 |
-
1993
- 1993-12-01 JP JP5301398A patent/JPH07152802A/ja active Pending
-
1994
- 1994-11-30 KR KR1019940032072A patent/KR0153392B1/ko not_active Expired - Fee Related
-
1996
- 1996-06-24 US US08/667,482 patent/US5717600A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021227A (ko) | 1995-07-26 |
| JPH07152802A (ja) | 1995-06-16 |
| US5717600A (en) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717600A (en) | Method for designing an interconnection route in an LSI | |
| US8386984B2 (en) | Interconnect routing methods of integrated circuit designs | |
| US6609237B1 (en) | Routing path finding method for automated routing/designing process and computer-readable storage medium having stored thereon routing path finding program | |
| US5657242A (en) | Method of determining routes for a plurality of wiring connections and a circuit board produced by such a method | |
| EP0145925B1 (en) | Iterative method for establishing connections between nodes and the resulting product | |
| US5880970A (en) | Towards optimal Steiner tree routing in the presence of rectilinear obstacles | |
| US6353918B1 (en) | Interconnection routing system | |
| US20010009031A1 (en) | Method and apparatus for global routing, and storage medium having global routing program stored therein | |
| JPH077427B2 (ja) | ノードの相互接続方法 | |
| JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
| US5309370A (en) | Method for placement of connectors used interconnecting circuit components in an integrated circuit | |
| US20140215426A1 (en) | Routing interconnect of integrated circuit designs with varying grid densities | |
| US6766502B1 (en) | Method and apparatus for routing using deferred merging | |
| Liu et al. | Chip-level area routing | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| US6477690B1 (en) | In-place repeater insertion methodology for over-the-block routed integrated circuits | |
| Cha et al. | A simple and effective greedy multilayer router for MCMs | |
| US6477692B1 (en) | Method and apparatus for channel-routing of an electronic device | |
| CN120562369B (zh) | 一种考虑布线区域粒度的布线时间优化方法 | |
| Fisher | A multi-pass, multi-algorithm approach to PCB routing | |
| US20180285507A1 (en) | Engineering change order aware global routing | |
| JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 | |
| JP3178905B2 (ja) | 自動配線方式 | |
| JP3111970B2 (ja) | 半導体集積回路の自動配線方法 | |
| JPH0512384A (ja) | 自動配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20040624 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20050704 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20050704 |